JPH0333926A - ワンチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロコンピュータに係り、詳しくはリー
ドオンリメモリの修正したいアドレスの実行時に変更し
たプログラムを実行するマイクロコンピュータに関する
。

［従来の技術］ 一般的に、従来の１チツプマイクロコンピユータは、第
１２図に示すように、プログラムカウンタＰＣ１所定の
プログラムが書込まれたプログラムメモリＰＭおよび命
令デコーダ！Ｄを有する。

この１チツプマイクロコンピユータの動作はよく知られ
ているように、システムクロック（図示せず）によって
カウントアツプするプログラムカウンタＰＣによってア
ドレスが指定されるプログラムメモリＰＭから読出され
るデータが、命令デコーダＩＤによってデコードされる
ことによってプログラムが実行される。

プログラムメモリＰＭは、一般的にマスクＲＯＭ　（リ
ードオンリーメモリ）が用いられ、このマスクＲＯＭは
メーカの製造工程でメーカによりプログラムが書込まれ
、ユーザによる書換えは不可能である。

また、最近では、ユーザによる書換えが１回だけ可能な
ワンタイムＲＯＭと呼ばれるものも販売されている。

［発明が解決しようとする課題］ しかし、１チツプマイクロコンピユータの製造後にマス
クＲＯＭの書込みプログラムにバグなどが発見された場
合やその一部を修正したい場合、再度、ＲＯＭのマスク
パターンを書換えてから集積回路の製造プロセスをやり
直す必要があるので、修正された１チツプマイクロコン
ピユータを入手するまでの期間が現状では数ケ月もかか
る。

しかも、マスクＲＯＭの書込みプログラムにバグなどが
発見された１チツプマイクロコンピユータは再利用する
ことができない。また、ワンタイムＲＯＭはマスクＲＯ
Ｍに比べて非常に高価であり、ユーザがプログラムを書
込むのに非常に時間がかかり、量産品への採用には不向
きである。

本発明は、このような課題に着目してなされたもので、
リードオンリメモリの書込みプログラムにバグなどが発
見された場合やその一部を修正したい場合に、リードオ
ンリメモリの内容を書換えることなく、一部を疑似的に
書換えてプログラムを修正でき、あるいは、割込み処理
を行わせることにより実質的にプログラムの追加とか削
除を行ない得るマイクロコンピュータを提供することを
目的とする。

［課題を解決するための手段］ 本発明のマイクロコンピュータは、プログラムカウンタ
、リードオンリメモリ、命令デコーダと電気的に書込み
可能な不揮発性メモリを有するマイクロコンピュータに
おいて、上記不揮発性メモリに上記リードオンリメモリ
の修正したいアドレスに対応するアドレスデータデータ
を記憶させ、上記プログラムカウンタと上記不揮発性メ
モリに記憶されたアドレスデータとが一致したときは変
史したプログラムを実行するようにしている。

〔作　用コ リートオンリメモリの書込みプログラムにバグなどが発
見された場合やその一部を修正したい場合に、このリー
ドオンリメモリの修正したいアドレスに対応するアドレ
スデータと修正されたプログラムデータを不揮発性メモ
リに記憶させておくことにより、不揮発性メモリに記憶
されたアドレスデータとプログラムカウンタとが一致し
た時は、リードオンリメモリの修正すべきプログラムデ
ータに代えて不揮発性メモリに記憶されている修正され
たプログラムデータが命令デコーダに出力されるように
なり、バグなどが修正されたプログラムが実行される。

また、リードオンリメモリの書込みプログラムにバグな
どが発見された場合やその一部を修正したい場合に、こ
のリードオンリメモリの修正したいアドレスに対応する
アドレスデータと修正するための割込み用のプログラム
データを不揮発性メモリに記憶させておくことにより、
不揮発性メモリに記憶されたアドレスデータとプログラ
ムカウンタとが一致した時は、リードオンリメモリの修
正すべきプログラムデータに代えて不揮発性メモリに記
憶されている割込み用のプログラムデータに基ずいて割
込み処理が行われる。この割込み処理では、メモリのデ
ータの書換えとか、追加したい機能のサブルーチンのコ
ールとか、無条件ジャンプなどによりそれまでの処理の
流れを変え、実質的にプログラムの追加とか削除を行な
うことが可能であり、プログラムの修正が可能になる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

まず、本発明のマイクロコンピュータのは念を第１図を
参照して説明する。第１図は、たとえば１チツプのマイ
クロコンピュータを示しており、１はプログラムカウン
タ、２は例えばマスクＲＯＭが用いられた所定のプログ
ラムが書込まれたプログラムメモリ、３は電気的に書込
み可能な不揮発性メモリ（たとえばＥＰＲＯＭ。

ＥＥＦＲＯＭなどであり、以下、ＦＲＯＭと略記する）
、４はセレクタ、５は命令デコーダである。

プログラムカウンタ１は、プログラムメモリ２だけでな
く、ＦＲＯＭ３にもアドレス値を与えるように接続され
ている。Ｅ　ＲＯＭ　３は、プログラムメモリ２の書込
みプログラムにバグなどが発見された場合やその一部を
修正したい場合に、このプログラムメモリ２の修正した
いアドレスに対応するアドレスデータと修正するための
プログラムデータが書込まれている。セレクタ４は、通
常はプログラムメモリ２の出力データを選択して命令デ
コーダ５に人力させるが、ＦＲＯＭ３に記憶されたアド
レスデータとプログラムカウンタ１の出力内容とが一致
したときに２１０Ｍ３からプログラムデータが出力する
と、この２１０Ｍ３の出力データ（修正されたプログラ
ムデータ）をプログラムメモリ２の出力データ（修正す
べきプログラムデータ）に代えて選択して命令デコーダ
５に人力させるように構成されている。

次に、第１図のマイクロコンピュータの動作を説明する
。このマイクロコンピュータの動作は、基本的には従来
のマイクロコンピュータの動作と同様であるが、さらに
、プログラムメモリ２の書込みプログラムの一部が疑似
的に書換えられてプログラムが修正されるようになって
いる。

すなわち、通常は、システムクロック（図示せず）によ
ってカウントアツプするプログラムカウンタ１によって
アドレスが指定されるプログラムメモリ２から読出され
るデータがセレクタ４により選択されて命令デコーダ５
によってデコードされることによってプログラムが実行
される。しかし、２１０Ｍ３に記憶されているアドレス
データとプログラムカウンタ１の出力内容とが一致した
ときに２１０Ｍ３からプログラムデータが出力すると、
この２１０Ｍ３の出力デー　タ（修正されたプログラム
データ）がプログラムメモリ２の出力データ（修正すべ
きプログラムデータ）に代わってセレクタ４により選択
されて命令デコーダ５に入力する。これにより、疑似的
に書換えられたプログラムが命令デコーダ５によってデ
コードされ、修正されたプログラムが実行されることに
なる。

第２図および第３図は、本発明のマイクロコンピュータ
の第１実施例を示している。第２図は、たとえば１チツ
プのマイクロコンピュータを示しており、６は２１０Ｍ
３に対する書込みを行なうための書込み制御部であり、
セレクタ４′は２１０Ｍ３からデータ切換制御信号を受
けてデータ選択を行なうように、たとえばマルチプレク
サにより構成されており、その他は第１図に示したマイ
クロコンピュータと同じであり、第１図中と同一部分に
は同一符号を付してその説明を省略する。

第２図の１チツプマイクロコンピユータの動作は、第１
図を参照して前述した動作と同様であるのでその詳述は
省略し、以下、主として、書込み制御部６の動作につい
て説明する。プログラムメモリ２の書込みプログラムに
バグなどが発見された場合やその一部を修正したい場合
に、書込み制御部６からＦＲＯＭ３に書込み許可信号を
与えると、２１０Ｍ３はデータ書込みが可能になる。さ
らに、書込み制御部６から２１０Ｍ３に対して、ＥＲＯ
Ｍアドレスを指定するとともにＦＲＯＭデータを与え、
書込み信号を活性化すると、２１０Ｍ３には上記ＥＲＯ
Ｍデータが書込まれる。

この場合、ＥＲＯＭデータは、前述したようなアドレス
データおよび修正用のプログラムデータであり、このア
ドレスデータおよび修正用のプログラムデータは同じＥ
ＲＯＭアドレスに同時に書込まれでもよく、別々のＥＲ
ＯＭアドレスに順次に書込まれてもよい。

第３図は、第２図中のＥ　ＲＯＭ　３の一部の具体例を
示しており、所望のデータ修正数に対応して設けられた
複数（ｎ）個のデータ修正ブロック３１〜３ｎを有する
。各ブロック３１〜３ｎにおいて、それぞれ電気的に書
込み可能な不揮発性メモリ素子が用いられた一対のメモ
リ領域としてアドレスデータ領域３２およびプログラム
データ領域３３が確保されており、このアドレスデータ
領域３２およびプログラムデータ領域３３は、プログラ
ムメモリ２の修正すべきプログラムデータが書込まれて
いる特定のアドレスに対応するアドレスデータおよび、
この特定のアドレスの内容として修正されたプログラム
データがそれぞれ対応して書込まれる。

さらに、アドレスデータ領域３２およびプログラムデー
タ領域３３に対して１つのデータ判定回路３４が設けら
れており、このデータ判定回路３４は、プログラムカウ
ンタ１からのアドレス入力とアドレスデータ領域３２に
記憶されているアドレスとを比較判定し、一致時には一
致信号出力を活性化してプログラムデータ領域３３に記
憶されているプログラムデータ（修正データ）を出力さ
せるように制御する。

なお、各ブロック３１〜３ｎが受は持つデータ修正箇所
（アドレス）は互いに異なるので、データ修正時にはど
れか１つのブロックから修正データが出力される。

そして、各ブロック３１〜３ｎの出力データ（修正デー
タ）は、共通のバスを経てセレクタ４のデータ入力とな
り、各ブロック３１〜３ｎの一致信号出力はオア回路３
５に人力し、このオア回路３５の出力はセレクタ４に対
して切換制御入力となり、このＦ　ＲＯＭ　３の出力デ
ータがプログラムメモリ２の出力データ（修正すべきプ
ログラムデータ）に代えて選択させる。

なお、ＥＲＯＭ３は、プログラムメモリ２の全てのアド
レスをカバーできるので、ＥＲＯＭの容量は少なくて済
み、ＥＲＯＭを付加したことによる１チツプマイクロコ
ンピユータの価格の上昇は僅かで済む。

次に、本発明のマイクロコンピュータの第２実施例を説
明する。この第２実施例は、第１実施例と比べて、ＥＲ
ＯＭ３’およびセレクタ４″が異なり、その他は同じで
あるので第１実施例中と同一符号を付している。ＥＲＯ
ＭＢ’　は、第３図中のオア回路３５が省略され、デー
タ切換制御信号を出力しないように構成されており、ア
ドレス比較判定の結果、一致時にはプログラムデータ領
域３３から修正データを出力するが、不一致時（データ
修正の必要がない時）には所定の固定データ（たとえば
ＮＯＰコードなど）を出力するように構成されている。

セレクタ４゛は、上記データ切換制御信号を受けること
なくデータ選択を行なうように、たとえば第４図に示す
ように構成されている。すなわち、第４図において、Ｆ
ＲＯＭ３’からのデータはデータ判定回路４１およびマ
ルチプレクサ４２に人力し、また、プログラムメモリ２
からのデータはマルチプレクサ４２に人ノノする。デー
タ判定回路４１は、ＦＲＯＭ３’のアドレス不一致時に
出力する固定データと同じ固定データを格納しており、
この格納データと人力データとを比較判定し、不一致時
（データ修正の必要がある時）には切換制御信号出力を
非活性状態にし、一致時（データ修正の必要がない時）
には切換制御信号出力を活性化する。

マルチプレクサ４２は、データ判定回路４１からの切換
制御信号入力が非活性状態の時（データ修正の必要があ
る時）には、ＦＲＯＭ３’からの修正データをプログラ
ムメモリ２の出力データ（修正すべきプログラムデータ
）に代えて選択して出力し、データ判定回路４１からの
切換制御信号人力が活性状態の時（データ修正の必要が
ない時）には、プログラムメモリ２の出力データ（この
時はデータ修正の必要がないプログラムデータ）をその
まま選択して出力する。

第５図は、本発明のマイクロコンピュータの第３実施例
を示している。第５図は、たとえば１チツプのマイクロ
コンピュータを示しており、第２図を参照して前述した
マイクロコンピュータと比べて、（ａ）ＥＲＯＭ５３は
、プログラムメモリ２の書込みプログラムにバグなどが
発見された場合やその一部を修正したい場合に、このプ
ログラムメモリ２の修正したいアドレスに対応するアド
レスデータと修正するための割込み処理用のプログラム
データが書込まれている点、（ｂ）プログラムカウンタ
１の出力（アドレス値）およびＥＲＯＭ５３に記憶され
ているアドレスデータが一致検出部５４に与えられてい
る点、（Ｃ）−致検出部５４が両人力の一致を検出した
時に、ＥＲＯＭ５３に記憶されている割込み処理用のプ
ログラムデータが割込み発生回路５５に人力し、この割
込み発生回路５５によりプログラムカウンタ１の値の書
換えを行うように制御する点、（ｄ）セレクタ（第２図
４）が省略され、プログラムメモリ２から読出されるデ
ータがセレクタを介することなく命令デコーダ５に入力
している点が異なり、その他は同じであるので第２図中
と同一符号を付している。なお、ＥＲＯＭ３２は、本マ
イクロコンピュータのシステムバス（図示しない）に接
続されている。

次に、第５図のマイクロコンピュータの動作を説明する
。このマイクロコンピュータの動作は、基本的には従来
のマイクロコンピュータの動作と同様であるが、任意の
プログラム位置で割込み処理を発生させ、この割込み処
理によりプログラムを修正できるようになっている。

すなわち、まず、書込み制御部５６の動作について説明
する。プログラムメモリ２の書込みプログラムにバグな
どが発見された場合やその一部を修正したい場合に、書
込み制御部５６からＥＲＯＭ５３に書込み許可信号を与
えると、Ｅ　ＲＯＭ　５３はデータ書込みが可能になる
。さらに、書込み制御部５６からＥＲＯＭ５３に対して
、ＥＲＯＭアドレスを指定するとともにＥ　ＲＯＭデー
タを与え、書込み信号を活性化すると、Ｆ　ＲＯＭ　５
３には上記ＥＲＯＭＲ０Ｍデ−タ部れる。この場合、Ｆ
ＲＯＭＲ０Ｍデ−タ部したようなアドレスデータおよび
修正するための割込み用のプログラムデータであり、こ
のアドレスデータおよび割込み用のプログラムデータは
同じＥＲＯＭアドレスに同時に書込まれてもよく、別々
のＦＲＯＭアドレスに順次に書込まれてもよい。

そして、通常の動作時には、システムクロック（図示せ
ず）によってカウントアツプするプログラムカウンタ１
によってアドレスが指定されるプログラムメモリ２から
読出されるデータが命令デコーダ５によってデコードさ
れることによってプログラムが実行される。しかし、Ｅ
ＲＯＭ５３に５己憶されているアドレスデータとプログ
ラムカウンタ１の出力内容とが一致したときに割込みが
発生し、プログラムカウンタ１の値が書換えられ、割込
み処理が行われる。この場合、ＥＲＯＭ５３から出力す
る修正するための割込み用のプログラムデータに基すい
て各種の処理（メモリのデータの書換えとか、追加した
い機能のサブルーチンのコールとか、無条件ジャンプな
ど）が行われることにより、それまでの処理の流れが変
えられ、実質的にプログラムの追加とか削除が行われる
ことになる。

上述したように、前記第１実施例および第２実施例のマ
イクロコンピュータでは、修正前のプログラムのステッ
プ数と修正後のプログラムのステップ数とが一致する必
要があるが、上記第３実施例のマイクロコンピュータで
は、プログラムの修己の前後でのステップ数を一致させ
ないでも、プログラムの変更だけでなく、プログラムの
追加や削除、別のプログラムの実行も可能になる。

なお、ＦＲＯＭ５３は、プログラムメモリ２の全てのア
ドレスをカバーできるので、ＥＲＯＭの容量は少なくて
済み、ＥＲＯＭを付加したことによる１チツプマイクロ
コンピユータの価格の上昇は僅かで済む。

次に、ＥＲＯＭ５３のデータ構成と割込み処理のフロー
について、第６図および第７図を参照ながら説明する。

ＥＲＯＭ５３のプログラムデータ領域のデータ構成は、
第６図に示すように、割込みを発生させるアドレスの入
ったアドレスデータと、それにつながってコード部とア
ドレスデータ部とのペアが複数連続して書込まれている
。割込み処理では、第７図に示すフローのように、まず
、コード部の値をチエツクし、その値に応じて処理を選
択する。コード部の値が「１」の時は、調整用のプログ
ラムを実行し、コード部の値が「２」の時は、アドレス
・データ部のアドレスのサブルーチンをコールし、コー
ド部の値が「３」の時は、アドレス・データ部のアドレ
スにデータ部のデータを書込み、コード部の値が「４」
の峙は、アドレス・データ部のアドレスのデータを読出
し、コード部の値が「５」の時は、アドレス・データ部
のアドレスにジャンプし、コード部の値が５以外の時は
、リターンする。割り込み処理からのジャンプは、スタ
ック（図示せず）に退避された戻り先のアドレスを書き
換えてリターンすることで容易に行うことができる。勿
論、ＥＲＯＭ５３のデータを通常の命令コードに置き換
えて実行させてもよいが、通常発生するバグは既に使わ
れているサブルーチンを追加したり、数行の処理をはふ
くことで修正できることが多く、前記６つのコードがあ
れば修正できるので、割り込み処理のプログラムは非常
に小さなフローで十分てきる。

もちろん、製品の必要に応じて割り込み処理のコードを
追加してさらに柔軟性を持たせてもよい。

第８図は、前記調整用のプログラムの内容を示すフロー
チャートである。まず、調整フ１グを“０゛にセットす
る。この調整フラグは、調整器（図示せず）が接続され
ると“１”にセットされる。この調整器が接続されてい
なければリターンし、接続されていると調整器との間で
通信を行なう。この通信で使用される通信データは、第
９図に示すように、調整コード部、アドレス部、データ
部から構成されており、調整コード部の値が「１」の時
は、アドレス・データ部のアドレスのサブルーチンをコ
ールし、調整コード部の値が「２」の時は、アドレス・
データ部のアドレスにデータ部のデータを書込み、調整
コード部の値が「３」の時は、アドレス・データ部のア
ドレスのデータを調整器に送り、調整コード部の値が「
４」の時は、アドレス・データ部のアドレスにジャンプ
する。

調整コード部の値が「４」以外の時は、調整フラグか“
１″かどうかをチエツクし、調整フラグが“Ｏ”のまま
であればリターンし、調整フラグが“１″であれば通信
を繰返す。調整器は、調整したい箇所のアドレスと：Ｊ
３整コード１”とをＥＲＯＭ５３に書込み、調整用の通
信が行われるのを待つ。製品は、ＥＲＯＭ５３のアドレ
スと実行しているプログラムのアドレスとか一致すると
、割込みが発生し、調整コードが“１″なので通信を行
なう。調整器は、調整したい内容を通信データに書込む
。調整で複数のサブルーチンを実行させたい時は、初め
の通信で調整コードを“１”に書換えて、複数個の通信
でサブルーチンコールを繰返すことで行う。これにより
、製品になった状態で製品のプログラムの全てのステソ
プで調整が可能となる。そればかりでなく、調整箇所の
追加もＦＲＯＭ５３の内容を書換えることで簡単に行う
ことができる。

上記した第３実施例では、ソフトウェア割込みを行なう
例を示したが、第１０図に示す第４実施例ではハードウ
ェア割込みを行なう例を示している。この第４実施例に
おいては、アドレスデータ領域１１ｉ　　（ｉ−ａ、・
・・ｎ）およびベクターテーブル１２ｉおよび一致検出
手段１３ｉの各１個を１組とする複数の組を持ち、アド
レスデータ領域１１ｉおよびベクターテーブル１２ｉは
Ｆ　ＲＯＭに含まれており、アドレスデータ領域１１ｉ
には割込みを発生したいアドレスが、ベクターテーブル
１２ｉには割込み処理の先頭アドレスが書込まれる。プ
ログラムカウンタ１の値は、複数の組の一致検出手段１
３ｉに入力し、これらのうちどれかで一致が検出される
と、一致したアドレスデータ領域１１ｉと同じ組のベク
ターテーブル１２ｉに出力許可信号を送り、そのベクタ
ーテーブル１２ｉのデータ出力のみがプログラムカウン
タ値変更手段１４に伝えられる。

また、上記複数の組の一致検出手段１３ｉの各出力はオ
ア回路１５を経て割込み発生回路１６に人力し、複数の
組のうちどれかで一致が検出され、かつ、割込み許可フ
ラグの内容が許可であると、割込みが発生し、プログラ
ムカウンタ値変更手段１４により、一致した組のベクタ
ーテーブル１２１の値がプログラムカウンタ１に書込ま
れる。この時、同時に、プログラムカウンタ１の値がス
タック（図示せず）に退避されることはいうまでもない
。また、割込み許可フラグの内容が禁止であれば、割込
みが発生せず、プログラムカウンタ１の値が変化しない
ことはいうまでもない。

第１１図は、上記第４実施例におけるメモリマツプを示
しており、通常のプログラムはＲＯＭ　ｆｌｆｆ域に書
込まれており、ＥＲＯＭは特に使用する必要はないが、
プログラムの修正や調整などのためにＲＯＭ領域のプロ
グラムを変更させたい場合は、その変更させたいアドレ
スをＥ　ＲＯＭ　６Ｍ域のアドレスデータ領域１１　ａ
、　　１１　ｂ、　　１１　ｃ・・・に順次書込み、そ
の時に行ないたい処理の先頭アドレスをベクターテーブ
ル１２ａ、１２ｂ、１２ｃ・・・に書込む。必要なサブ
ルーチンがＲＯＭ領域に既にある場合には、そのサブル
ーチンの先頭アドレスを書込めばよいが、必要なサブル
ーチンがＲＯＭ領域にない場合には、ＥＲＯＭ領域に新
たにサブルーチンを追加し、その先頭アドレスをベクタ
ーテーブルに書き込む。

割込みを発生するアドレスの数はアドレスデータ閉域１
１ｉの数で決まるが、通常の製品では５個もあれば十分
である。

なお、前記各実施例において、書込み制御部６５６の制
御方式は、１チツプマイクロコンピユータの外部端子（
ボート端子など）を書込みモードにしたときに切換える
兼用端子方式でもよく、命令デコーダ５に接続してプロ
グラムで書込む方式また、前記各実施例では、ＥＲＯＭ
はマイクロコンピュータに内蔵されていたが、ＥＲＯＭ
はマイクロコンピュータに外付は接続されていてもよい
。また、前記各実施例とも、不揮発性メモリとしては、
電源が常にバックアップされているシステムでは、通常
のＲＡＭも含むことはいうまでもない。

［発明の効果］ 以上詳述したように本発明のマイクロコンピュータによ
れば、プログラムメモリの書込みプログラムにバグなど
が発見された場合やその一部を修正したい場合に、プロ
グラムメモリの内容を書換えることなく、一部を疑似的
に書換えてプログラムを修正することや、割込み処理を
行わせることにより実質的にプログラムの追加とか削除
を行ない、プログラムを修正することができる。

したがって、バグなどが発見されたマイクロコンピュー
タを再利用することができ、再度、プログラムメモリを
作り直す必要がなくなり、生産工程に影響を与えないで
済み、修正されたマイクロコンピュータを短期間に入手
することができる。

実際に、バグなどを修正する場合は、１〜２行のプログ
ラムを修正すれば済むことが多いので、本発明のマイク
ロコンピュータは極めて有用である。

【図面の簡単な説明】

第１図は本発明のマイクロコンピュータの概念を示す説
明図、第２図は本発明のマイクロコンピュータの第１実
施例を示すブロック図、第３図は第２図中のＦＲＯＭの
構成の一部の具体例を示す説明図、第４図は本発明のマ
イクロコンピュータの第２実施例に用いられるセレクタ
を示すブロック図、第５図は本発明のマイクロコンピュ
ータの第３実施例を示すブロック図、第６図は第５図中
のＥＲＯＭのプログラムデータ領域のデータ構成を示す
説明図、第７図は第５図のマイクロコンピュータにおけ
る割込み処理の一例を示すフローチャート、第８図は第
７図中の調整用のプログラムの内容を示すフローチャー
ト、第９図は第８図中の調整用のプログラムの実行時に
おける通信に使用されるデータの構成を説明する図、第
１０図は本発明のマイクロコンピュータの第４実施例を
示すブロック図、第１１図は第１０図のマイクロコンピ
ュータにおけるメモリマツプを示す図、第１２図は従来
の１チツプマイクロコンピユータを示すブロック図であ
る。 １・・・プログラムカウンタ、２・・・プログラムメモ
リ、３．３’　、５３・・・電気的に書込み可能な不揮
発性メモリ、４．４’　、４″・・・セレクタ、５・・
・命令デコーダ、６・・・書き込み制御部、ｌｌｉ・・
・アドレスデータ領域、１２１・・・ベクターテーブル
、１３ｉ・・・一致検出手段、１４・・・プログラムカ
ウンタ値変更手段、１５・・・オア回路、１６・・・割
込発生回路、３２・・・アドレスデータ領域、３３・・
・プログラムデータ領域、３４・・・データ判定回路、
３５・・・オア回路、４１・・・データ判定回路、４２
・・・マルチプレクサ、５４・・・一致検出部、５５・
・・割込み発生回路、５６・・・書込み制御部。

Claims (1)

【特許請求の範囲】
1. プログラムカウンタ、リードオンリメモリ、命令デコー
   ダと電気的に書込み可能な不揮発性メモリを有するマイ
   クロコンピュータにおいて、前記不揮発性メモリに前記
   リードオンリメモリの修正したいアドレスに対応するア
   ドレスデータを記憶させ、前記プログラムカウンタと前
   記不揮発性メモリに記憶されたアドレスデータとが一致
   したときは変更したプログラムを実行することを特徴と
   するマイクロコンピュータ。