JPH04315418A - 半導体量子井戸構造製造方法 - Google Patents

半導体量子井戸構造製造方法

Info

Publication number
JPH04315418A
JPH04315418A JP8215491A JP8215491A JPH04315418A JP H04315418 A JPH04315418 A JP H04315418A JP 8215491 A JP8215491 A JP 8215491A JP 8215491 A JP8215491 A JP 8215491A JP H04315418 A JPH04315418 A JP H04315418A
Authority
JP
Japan
Prior art keywords
quantum
substrate
region
manufacture
substrate temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8215491A
Other languages
English (en)
Other versions
JP3008533B2 (ja
Inventor
Hiroshi Iwata
岩田 普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8215491A priority Critical patent/JP3008533B2/ja
Publication of JPH04315418A publication Critical patent/JPH04315418A/ja
Application granted granted Critical
Publication of JP3008533B2 publication Critical patent/JP3008533B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の結晶成長方
法に関する。
【0002】
【従来の技術】量子井戸構造は半導体レーザなどに広く
用いられており発振閾値電流が小さいなど非常に優れた
特性を有している。この量子井戸構造をさらに小さくし
て量子細線や量子箱にする事により、さらに特性が改善
される事が予測されている。ウェットエッチングと再成
長により、量子箱の作製が行なわれている(ジパニーズ
ジーナル  オブ  アプライド  フィジックス[J
apanese  Journal  of  App
lied  Physics]第26巻  L225ペ
ージ  1987年)。
【0003】
【発明が解決しようとする課題】しかし、10nmレベ
ルの微細な加工技術が必要なため従来の方法ではレーザ
ー発振を達成する事はできなかった。
【0004】
【課題を解決するための手段】前述の問題点を解決する
ために本発明が提供する製造方法は、基板上の半導体結
晶成長において、前記基板温度を結晶成長温度より低く
保ち、少なくとも2種類以上の半導体材料を前記基板上
に非結晶状に成長させる第1工程と、前記基板を加熱し
前記半導体材料の一方のみを結晶化させ、直径10nm
程度の結晶領域を形成する第2工程とを含むことを特徴
としている。
【0005】
【作用】第1工程において、基板温度が低いため、半導
体材料はアモルファス状となる。第2工程において基板
を加熱する事によりこのアモルファス状の半導体材料を
結晶化する事ができる。結晶化する温度は半導体材料に
より異なるため特定の温度に保持する事により一方の半
導体材料のみを結晶化させることができる。また、結晶
化する領域は特定温度に保持する時間の長さに比例する
ため、時間を制御する事により結晶化の領域を10nm
程度の量子効果を現われる大きさにする事ができる。ま
たこれにより結晶化したのち急激に基板温度を上昇させ
る事により、前述の結晶化領域のまわりに第2の半導体
材料を結晶化する事もできる。最初の結晶化でできた1
0nm程度の領域は、そのまわりの領域と物性的に異な
るため、これにより量子箱構造が形成される。
【0006】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図1は本発明の一実施例がGe,Si
半導体材料に適用されている例を示す工程図である。結
晶成長装置として分子線結晶成長装置を用いた。第1工
程としてSiからなる基板1上に基板温度を100℃と
し、Si2およびGe3の分子線と照射した。分子線の
強度はGe3をSi2の1/10とした。基板温度が低
いため、Si2およびGe3は非結晶状態で基板1上に
たい積した(図1(A))。次に第2工程として基板温
度を400℃にし1時間保持した。この温度ではGe3
は結晶化するため、Ge3原子は拡散してGe3の集ま
った領域を形成する。この領域の大きさは時間に依存す
る。基板1を400℃に1時間保った時の平均的な大き
さは10nmであり、量子箱領域4が形成された(図1
(B))。この後急激に基板温度を1000℃に上げ3
0分間保持した。この温度ではSi2も結晶化するので
量子箱領域4のまわりに結晶化したSiGeからなる量
子障壁領域5が形成した(図1(C))。素子障壁領域
5のポテンシャルが量子箱領域4のポテンシャルより高
いため、電子正孔は量子箱領域4に閉じ込められる。こ
の半導体量子井戸構造の光学特性は、非線形屈折率が非
常に大きく、高性能な光論理素子を形成する事が可能と
なった。
【0007】図2は本発明がInAs,GaAs半導体
材料に適用されている例を示す工程図である。製造は分
子線結晶成長装置を用いて行なった。第1工程として、
GaAsからなる基板6上に、基板温度を200℃とし
、Ga7,In8,As9分子線を照射した。このとき
のGa7とIn8の分子線強度比は10:1とした。 基板温度が低いことから基板6上には非結晶状にGa7
,In8,As9がたい積した(図2(A))。第2工
程としてAs9分子線を照射しながら基板6を450℃
に加熱し、1時間保持した。この温度ではInが拡散し
てInAs結晶領域が形成されるため、直径約2nmの
量子箱領域10が形成できる(図2(B))。この後短
時間で基板温度を上げて600℃にし、1時間保持した
。この温度ではGaAsも結晶化するため、In8の組
成が10%以下であるInGaAsからなる量子障壁領
域11が形成した(図2(C))。この量子井戸構造を
AlGaAs系半導体レーザの活性層に用いたところ、
発振閾値電流が1mAという高性能な半導体レーザが得
られた。上述の実施例では、半導体材料としてSi,G
eおよびInAs,GaAsを用いたがこれに限らず他
の元素半導体の組合せ他の化合物半導体の組合せ、また
元素半導体と化合物半導体の組合せを用いることもでき
る。
【0008】
【発明の効果】以上に説明したように本発明によれば、
量子箱を容易に得る事ができ、高性能な半導体レーザや
、新たな機能を持った光学素子や電気素子が実現できる
【図面の簡単な説明】
【図1】本発明の一実施例を示す工程図。
【図2】第2の実施例を示す工程図。
【符号の説明】
1    基板 2    Si 3    Ge 4    量子箱領域 5    量子障壁領域 6    基板 7    Gu 8    In 9    As 10    量子箱領域 11    量子障壁領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  基板温度を結晶成長温度より低く保ち
    、少なくとも2種類以上の半導体材料を基板上に非結晶
    状に成長させる第1工程と、前記基板を加熱し前記半導
    体材料の一方のみを結晶化させ、直径10nm程度の結
    晶領域を形成する第2工程とを少くとも含むことを特徴
    とする半導体量子井戸構造製造方法。
JP8215491A 1991-04-15 1991-04-15 半導体量子井戸構造製造方法 Expired - Fee Related JP3008533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8215491A JP3008533B2 (ja) 1991-04-15 1991-04-15 半導体量子井戸構造製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8215491A JP3008533B2 (ja) 1991-04-15 1991-04-15 半導体量子井戸構造製造方法

Publications (2)

Publication Number Publication Date
JPH04315418A true JPH04315418A (ja) 1992-11-06
JP3008533B2 JP3008533B2 (ja) 2000-02-14

Family

ID=13766521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8215491A Expired - Fee Related JP3008533B2 (ja) 1991-04-15 1991-04-15 半導体量子井戸構造製造方法

Country Status (1)

Country Link
JP (1) JP3008533B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0617472A3 (en) * 1993-03-25 1994-12-21 Ibm Semiconductor light emitting / detecting devices.
JPH06349736A (ja) * 1993-06-08 1994-12-22 Nec Corp 量子井戸箱製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0617472A3 (en) * 1993-03-25 1994-12-21 Ibm Semiconductor light emitting / detecting devices.
JPH06349736A (ja) * 1993-06-08 1994-12-22 Nec Corp 量子井戸箱製造方法

Also Published As

Publication number Publication date
JP3008533B2 (ja) 2000-02-14

Similar Documents

Publication Publication Date Title
US4771010A (en) Energy beam induced layer disordering (EBILD)
JPS58132975A (ja) 半導体装置およびその製法
JPH0810668B2 (ja) 多結晶シリコン膜の製造方法
CN115336019A (zh) 用于量子比特应用的全半导体约瑟夫逊结器件
US4661167A (en) Method for manufacturing a monocrystalline semiconductor device
JPS5891621A (ja) 半導体装置の製造方法
JPH04315418A (ja) 半導体量子井戸構造製造方法
US5495824A (en) Method for forming semiconductor thin film
KR100506004B1 (ko) 순차측면 결정화를 위한 비정질 실리콘층의 증착방법
KR100250182B1 (ko) 반도체결정의 형성방법 및 반도체소자
JP2800060B2 (ja) 半導体膜の製造方法
JPH04287388A (ja) 半導体量子井戸構造製造方法
JPH0329316A (ja) 半導体薄膜の形成方法
US5786261A (en) Method for fabricating semiconductor device having device isolation layer
KR20030015618A (ko) 결정질 실리콘의 제조방법
JP2936878B2 (ja) 半導体ショットキー接合の作製方法
JP2541456B2 (ja) 微細構造の作製方法
JPH01214110A (ja) 半導体装置の製造方法
JPS5939791A (ja) 単結晶の製造方法
JP2600286B2 (ja) 半導体装置の製造方法
JP2996715B2 (ja) 量子井戸箱の作製方法
JPS59163817A (ja) 半導体装置用基板
JP2005210019A (ja) 結晶質半導体膜の製造方法および結晶質半導体膜
JP2687843B2 (ja) 量子井戸箱の製造方法
JPS62108592A (ja) 半導体の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991102

LAPS Cancellation because of no payment of annual fees