JPS5891621A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5891621A
JPS5891621A JP56190228A JP19022881A JPS5891621A JP S5891621 A JPS5891621 A JP S5891621A JP 56190228 A JP56190228 A JP 56190228A JP 19022881 A JP19022881 A JP 19022881A JP S5891621 A JPS5891621 A JP S5891621A
Authority
JP
Japan
Prior art keywords
semiconductor layer
pattern
deposited
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56190228A
Other languages
English (en)
Inventor
Tadashi Nishimura
正 西村
Yoji Masuko
益子　洋治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56190228A priority Critical patent/JPS5891621A/ja
Priority to US06/444,095 priority patent/US4414242A/en
Priority to FR8219783A priority patent/FR2517123A1/fr
Publication of JPS5891621A publication Critical patent/JPS5891621A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1912—Preparing SOI wafers using selective deposition, e.g. epitaxial lateral overgrowth [ELO] or selective deposition of single crystal silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法、特に絶縁体上に半導
体単結晶膜を形成する方法に関するものである。
半導体装置の烏速化、高ｖＲ度化の丸め、Ｌｇｌ路襦子
をｌＩ鴫体で分離して浮遊容量の少ない半導体集積回路
を製造する試みがなされており、その一方法として絶縁
体上に島状の半導体結晶を形成し、その半導体結晶中に
回路系子を構成する方法がある。この半導体単結晶を形
成する方法として、絶縁体上に多結晶または非晶質の半
導体膜を堆積し、その表面にレーザ光もしくは“鑵子繊
等のエネルギー線を照射することにより表面層のみを加
熱し、単結晶の半導体膜を形成する方法がある。
このような従来の方法の一例を作製方法を図に示しなが
ら説明する。第１図（ａ）において、叫は基板となるべ
、き石英基板（Ｓｌｏｗ　）、（川はその上に通常の減
圧ＣＶＤ法によってたい積させられた厚さ一５００ＯＡ
のポリシリコンをホす。これを−１図（切に示すように
９５０℃の酸化ふんい気で成長させた６００Ａの酸化１
１Ｈｅ、減圧ＣＶＤ法によってたーい積させられた１Ｏ
ＯＯＡｏ′１ｉｌｌ化膜霞によっておおい、写真製版工
程を経て、第１図（Ｃ）のごとく窒化ｆＩＩｌｌ：ｌｌ
をパターニングする。これを９５０℃の酸化ふん囲気に
長時間ざらし、盪化膜（Ｉｌのパターンのない部分をす
べて酸化してしまつ友後、窒化（−とその下敷の酸化ｍ
μ匂を除去すれば、５１ｉ１図（ｄ）に示すごとくポリ
シリコンが周囲と下部を絶縁物である二酸化シリコンす
なわち石英ガラスで囲まれた形状を得ることができる。
しかし、このままではポリシリコンがデバイス形成可能
な結晶性をもたないため、細くしぼったレーザ光あるい
は電子ビーム等のエネルギー線で、このポリシリコンを
溶融させ単結晶化ないしは大きな粒径のポリシリコンに
する必要があもところが従来の方法ではエネルギー線を
照射してもポリシリコンを囲む絶縁層において下部方向
と周囲方向の熱放散が制御されないため、往々にして周
辺から早く循却され結晶核が多く生じ、単結晶化はおろ
か大きな粒径を得ることも比較的固−（、、、ありえ。
。ｔ’ｉ、ｅ　ａｓオ、ヵよよ、工、２−、ヵを使用す
る場合には、絶縁物、例えば１００ＯＡ　１１　ｊｉＥ
の窒化膜ｉｌｌを′Ｉｓ１図＋ｅ）に示すようにたい積
させることにより熱伝導状態を劃−して単結晶を得るこ
とができる。しかし、この方法ではす゛べてのエネルギ
ー線への使用は困＃ＡＣあり、またレーザ光を使用する
場合にもこの窒化膜０りが反射防止膜となるためにこの
膜の厚みの微小な変化が照射されるパワーの変動となり
再現性の上で１！ｌ趙ρｆある。第２図はこの再結晶化
された島状のシリコン層を出発材料としてＭＯ８−）ラ
ンジスタを形成する４６合の形成方法の一例を示してい
る。７リコンゲートのＭ０８トランジスタ形成プロセス
は公知であるので詳しくは述べないが、先ず問題は第２
図（ｂ）に示すゲート威化膜（２）において生じる。す
なわち、再結晶化された島状シリコン層の粒径、結晶軸
り制御がされていないため、形＃ｆｃされた酸化Ａ厚に
ノくラツキが生じる。また界面罐荷も一様Ｃはない。
このため、得られたＭＯ８トランジスタ特性がウェハ内
あるいはウエノ’ｆｆ１ｌ′ｒ！バラツクことになる。
ちなみに、４２図（Ｃ）は写真製版されたポリシリコン
ゲート四、第２図（ｄ）はソースドレイン−が形成され
ているところを示し、＄２図（８）で層間絶縁１！１１
Ｇ！４゜アルミニウムによる配線に）９表Ｅｉｉ保−膜
四が形成されデバイスが完成されることを示している。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、半導体層を形成するｌこあたって
、それに先がけ下地の絶縁ノー上に少なくとも１個所以
上の凸部を形成しておき、エネルギー線による半導体、
拝一時に熱伝導状順を制御し、再結晶化した半導体層の
膜質の向上と均′貢比を９詣とすることを目的としてい
る。
以下、この発明の一実施例を図により説明する。
８３図（ａ）は石英基板ｃｌ（ｌを示す。これに第３図
（１））のようにレジストでライン幅２μｍ、ライン間
隔ｄμｍのパターン形成を行う。これをしかるべきエツ
チングガス中での反応性イオンエツチングを行い、石英
基板に深さ３Ｃ１００Ａのダレイテイグパクー／トシて
形成し、レジストを除去したものｌバ第３図（Ｃ）であ
る。この後は第１図で述べた方法と同様に第３図（ｄ）
に示ｒように減圧ＯＶＤ法でポリシリコン層（１１）を
５００ＯＡたい積し、第３図（ｅ）に示すように９５０
℃で酸化して酸化１ｌＩ（１２）を形成し、減圧ＯＶＤ
法による窒化＠Ｏ′４をたい積し、写真製版によるこの
窒化膜０：４のパターニングを行う、これを第３図（ｆ
）に承すように９５０’Ｃ１ｌ化ふんい気に長時間さら
した後、バクー二ングされた窒化膜霞および酸化ｓａｇ
を除去する。１８３図（ｇ）　（ｈ）は第３図（θ）の
平面図を示す。
＠３図伝）に示す島状ポリシリコン層１１１）のパター
ンの大きさは短辺４０μｍ、長辺８０μｍで、条溝を４
本ふくんでいる。＃！３図但）に示すパターンは短辺１
０μｍ、長辺８０μｍで条溝が１本だけパターン中心部
に設けられている。条溝の幅１間隔はエネルギー線のス
ポットサイズ、すなわち照射時にｆ１１１１！ｌする面
積によって決められるもので、この例では直径５０〜６
０μｍｌのレーザ光を用いるので、条溝の幅と間隔はそ
の和がレーザ光の直径の１１５程度となるよう、幅２μ
ｍ９間隔８μｍを用いる。第３図（ｆ）の構造をレーザ
光を走査しながら照射する。この時走査方間は条溝と並
行でも直角でもよいが、パターンの大きさが、スポット
径を越える場合は長手方向に走査するのがよい。このよ
うにレーザ光を照射すると、ポリシリコン層（ＩＩ）は
溶融するが、固化にあたっては、条溝の凸の部分の上部
のシリコンが他に比べてうすいため早（冷えるので、結
１化の核になる。また、この条溝の壁面が結晶軸を現定
し、小さなパタ−ンでは全面単結晶に、大きなパターン
でも非常に大きな結晶粒をもった再結晶層となる。この
後のデバイス形成方法については従来方法と同じである
。
なお、上記実施例では、レーザをエネルギー線として用
い゛たが、電子ビーム゛の場合も同様の効果が得られる
ことはいうまでもない。
また、条溝の形成にあたっては、全面に形成したが、マ
スク合せによって部分的にパターン部のみメζ形成して
もよく、その断面形状が矩形である必要はない。適当な
傾きをも之せることにより、面方位の制（至）が−Ｔ能
である。
以上のようにこの発明によれば、半辱体ｍを絶（織物で
周囲と下部を囲むに峰して、熱伝導制御のための５１４
褥を下部絶縁体表面に形成しているのでエネにギー線に
よる溶融後の再結晶化ｉこおいて単結晶または非常に大
きな結晶粒をもつ次半導体層が再現性よく形成され、こ
れにより形成されるデバイスの特性が向上かつ安定化す
るという効果がある。
【図面の簡単な説明】
第１ｒｇは従来の島状半導体層を形成する方法を示す工
程別断面図、＃！２図は従来の島状半導体層を用いてＭ
ＯＳ　−トランジスタを形成する方法を示す工程別断面
図、ａｇ３図はこの発明の一実施例による島状半導体層
を形成する方法を示す工程別断面図である。 閣は石英基板、（！りはポリシリコン層、ｔＩｚは酸化
膜、　（１１は電化膜、（１４は（＋１）のポリシリコ
ンがすべて酸化されて形成された酸化膜、Ｏｏは電化膜
、３υはゲート酸化膜、ｑはゲートポリシリコン電極、
瞬は砒素をドーピングして形成したソースドレイン領域
、鱒は層間絶縁膜、に）は配線用Ａｔ層、…は　　　　
□表面保１ｋ［、■はレジストによるダレイティングパ
ターン。 なお、図中同一符号は同−又は相当部分を示九第１図 Ｃａ） 第２ｒ２１ （ｊり

Claims (3)

    【特許請求の範囲】
  1. （１）絶縁体上に形成され周囲を絶縁体によって取り囲
    まれた島状の多結晶または非晶質の半導体層を局部加熱
    により、局部的にｍ−する方法において、上記島状の半
    導体層の下地となる絶縁体上に少なくとも１個所以上の
    凸部を半導体層形成に先がけて、あらかじめ形成してお
    （ことを特徴とする半導体装置の製造方法。
  2. （２）　　局部加熱はレーザ光または電子ビームによっ
    て行なわれることを特徴とする特１ＦＦａｌ！求の範囲
    第１項記載の半導体装置の製造方法。
  3. （３）　　局部加熱はレーザ光または電子ビームを半導
    体層に対して相対的に移動することにより行なわれるこ
    とを特徴とする特＃Ｆ＃ｌｌ求の範囲第１項または第２
    項のいずれかに記載の半導体装置の製造方法。
JP56190228A 1981-11-26 1981-11-26 半導体装置の製造方法 Pending JPS5891621A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56190228A JPS5891621A (ja) 1981-11-26 1981-11-26 半導体装置の製造方法
US06/444,095 US4414242A (en) 1981-11-26 1982-11-24 Process for fabricating a semiconductor device
FR8219783A FR2517123A1 (fr) 1981-11-26 1982-11-25 Procede de formation d'une pellicule semi-conductrice monocristalline sur un isolant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190228A JPS5891621A (ja) 1981-11-26 1981-11-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5891621A true JPS5891621A (ja) 1983-05-31

Family

ID=16254612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190228A Pending JPS5891621A (ja) 1981-11-26 1981-11-26 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US4414242A (ja)
JP (1) JPS5891621A (ja)
FR (1) FR2517123A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556524A (en) * 1981-11-10 1985-12-03 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Method for preparing digital storage device by laser application
JPS58115832A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の製造方法
JPS59108313A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 半導体単結晶層の製造方法
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
US4619034A (en) * 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
US4559102A (en) * 1983-05-09 1985-12-17 Sony Corporation Method for recrystallizing a polycrystalline, amorphous or small grain material
JPS6089953A (ja) * 1983-10-22 1985-05-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
US4564403A (en) * 1984-01-27 1986-01-14 Sony Corporation Research Center Single-crystal semiconductor devices and method for making them
US4496608A (en) * 1984-03-02 1985-01-29 Xerox Corporation P-Glass reflow technique
US4719183A (en) * 1984-10-03 1988-01-12 Sharp Kabushiki Kaisha Forming single crystal silicon on insulator by irradiating a laser beam having dual peak energy distribution onto polysilicon on a dielectric substrate having steps
US5456763A (en) * 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
EP0973203A3 (de) * 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115341A (en) * 1979-02-28 1980-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
US4303455A (en) * 1980-03-14 1981-12-01 Rockwell International Corporation Low temperature microwave annealing of semiconductor devices
JPS56135969A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Manufacture of semiconductor device
US4372990A (en) * 1980-06-23 1983-02-08 Texas Instruments Incorporated Retaining wall technique to maintain physical shape of material during transient radiation annealing
JPS5791518A (en) * 1980-11-28 1982-06-07 Toshiba Corp Manufacture of semiconductor device
JPS57145316A (en) * 1981-03-04 1982-09-08 Toshiba Corp Manufacture of semicondcutor device

Also Published As

Publication number Publication date
FR2517123B1 (ja) 1985-01-11
US4414242A (en) 1983-11-08
FR2517123A1 (fr) 1983-05-27

Similar Documents

Publication Publication Date Title
EP0036137B1 (en) Method for production of semiconductor devices
US5244828A (en) Method of fabricating a quantum device
KR900001266B1 (ko) Soi형 반도체장치 제조방법
JPS59195871A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPS6281709A (ja) 半導体装置の製造方法
JPS6259896B2 (ja)
JPH0410216B2 (ja)
US4551907A (en) Process for fabricating a semiconductor device
JPS60150618A (ja) 半導体装置の製造方法
JPH0450746B2 (ja)
JPH05182983A (ja) 薄膜トランジスタの製造方法
JP3321890B2 (ja) 半導体結晶の形成方法及び半導体素子
JPH0580159B2 (ja)
JPS58178565A (ja) 半導体装置およびその製造方法
JPS6159820A (ja) 半導体装置の製造方法
JPS62193177A (ja) Ｓｏｉ型ｍｏｓｆｅｔの製造方法
JPS5928328A (ja) 半導体装置の製造方法
JPS60161396A (ja) シリコン薄膜の製造方法
JPH0786602A (ja) 薄膜トランジスタの製造方法
JPH0468770B2 (ja)
JPS5825220A (ja) 半導体基体の製作方法
JPH06140324A (ja) 半導体薄膜の結晶化方法
JPH02863B2 (ja)
JPS58165317A (ja) 半導体単結晶膜の製造方法
JPS6017911A (ja) 半導体装置の製造方法