JPH04315932A - 温度せンサ - Google Patents
温度せンサInfo
- Publication number
- JPH04315932A JPH04315932A JP8407891A JP8407891A JPH04315932A JP H04315932 A JPH04315932 A JP H04315932A JP 8407891 A JP8407891 A JP 8407891A JP 8407891 A JP8407891 A JP 8407891A JP H04315932 A JPH04315932 A JP H04315932A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- amplifier
- power supply
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、温度せンサ回路に関し
、特に、半導体集積回路における温度せンサに関する。
、特に、半導体集積回路における温度せンサに関する。
【０００２】
【従来の技術】温度を検出し、その変化を電圧の変化と
して出力する温度せンサ回路の従来例に、図２に示す回
路が知られている。図２において、従来の回路は、コレ
クタとベースが負電源に接続されたバイポーラトランジ
スタ１のエミッタは、定電流源４及びコレクタが負電源
に接続されたバイポーラトランジスタ２のベースに接続
され、バイポーラトランジスタ２のエミッタは定電流源
５及びバイポーラトランジスタ３のベースに接続され、
コレクタを負電源に接続されたバイポーラトランジスタ
３のエミッタは、定電流源６及び出力端子１９に接続さ
れる回路構成となっていた。
して出力する温度せンサ回路の従来例に、図２に示す回
路が知られている。図２において、従来の回路は、コレ
クタとベースが負電源に接続されたバイポーラトランジ
スタ１のエミッタは、定電流源４及びコレクタが負電源
に接続されたバイポーラトランジスタ２のベースに接続
され、バイポーラトランジスタ２のエミッタは定電流源
５及びバイポーラトランジスタ３のベースに接続され、
コレクタを負電源に接続されたバイポーラトランジスタ
３のエミッタは、定電流源６及び出力端子１９に接続さ
れる回路構成となっていた。
【０００３】従来の回路例である図２の出力端子１９の
電圧は数１式、又、温度に対する出力端子１９の電圧の
変化は数２式で表される。
電圧は数１式、又、温度に対する出力端子１９の電圧の
変化は数２式で表される。
【０００４】
【数１】Ｖｏｕｔ＝Ｖｓｓ＋３×Ｖｂｅ
【数２】
ここで、Ｖｏｕｔは出力端子の電圧、ｄＶｏｕｔ／
ｄＴは温度に対する出力端子の電圧の変化、Ｖｓｓは負
電源電圧、Ｖｂｅはバイポーラトランジスタのベースエ
ミッタ間電圧、ｄＶｂｅ／ｄＴはベースエミッタ間電圧
Ｖｂｅの温度係数を表す。従来の温度せンサ回路では数
１式、数２式からわかるように出力端子１９の電圧は、
負電源電圧Ｖｓｓに対しベースエミッタ間電圧Ｖｂｅ３
段分の電圧となり、温度係数はベースエミッタ間電圧Ｖ
ｂｅの温度係数の３倍となる回路構成となっていた。
ｄＴは温度に対する出力端子の電圧の変化、Ｖｓｓは負
電源電圧、Ｖｂｅはバイポーラトランジスタのベースエ
ミッタ間電圧、ｄＶｂｅ／ｄＴはベースエミッタ間電圧
Ｖｂｅの温度係数を表す。従来の温度せンサ回路では数
１式、数２式からわかるように出力端子１９の電圧は、
負電源電圧Ｖｓｓに対しベースエミッタ間電圧Ｖｂｅ３
段分の電圧となり、温度係数はベースエミッタ間電圧Ｖ
ｂｅの温度係数の３倍となる回路構成となっていた。
【０００５】
【発明が解決しようとする課題】上述した従来の回路で
は、出力端子の電圧はバイポーラトランジスタのベース
エミッタ間電圧Ｖｂｅの３倍、温度係数についてもベー
スエミッタ間電圧Ｖｂｅの温度係数の３倍という制約が
あり、なおかつ負電源電圧Ｖｓｓの変動の影響を大きく
受けるという欠点があった。
は、出力端子の電圧はバイポーラトランジスタのベース
エミッタ間電圧Ｖｂｅの３倍、温度係数についてもベー
スエミッタ間電圧Ｖｂｅの温度係数の３倍という制約が
あり、なおかつ負電源電圧Ｖｓｓの変動の影響を大きく
受けるという欠点があった。
【０００６】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記欠点を解消することを可能とした新規な温度せ
ンサ回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記欠点を解消することを可能とした新規な温度せ
ンサ回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成する為に
、本発明に係る温度せンサ回路は、ベースとコレクタを
負電源に接続した第１のバイポーラトランジスタのエミ
ッタは、コレクタを負電源に接続した第２のバイポーラ
トランジスタのベースと、正電源に接続した第１の定電
流源に接続し、該第２のバイポーラトランジスタのエミ
ッタは、コレクタを負電源に接続した第３のバイポーラ
トランジスタのベースと、正電源に接続した第２の定電
流源に接続し、該第３のバイポーラトランジスタのエミ
ッタは、正電源に接続した第３の定電流源と第１の増幅
器の正入力に接続し、該第１の増幅器の負入力は第１の
ＭＯＳトランジスタのソースと第１の抵抗器の第１の端
子に接続し、該第１の抵抗器の第２の端子は負電源に接
続し、前記第１のＭＯＳトランジスタのゲートは前記第
１の増幅器の出力に接続し、ドレインは第２のＭＯＳト
ランジスタのドレインとゲート及び第３のＭＯＳトラン
ジスタのゲートに接続し、該第２及び第３のＭＯＳトラ
ンジスタのソースはそれぞれ正電源に接続し、該第３の
ＭＯＳトランジスタのドレインは第２の抵抗器の第１の
端子と、第３の抵抗器の第１の端子及び第２の増幅器の
負入力にそれぞれ接続し、該第２の抵抗器の第２の端子
は基準電圧１の入力端子に接続し、前記第２の増幅器の
正入力は第２の基準電圧２の入力端子に接続し、出力は
前記第３の抵抗器の第２の端子及び出力端子に接続した
回路構成を有する。
、本発明に係る温度せンサ回路は、ベースとコレクタを
負電源に接続した第１のバイポーラトランジスタのエミ
ッタは、コレクタを負電源に接続した第２のバイポーラ
トランジスタのベースと、正電源に接続した第１の定電
流源に接続し、該第２のバイポーラトランジスタのエミ
ッタは、コレクタを負電源に接続した第３のバイポーラ
トランジスタのベースと、正電源に接続した第２の定電
流源に接続し、該第３のバイポーラトランジスタのエミ
ッタは、正電源に接続した第３の定電流源と第１の増幅
器の正入力に接続し、該第１の増幅器の負入力は第１の
ＭＯＳトランジスタのソースと第１の抵抗器の第１の端
子に接続し、該第１の抵抗器の第２の端子は負電源に接
続し、前記第１のＭＯＳトランジスタのゲートは前記第
１の増幅器の出力に接続し、ドレインは第２のＭＯＳト
ランジスタのドレインとゲート及び第３のＭＯＳトラン
ジスタのゲートに接続し、該第２及び第３のＭＯＳトラ
ンジスタのソースはそれぞれ正電源に接続し、該第３の
ＭＯＳトランジスタのドレインは第２の抵抗器の第１の
端子と、第３の抵抗器の第１の端子及び第２の増幅器の
負入力にそれぞれ接続し、該第２の抵抗器の第２の端子
は基準電圧１の入力端子に接続し、前記第２の増幅器の
正入力は第２の基準電圧２の入力端子に接続し、出力は
前記第３の抵抗器の第２の端子及び出力端子に接続した
回路構成を有する。
【０００８】
【実施例】次に、本発明をその好ましい一実施例につい
て図面を参照して具体的に説明する。
て図面を参照して具体的に説明する。
【０００９】図１は本発明に係る温度せンサ回路の一実
施例を示す回路構成図である。
施例を示す回路構成図である。
【００１０】図１においてその回路構成を説明するに、
ベースとコレクタが負電源に接続されたバイポーラトラ
ンジスタ１のエミッタは、コレクタが負電源に接続され
たバイポーラトランジスタ２のベースと、正電源に接続
された定電流源４に接続されている。バイポーラトラン
ジスタ２のエミッタは、コレクタが負電源に接続された
バイポーラトランジスタ３のベースと、正電源に接続さ
れた定電流源５に接続されている。バイポーラトランジ
スタ３のエミッタは、正電流源に接続された定電流源６
と増幅器１２の正入力に接続され、該増幅器１２の負入
力はＭＯＳトランジスタ９のソースと抵抗器１４の第１
の端子に接続されている。抵抗器１４の第２の端子は負
電源に接続され、ＭＯＳトランジスタ９のゲートは増幅
器１２の出力に接続され、ＭＯＳトランジスタ９のドレ
インはＭＯＳトランジスタ１０のドレインとゲート及び
ＭＯＳトランジスタ１１のゲートに接続されている。Ｍ
ＯＳトランジスタ１０及び１１のソースはそれぞれ正電
源に接続され、該ＭＯＳトランジスタ１１のドレインは
抵抗器１５の第１の端子と、抵抗器１６の第１の端子及
び増幅器１３の負入力にそれぞれ接続されている。抵抗
器１５の第２の端子は第１の基準電圧の入力端子１７に
接続され、前記増幅器１３の正入力は第２の基準電圧の
入力端子１８に接続され、出力は抵抗器１６の第２の端
子及び出力端子１９に接続されている。
ベースとコレクタが負電源に接続されたバイポーラトラ
ンジスタ１のエミッタは、コレクタが負電源に接続され
たバイポーラトランジスタ２のベースと、正電源に接続
された定電流源４に接続されている。バイポーラトラン
ジスタ２のエミッタは、コレクタが負電源に接続された
バイポーラトランジスタ３のベースと、正電源に接続さ
れた定電流源５に接続されている。バイポーラトランジ
スタ３のエミッタは、正電流源に接続された定電流源６
と増幅器１２の正入力に接続され、該増幅器１２の負入
力はＭＯＳトランジスタ９のソースと抵抗器１４の第１
の端子に接続されている。抵抗器１４の第２の端子は負
電源に接続され、ＭＯＳトランジスタ９のゲートは増幅
器１２の出力に接続され、ＭＯＳトランジスタ９のドレ
インはＭＯＳトランジスタ１０のドレインとゲート及び
ＭＯＳトランジスタ１１のゲートに接続されている。Ｍ
ＯＳトランジスタ１０及び１１のソースはそれぞれ正電
源に接続され、該ＭＯＳトランジスタ１１のドレインは
抵抗器１５の第１の端子と、抵抗器１６の第１の端子及
び増幅器１３の負入力にそれぞれ接続されている。抵抗
器１５の第２の端子は第１の基準電圧の入力端子１７に
接続され、前記増幅器１３の正入力は第２の基準電圧の
入力端子１８に接続され、出力は抵抗器１６の第２の端
子及び出力端子１９に接続されている。
【００１１】回路動作説明の為に、回路に流れる各電流
を求め式を用いて説明する。増幅器１２とＭＯＳトラン
ジスタ９及び抵抗器１４は定電流回路を構成しており、
増幅器１２の正入力には負電源８に対してバイポーラト
ランジスタのベースエミッタ電圧Ｖｂｅ３段分の差電圧
が入力されている。又、増幅器１２の負入力は仮想接地
の関係にある正入力と同電位になっており、負電源８と
負入力との間に接続された抵抗器１４には常にベースエ
ミッタ電圧Ｖｂｅ３段分の電圧がかかっている。
を求め式を用いて説明する。増幅器１２とＭＯＳトラン
ジスタ９及び抵抗器１４は定電流回路を構成しており、
増幅器１２の正入力には負電源８に対してバイポーラト
ランジスタのベースエミッタ電圧Ｖｂｅ３段分の差電圧
が入力されている。又、増幅器１２の負入力は仮想接地
の関係にある正入力と同電位になっており、負電源８と
負入力との間に接続された抵抗器１４には常にベースエ
ミッタ電圧Ｖｂｅ３段分の電圧がかかっている。
【００１２】抵抗器１４に流れる電流Ｉ０、抵抗器１４
の抵抗値をＲ１４とすると、電源Ｉ０は数３式で表され
る。数３式は抵抗器１４に流れる電流が負電源８の変動
に影響されないことを表している。
の抵抗値をＲ１４とすると、電源Ｉ０は数３式で表され
る。数３式は抵抗器１４に流れる電流が負電源８の変動
に影響されないことを表している。
【００１３】
又、ＰチャネルＭＯＳトランジスタ１０とＰチャネルＭ
ＯＳトランジスタ１１はカレントミラー接続されており
、ＰチャネルＭＯＳトランジスタ１０のトランジスタサ
イズをＷ１０／Ｌ１０、ＰチャネルＭＯＳトランジスタ
１１のトランジスタサイズをＷ１１／Ｌ１１とし、Ｐチ
ャネルＭＯＳトランジスタ１１に流れる電流をＩ１とす
ると、電流Ｉ１は数４式で表される。
ＯＳトランジスタ１１はカレントミラー接続されており
、ＰチャネルＭＯＳトランジスタ１０のトランジスタサ
イズをＷ１０／Ｌ１０、ＰチャネルＭＯＳトランジスタ
１１のトランジスタサイズをＷ１１／Ｌ１１とし、Ｐチ
ャネルＭＯＳトランジスタ１１に流れる電流をＩ１とす
ると、電流Ｉ１は数４式で表される。
【００１４】
【数５】Ｉ１＝Ｉ０
抵抗器１５は第１の基準電圧の入力端子１７と増幅器１
３の負入力に接続されている。反転増幅器を構成した増
幅器１３の正入力と負入力は仮想接地の関係にあるため
に、負入力は正入力に入力した第２の基準電圧と同電圧
になっている。抵抗器１５に流れる電流をＩ２、抵抗値
をＲ１５、第１の基準電圧をＶｒｅｆ１、第２の基準電
圧をＶｒｅｆ２とすると、電流Ｉ２は数６式で表される
。
３の負入力に接続されている。反転増幅器を構成した増
幅器１３の正入力と負入力は仮想接地の関係にあるため
に、負入力は正入力に入力した第２の基準電圧と同電圧
になっている。抵抗器１５に流れる電流をＩ２、抵抗値
をＲ１５、第１の基準電圧をＶｒｅｆ１、第２の基準電
圧をＶｒｅｆ２とすると、電流Ｉ２は数６式で表される
。
【００１５】
【数６】
抵抗器１６は出力端子１９と増幅器１３の負入力の
間に接続されており、抵抗器１６に流れる電流をＩ３、
抵抗値をＲ１６とすると、電流Ｉ３は数７式で表される
。
間に接続されており、抵抗器１６に流れる電流をＩ３、
抵抗値をＲ１６とすると、電流Ｉ３は数７式で表される
。
【００１６】
【数７】
増幅器１３の負入力の接点においてキルヒホッフの
法則を適用し、数３〜数７式を用いて出力端子１９の電
圧Ｖｏｕｔを求めると、Ｖｏｕｔは数８式で与えられる
。
法則を適用し、数３〜数７式を用いて出力端子１９の電
圧Ｖｏｕｔを求めると、Ｖｏｕｔは数８式で与えられる
。
【００１７】
又、温度の変化に対するＶｏｕｔの変化は数９式で与え
られる。
られる。
【００１８】
【数９】
以上数８式からわかるように、出力端子１９の電圧
は抵抗器１５の抵抗値、あるいは第１の基準電圧、又は
第２の基準電圧の電圧を任意の値に設定することにより
自由に設定できる。同様に出力端子１９の温度係数につ
いても数９式からわかるように、抵抗器１６、又は抵抗
器１４の抵抗値を任意の値に設定することにより自由に
設定することができる。又、基準電圧は負電源８の変動
の影響を受けず数８、数９式に負電源電圧Ｖｓｓの項が
ないことからも明らかであるように、出力端子１９の電
圧は負電源８の変動の影響を受けない。
は抵抗器１５の抵抗値、あるいは第１の基準電圧、又は
第２の基準電圧の電圧を任意の値に設定することにより
自由に設定できる。同様に出力端子１９の温度係数につ
いても数９式からわかるように、抵抗器１６、又は抵抗
器１４の抵抗値を任意の値に設定することにより自由に
設定することができる。又、基準電圧は負電源８の変動
の影響を受けず数８、数９式に負電源電圧Ｖｓｓの項が
ないことからも明らかであるように、出力端子１９の電
圧は負電源８の変動の影響を受けない。
【００１９】本発明の一実施例ではバイポーラトランジ
スタと定電流源の直列回路が３段縦続接続された場合に
ついてのものであるが、代わりに、バイポーラトランジ
スタと定電流源の直列回路が１段の場合、２段の場合、
あるいは３段以上でも同様に本発明を適用できることは
勿論である。
スタと定電流源の直列回路が３段縦続接続された場合に
ついてのものであるが、代わりに、バイポーラトランジ
スタと定電流源の直列回路が１段の場合、２段の場合、
あるいは３段以上でも同様に本発明を適用できることは
勿論である。
【００２０】
【発明の効果】以上説明したように、本発明の温度せン
サ回路によれば、出力端子の電圧及び温度係数がバイポ
ーラトランジスタのベースエミッタ電圧Ｖｂｅ及び、Ｖ
ｂｅの温度係数によって制限を受けず自由に設定でき、
かつ負電源電圧Ｖｓｓの変動による影響を受けないとい
う効果が得られる。
サ回路によれば、出力端子の電圧及び温度係数がバイポ
ーラトランジスタのベースエミッタ電圧Ｖｂｅ及び、Ｖ
ｂｅの温度係数によって制限を受けず自由に設定でき、
かつ負電源電圧Ｖｓｓの変動による影響を受けないとい
う効果が得られる。
【図１】本発明に係る温度せンサ回路の一実施例を示す
回路ブロック構成図である。
回路ブロック構成図である。
【図２】従来における温度せンサ回路の例を示す回路図
である。
である。
１〜３…バイポーラトランジスタ
４〜６…定電流源
７…正電源
８…負電源
９〜１１…ＭＯＳトランジスタ
１２、１３…増幅器
１４〜１６…抵抗器
１７…第１の基準電圧の入力端子
１８…第２の基準電圧の入力端子
１９…出力端子
Claims (3)
- 【請求項１】 ベースとコレクタが負電源に接続され
エミッタが、正電源に接続された第１の定電流源に接続
された第１のバイポーラトランジスタと、正入力と負入
力を備えた第１の増幅器とを有し、該第１の増幅器の負
入力は第１のＮチャネルＭＯＳトランジスタのソースと
第１の抵抗器の第１の端子に接続され、該第１の抵抗器
の第２の端子は負電源に接続され、前記第１のＮチャネ
ルＭＯＳトランジスタのゲートは前記第１の増幅器の出
力に接続され、ドレインは第２のＰチャネルＭＯＳトラ
ンジスタのドレインとゲート及び、第３のＰチャネルＭ
ＯＳトランジスタのゲートに接続され、該第２及び第３
のＰチャネルＭＯＳトランジスタのソースはそれぞれ正
電源に接続され、前記第３のＰチャネルＭＯＳトランジ
スタのドレインは、第２の抵抗器の第１の端子と第３の
抵抗器の第１の端子及び第２の増幅器の負入力にそれぞ
れ接続され、前記第２の抵抗器の第２の端子は第１の基
準電圧の入力端子に接続され、前記第２の増幅器の正入
力は第２の基準電圧の入力端子に接続され、出力は前記
第３の抵抗器の第２の端子及び出力端子に接続され、コ
レクタが負電源に接続されたバイポーラトランジスタの
エミッタと正電源との間に定電流源が接続されベースが
前段のバイポーラトランジスタのエミッタに接続された
回路が前記第１のバイポーラトランジスタのエミッタと
前記第１の増幅器の正入力との間に少なくとも１回路接
続されたことを特徴とする温度せンサ回路。 - 【請求項２】 ベースとコレクタが負電源に接続され
た第１のバイポーラトランジスタのエミッタは、コレク
タが負電源に接続された第２のバイポーラトランジスタ
のベースと、正電源に接続された第１の定電流源に接続
され、前記第２のバイポーラトランジスタのエミッタは
、コレクタが負電源に接続された第３のバイポーラトラ
ンジスタのベースと、正電源に接続された第２の定電流
源に接続され、前記第３のバイポーラトランジスタのエ
ミッタは、正電源に接続された第３の定電流源と第１の
増幅器の正入力に接続され、該第１の増幅器の負入力は
第１のＮチャネルＭＯＳトランジスタのソースと第１の
抵抗器の第１の端子に接続され、該第１の抵抗器の第２
の端子は負電源に接続され、前記第１のＮチャネルＭＯ
Ｓトランジスタのゲートは前記第１の増幅器の出力に接
続され、ドレインは第２のＰチャネルＭＯＳトランジス
タのドレインとゲート及び、第３のＰチャネルＭＯＳト
ランジスタのゲートに接続され、該第２及び第３のＰチ
ャネルＭＯＳトランジスタのソースはそれぞれ正電源に
接続され、前記第３のＰチャネルＭＯＳトランジスタの
ドレインは、第２の抵抗器の第１の端子と第３の抵抗器
の第１の端子及び第２の増幅器の負入力にそれぞれ接続
され、前記第２の抵抗器の第２の端子は第１の基準電圧
の入力端子に接続され、前記第２の増幅器の正入力は第
２の基準電圧の入力端子に接続され、出力は前記第３の
抵抗器の第２の端子及び出力端子に接続された回路構成
を特徴とする温度せンサ回路。 - 【請求項３】 前記第２のバイポーラトランジスタと
前記第２の定電流源の直列回路と、前記第３のバイポー
ラトランジスタと前記第３の定電流源の直列回路を除去
し、前記第１のバイポーラトランジスタのエミッタを前
記第１の増幅器の前記正入力に接続したことを更に特徴
とする請求項２に記載の温度せンサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8407891A JP2913428B2 (ja) | 1991-04-16 | 1991-04-16 | 温度せンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8407891A JP2913428B2 (ja) | 1991-04-16 | 1991-04-16 | 温度せンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04315932A true JPH04315932A (ja) | 1992-11-06 |
| JP2913428B2 JP2913428B2 (ja) | 1999-06-28 |
Family
ID=13820456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8407891A Expired - Lifetime JP2913428B2 (ja) | 1991-04-16 | 1991-04-16 | 温度せンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2913428B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4642364B2 (ja) * | 2004-03-17 | 2011-03-02 | オリンパス株式会社 | 温度検出回路、温度検出装置、及び光電変換装置 |
-
1991
- 1991-04-16 JP JP8407891A patent/JP2913428B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2913428B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200073429A1 (en) | Bandgap reference circuit and high-order temperature compensation method | |
| US4495425A (en) | VBE Voltage reference circuit | |
| CA1241389A (en) | Cmos bandgap reference voltage circuits | |
| US6799889B2 (en) | Temperature sensing apparatus and methods | |
| US4636742A (en) | Constant-current source circuit and differential amplifier using the same | |
| JPH0778481A (ja) | ダイレクトカレント和バンドギャップ電圧比較器 | |
| JPS6159903A (ja) | Ｍｏｓ電流ミラー回路 | |
| JP2004146576A (ja) | 半導体温度測定回路 | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| US20100264980A1 (en) | Temperature-compensated voltage comparator | |
| US20160252923A1 (en) | Bandgap reference circuit | |
| JP4023991B2 (ja) | 基準電圧発生回路及び電源装置 | |
| JPH0290306A (ja) | 温度に無関係な電流基準回路 | |
| CN208188714U (zh) | 一种低压基准电路 | |
| JP2913428B2 (ja) | 温度せンサ | |
| JP3118929B2 (ja) | 定電圧回路 | |
| US20060132224A1 (en) | Circuit for generating reference current | |
| JP2008216234A (ja) | 温度検出回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JPH03139873A (ja) | 温度検出回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPH0456935B2 (ja) | ||
| JP2772069B2 (ja) | 定電流回路 | |
| CN106155173B (zh) | 能隙参考电路 | |
| JP3263434B2 (ja) | 定電圧回路 |