JPH04317095A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH04317095A JPH04317095A JP8485891A JP8485891A JPH04317095A JP H04317095 A JPH04317095 A JP H04317095A JP 8485891 A JP8485891 A JP 8485891A JP 8485891 A JP8485891 A JP 8485891A JP H04317095 A JPH04317095 A JP H04317095A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- hole
- mounting
- substrate
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体チップの実装方法
、特に、半導体チップ搭載面をフレームで覆った構成の
装置に関する。
、特に、半導体チップ搭載面をフレームで覆った構成の
装置に関する。
【０００２】近年、実装技術の進展に伴う高密度実装化
は目覚しく、その中でも液晶表示装置（ＬＣＤ）の分野
において顕著であり、新方式による実装技術の開発が活
発に行われている。かかる技術発展は、プリント板実装
からＴＡＢ（Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉ
ｎｇ）実装， さらにチップ実装へと進んでいる。
は目覚しく、その中でも液晶表示装置（ＬＣＤ）の分野
において顕著であり、新方式による実装技術の開発が活
発に行われている。かかる技術発展は、プリント板実装
からＴＡＢ（Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉ
ｎｇ）実装， さらにチップ実装へと進んでいる。
【０００３】
【従来の技術】図４は液晶表示装置の概略構成図（イ）
とその装置における従来の半導体チップ実装方法の説
明図（ロ） である。
とその装置における従来の半導体チップ実装方法の説
明図（ロ） である。
【０００４】図４において、液晶表示装置１の液晶表示
パネル２は、一対の透明基板（ガラス基板）３，４の対
向間に液晶を充填して構成、基板４より大形である基板
３の上面の表呈部（半導体チップ搭載面）には、所定の
信号線パターンが形成される。液晶表示装置１のドライ
バ回路を形成した半導体チップ５は、基板３上面の表呈
部に搭載し、該表呈部および半導体チップ５はフレーム
６によって覆われる。そして、基板４の表示部を表呈せ
しめる透孔７があけられたフレーム６は、外縁部より突
出する複数の突片８と透孔７の内縁部との間に、表示パ
ネル２を挟むようになる。
パネル２は、一対の透明基板（ガラス基板）３，４の対
向間に液晶を充填して構成、基板４より大形である基板
３の上面の表呈部（半導体チップ搭載面）には、所定の
信号線パターンが形成される。液晶表示装置１のドライ
バ回路を形成した半導体チップ５は、基板３上面の表呈
部に搭載し、該表呈部および半導体チップ５はフレーム
６によって覆われる。そして、基板４の表示部を表呈せ
しめる透孔７があけられたフレーム６は、外縁部より突
出する複数の突片８と透孔７の内縁部との間に、表示パ
ネル２を挟むようになる。
【０００５】従来、このような装置１等において多数個
の半導体チップ５は、１個ずつまたは複数個ずつ複数回
に分けて基板３に実装したのち、フレーム６を装着する
方法であった。
の半導体チップ５は、１個ずつまたは複数個ずつ複数回
に分けて基板３に実装したのち、フレーム６を装着する
方法であった。
【０００６】
【発明が解決しようとする課題】液晶表示パネル装置１
において、一般にガラスにてなる基板３および４は、半
導体チップ５の実装に際して保護されてない状態であり
、半導体チップ５の実装作業中に工具等が基板３，４に
当たると割れ易く手や周囲の物を傷付け易い、そのため
ハンドリングが容易でない、基板３，４の外縁部にチッ
ピングが発生したとき破片の除去が容易でないと共に、
基板３の半導体チップ実装面（上面表呈部）には多数の
信号線パターンが表呈し、それらパターンの同電位化が
なされないため、静電気破壊を起こし易い等の問題点が
あった。
において、一般にガラスにてなる基板３および４は、半
導体チップ５の実装に際して保護されてない状態であり
、半導体チップ５の実装作業中に工具等が基板３，４に
当たると割れ易く手や周囲の物を傷付け易い、そのため
ハンドリングが容易でない、基板３，４の外縁部にチッ
ピングが発生したとき破片の除去が容易でないと共に、
基板３の半導体チップ実装面（上面表呈部）には多数の
信号線パターンが表呈し、それらパターンの同電位化が
なされないため、静電気破壊を起こし易い等の問題点が
あった。
【０００７】また、半導体チップ５の位置合わせに際し
て、前記チッピングによる破片の除去等によってその所
要工数および精度にばらつきが生じ易く、工程管理が難
しいという問題点があった。
て、前記チッピングによる破片の除去等によってその所
要工数および精度にばらつきが生じ易く、工程管理が難
しいという問題点があった。
【０００８】
【課題を解決するための手段】図１は本発明方法の基本
構成の説明図であり、基板１１の半導体チップ搭載面１
２に半導体チップ５を搭載し、半導体チップ搭載面１２
をフレーム１３で覆う構成の装置において、図１（イ）
に示す如く、所要部に透孔１４があけられたフレーム
１３を基板１１に装着したのち、図１（ロ） に示す如
く、透孔１４によって露呈する半導体チップ搭載面１２
の半導体チップ搭載部に、半導体チップ５を搭載する。
構成の説明図であり、基板１１の半導体チップ搭載面１
２に半導体チップ５を搭載し、半導体チップ搭載面１２
をフレーム１３で覆う構成の装置において、図１（イ）
に示す如く、所要部に透孔１４があけられたフレーム
１３を基板１１に装着したのち、図１（ロ） に示す如
く、透孔１４によって露呈する半導体チップ搭載面１２
の半導体チップ搭載部に、半導体チップ５を搭載する。
【０００９】さらに、図１（ハ） に示す如く半導体チ
ップ５を樹脂１５にて封止するまたは、図１（ニ） に
示す如く透孔１４を蓋板１６によって塞ぐことを特徴と
する。
ップ５を樹脂１５にて封止するまたは、図１（ニ） に
示す如く透孔１４を蓋板１６によって塞ぐことを特徴と
する。
【００１０】
【作用】上記手段によれば、半導体チップ実装時に基板
の半導体チップ搭載面は、フレームによって保護された
状態である。従って、半導体チップ搭載基板は取扱いが
容易かつチッピング等の損傷が発生しないようになり、
半導体チップ搭載作業の能率および装置品質が向上可能
になる。
の半導体チップ搭載面は、フレームによって保護された
状態である。従って、半導体チップ搭載基板は取扱いが
容易かつチッピング等の損傷が発生しないようになり、
半導体チップ搭載作業の能率および装置品質が向上可能
になる。
【００１１】
【実施例】図２は本発明の第１，第２の実施例による半
導体チップ実装方法の説明図、図３は本発明の第３，第
４，第５，第６の実施例による半導体チップ実装方法の
説明図である。
導体チップ実装方法の説明図、図３は本発明の第３，第
４，第５，第６の実施例による半導体チップ実装方法の
説明図である。
【００１２】液晶表示装置に本発明を適用した実施例を
示す図２において、前出のフレーム６および１３に相当
する角形フレーム２１は、図２（イ）に示す如く所定部
に透孔２２が設けられ、外縁部より突出する複数の突片
８と透孔７の内縁部に被着した接着テープ（または接着
剤）２３を利用し、従来のフレーム６と同様に液晶表示
パネル２に装着させる。次いで、図２（ロ） に示す如
く、基板４より大形である基板３の上面の表呈部（半導
体チップ搭載面）１２に、半導体チップ５を搭載する。 しかるのち、必要に応じて図２（ハ） および図２（ニ
） に示す如く、半導体チップ５を樹脂２４にて封止す
るまたは、接着テープ２６にて蓋板２５をフレーム２１
に接合し透孔２２を塞ぐようにする。当然のことながら
透孔２２の大きさは、半導体チップ５を基板３に搭載可
能な寸法である。
示す図２において、前出のフレーム６および１３に相当
する角形フレーム２１は、図２（イ）に示す如く所定部
に透孔２２が設けられ、外縁部より突出する複数の突片
８と透孔７の内縁部に被着した接着テープ（または接着
剤）２３を利用し、従来のフレーム６と同様に液晶表示
パネル２に装着させる。次いで、図２（ロ） に示す如
く、基板４より大形である基板３の上面の表呈部（半導
体チップ搭載面）１２に、半導体チップ５を搭載する。 しかるのち、必要に応じて図２（ハ） および図２（ニ
） に示す如く、半導体チップ５を樹脂２４にて封止す
るまたは、接着テープ２６にて蓋板２５をフレーム２１
に接合し透孔２２を塞ぐようにする。当然のことながら
透孔２２の大きさは、半導体チップ５を基板３に搭載可
能な寸法である。
【００１３】なお、図２において半導体チップ５は、半
導体チップ５に形成したパッド２７を利用したフェース
ダウンボンディングであるが、かかる半導体チップ５は
ボンディングワイヤを使用したフェースアップに置き換
えてもよい。また、封止樹脂２４は半導体チップ５を封
止すると共に透孔２２を塞いでいるが、透孔２２を塞が
ないようにしてもよく、半導体チップ５の搭載がフェー
スアップ （ワイヤボンディング） であるとき、ワイ
ヤ接続状態を確認容易には、蓋板１６を透明部材で作成
すればよい。
導体チップ５に形成したパッド２７を利用したフェース
ダウンボンディングであるが、かかる半導体チップ５は
ボンディングワイヤを使用したフェースアップに置き換
えてもよい。また、封止樹脂２４は半導体チップ５を封
止すると共に透孔２２を塞いでいるが、透孔２２を塞が
ないようにしてもよく、半導体チップ５の搭載がフェー
スアップ （ワイヤボンディング） であるとき、ワイ
ヤ接続状態を確認容易には、蓋板１６を透明部材で作成
すればよい。
【００１４】図３（イ） において、液晶表示パネル２
の基板３に搭載した半導体チップ５はフェースダウンボ
ンディングであり、半導体チップ５の搭載に先立って液
晶表示パネル２に装着したフレーム２１の透孔２２を塞
ぐ蓋板２８は、断面がほぼコ字形であり適当な押圧力で
半導体チップ５を基板３に向けて押圧する。かかる蓋板
２８は、熱伝導性材料を使用することによって、半導体
チップ５の放熱に有効である。
の基板３に搭載した半導体チップ５はフェースダウンボ
ンディングであり、半導体チップ５の搭載に先立って液
晶表示パネル２に装着したフレーム２１の透孔２２を塞
ぐ蓋板２８は、断面がほぼコ字形であり適当な押圧力で
半導体チップ５を基板３に向けて押圧する。かかる蓋板
２８は、熱伝導性材料を使用することによって、半導体
チップ５の放熱に有効である。
【００１５】図３（ロ） において、液晶表示パネル２
の基板３に搭載した半導体チップ５は、ワイヤ２９を使
用したワイヤボンディング （フェースアップ） であ
り、半導体チップ５の搭載に先立って液晶表示パネル２
に装着したフレーム２１の透孔２２を塞ぐ蓋板３０は、
接着テープ （または接着剤） ３１を利用してフレー
ム２１に接合する。なお、蓋板３０が透孔２２を塞ぐ構
成において半導体チップ５は、フェースダウンボンディ
ングであってもよい。
の基板３に搭載した半導体チップ５は、ワイヤ２９を使
用したワイヤボンディング （フェースアップ） であ
り、半導体チップ５の搭載に先立って液晶表示パネル２
に装着したフレーム２１の透孔２２を塞ぐ蓋板３０は、
接着テープ （または接着剤） ３１を利用してフレー
ム２１に接合する。なお、蓋板３０が透孔２２を塞ぐ構
成において半導体チップ５は、フェースダウンボンディ
ングであってもよい。
【００１６】図３（ハ） において、液晶表示パネル２
の基板３に搭載した半導体チップ５は、ワイヤ２９を使
用したワイヤボンディング （フェースアップ） であ
り、半導体チップ５の搭載に先立って液晶表示パネル２
に装着したフレーム２１の透孔２２を塞ぐキャップ形蓋
板３２は、接着テープ３１を利用してフレーム２１に接
合する。かかるキャップ形蓋板３２は、ワイヤ２９が透
孔２２内に突入したり， フレーム２１より突出するよ
うなことがあっても、ワイヤ２９に接触することなく透
孔２２を塞ぐようになる。
の基板３に搭載した半導体チップ５は、ワイヤ２９を使
用したワイヤボンディング （フェースアップ） であ
り、半導体チップ５の搭載に先立って液晶表示パネル２
に装着したフレーム２１の透孔２２を塞ぐキャップ形蓋
板３２は、接着テープ３１を利用してフレーム２１に接
合する。かかるキャップ形蓋板３２は、ワイヤ２９が透
孔２２内に突入したり， フレーム２１より突出するよ
うなことがあっても、ワイヤ２９に接触することなく透
孔２２を塞ぐようになる。
【００１７】図３（ニ） において、前出の蓋板３２に
相当する蓋板３３は、板部材３４と板部材３４の下面周
縁部に接着テープ （または接着剤） ３５にて接合し
透孔２２に嵌合するリング３６にて構成する。
相当する蓋板３３は、板部材３４と板部材３４の下面周
縁部に接着テープ （または接着剤） ３５にて接合し
透孔２２に嵌合するリング３６にて構成する。
【００１８】なお、前記実施例において、蓋板３０，３
２ および板部材３４を透明部材で作成すれば、ワイヤ
２９の接続状況を、目視によって何時でも観察可能にす
る。また、フレーム２１および蓋板２５，２８，３０，
３２，３３に、金属または導電性樹脂を使用すれば、基
板３の静電気破壊が防止されるようになる。
２ および板部材３４を透明部材で作成すれば、ワイヤ
２９の接続状況を、目視によって何時でも観察可能にす
る。また、フレーム２１および蓋板２５，２８，３０，
３２，３３に、金属または導電性樹脂を使用すれば、基
板３の静電気破壊が防止されるようになる。
【００１９】
【発明の効果】以上説明したように本発明方法によれば
、半導体チップ実装時に半導体チップ実装基板は金属等
にてなるフレームによって保護された状態であり、該基
板は取扱いが容易となり， チッピング等の損傷， 静
電気破壊が発生しないようにすることができる。その結
果、半導体チップ実装作業の能率および半導体チップ搭
載装置の品質を向上せしめた効果がある。
、半導体チップ実装時に半導体チップ実装基板は金属等
にてなるフレームによって保護された状態であり、該基
板は取扱いが容易となり， チッピング等の損傷， 静
電気破壊が発生しないようにすることができる。その結
果、半導体チップ実装作業の能率および半導体チップ搭
載装置の品質を向上せしめた効果がある。
【図１】 本発明方法の基本構成説明図である。
【図２】 本発明の第１，第２の実施例による半導体
チップ実装方法の説明図である。
チップ実装方法の説明図である。
【図３】 本発明の第３，第４，第５，第６の実施例
による半導体チップ実装方法の説明図である。
による半導体チップ実装方法の説明図である。
【図４】 液晶表示装置の概略構成図とその装置にお
ける従来の半導体チップ実装方法の説明図である。
ける従来の半導体チップ実装方法の説明図である。
１は液晶表示装置
２は液晶表示パネル
３は半導体チップを搭載する液晶表示パネルの構成基板
５は半導体チップ １１は半導体チップを搭載する基板 １３，２１ はフレーム １４，２２ はフレームにあけた半導体チップ搭載用の
透孔１６，２５，２８，３０，３２，３３ は半導体チ
ップ搭載用の透孔を塞ぐ蓋板 ３４はキャップ形状の蓋板を構成する板部材３６は板部
材に接合するリング
５は半導体チップ １１は半導体チップを搭載する基板 １３，２１ はフレーム １４，２２ はフレームにあけた半導体チップ搭載用の
透孔１６，２５，２８，３０，３２，３３ は半導体チ
ップ搭載用の透孔を塞ぐ蓋板 ３４はキャップ形状の蓋板を構成する板部材３６は板部
材に接合するリング
Claims (5)
- 【請求項１】 所要部に透孔（１４，２２） があけ
られたフレーム（１３，２１） を半導体チップ搭載基
板（３，１１）に装着したのち、該透孔（１４，２２）
によって露呈する該基板（３，１１）の半導体チップ
搭載部に、半導体チップ（５） を搭載することを特徴
とする半導体チップの実装方法。 - 【請求項２】 前記基板（３，１１）に半導体チップ
（５） を搭載したのち、前記透孔（１４，２２） よ
り該半導体チップ（５） の樹脂封止を行うことを特徴
とする請求項１記載の半導体チップの実装方法。 - 【請求項３】 前記基板（３，１１）に半導体チップ
（５） を搭載したのち、前記フレーム（１３，２１）
に固着させた蓋板（１６，２５，２８，３０，３２，
３３） にて前記透孔（１４，２２） を塞ぐことを特
徴とする請求項１記載の半導体チップの実装方法。 - 【請求項４】 前記半導体チップ（５） の搭載をフ
ェースアップとし、前記蓋板（１６，３０，３２，３４
） が透明であることを特徴とする請求項１記載の半導
体チップの実装方法。 - 【請求項５】 前記半導体チップ（５） の搭載をフ
ェースアップとし、前記フレーム（２１）に固着させた
キャップ形状の蓋板（３２，３３） にて前記透孔（２
２）を塞ぐことを特徴とする請求項１記載の半導体チッ
プの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8485891A JPH04317095A (ja) | 1991-04-17 | 1991-04-17 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8485891A JPH04317095A (ja) | 1991-04-17 | 1991-04-17 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04317095A true JPH04317095A (ja) | 1992-11-09 |
Family
ID=13842510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8485891A Withdrawn JPH04317095A (ja) | 1991-04-17 | 1991-04-17 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04317095A (ja) |
-
1991
- 1991-04-17 JP JP8485891A patent/JPH04317095A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100326836B1 (ko) | 유리기판에 단차부를 갖는 액정 표시장치 및 그 제조방법 | |
| US20010015009A1 (en) | Method of fabricating semiconductor package | |
| TWI794670B (zh) | 半導體封裝及其製造方法和印刷電路板組件 | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| EP0214621B1 (en) | A package comprising a substrate and at least one electronic component | |
| US7344915B2 (en) | Method for manufacturing a semiconductor package with a laminated chip cavity | |
| JPH09283889A (ja) | フレキシブル基板の補強方法及びフレキシブル基板 | |
| JPH02237053A (ja) | 半導体チップの実装方法 | |
| JP2006190987A (ja) | パッケージ構造とその製造方法 | |
| US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| KR20010030016A (ko) | 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기 | |
| JP2947225B2 (ja) | 半導体装置の製造方法 | |
| GB2171850A (en) | Mounting surface acoustic wave components | |
| JPH04212989A (ja) | 半導体チップの実装方法 | |
| JP3511656B2 (ja) | リードレスチップキャリアの製造方法 | |
| KR100377467B1 (ko) | 반도체패키지용 써킷테이프의 라미네이션 방법 | |
| JPH0463451A (ja) | 半導体装置 | |
| JPH02251153A (ja) | 半導体素子を実装したテープキャリアにおける樹脂封止方法 | |
| JPH03211841A (ja) | 半導体部品の樹脂被覆方法 | |
| KR100257405B1 (ko) | 마이크로 비지에이 패키지 제조방법 | |
| KR100694425B1 (ko) | 반도체패키지 제조 방법 | |
| JPH0537478Y2 (ja) | ||
| JP2001267342A (ja) | 半導体装置の製造方法 | |
| JPH11204577A (ja) | 半導体装置の製造方法 | |
| KR100924551B1 (ko) | 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |