JPH0463451A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0463451A
JPH0463451A JP17587990A JP17587990A JPH0463451A JP H0463451 A JPH0463451 A JP H0463451A JP 17587990 A JP17587990 A JP 17587990A JP 17587990 A JP17587990 A JP 17587990A JP H0463451 A JPH0463451 A JP H0463451A
Authority
JP
Japan
Prior art keywords
support tape
thin wire
chip
tape
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17587990A
Other languages
English (en)
Other versions
JP2815984B2 (ja
Inventor
Hiroaki Hayashi
林 浩明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP17587990A priority Critical patent/JP2815984B2/ja
Publication of JPH0463451A publication Critical patent/JPH0463451A/ja
Application granted granted Critical
Publication of JP2815984B2 publication Critical patent/JP2815984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 半導体のチップのボンディングされた細線リドをサポー
トテープて支持するTAB方式(TapeAutoma
ted Bonding  以下TAB方式と呼ぶ)を
用いた半導体装置に関する。
ICチップはチップ本体のみては機能しないため、IC
チップのパッケージングを行い、プリント基板等との接
続を行う。その際、ICチップとリードフレームを細線
リードでボンディングすると細線リードとベースの間に
空隙かでき、この空隙のために封圧樹脂注入の際、細線
リードか振動することがある。この空隙を埋め、細線リ
ードを支持するためにサポートテープが必要になる。さ
らに、細線リードや、サポートテープ、ベース等は各材
質の違いかある。従って、材質が異なっても耐性に優れ
たパッケージングか求められている。
〔従来の技術〕
プラスチック封止型IC素子でTAB方式を使用した半
導体装置ではICチップとリードフレーム間の細線リー
ドの振動や歪みから保護するために細線リードを支持す
るサポートテープが必要である。
第3図は従来のプラスチック封止型ICの一例を示す。
30は細線リードであり、31は細線リド30を支持す
るためのサポートテープてあり、32はICチップ、3
3はリードフレームである。
封止はICチップ32に悪影響を及ぼす塵埃、薬品、湿
気や、機械的な破壊から保護するためになされる。
ICチップ32は細線リード30てリードフレーム33
にボンディングされており、サポートテープ31は細線
リード30とリードフレーム33の間にてきる空隙で細
線リード30を支持するために設けられている。
また、第4図は従来のTAB方式プラスチック封止型I
Cの一例の断面図を示す。第3図と同一構成部分には同
一符号を付し、その説明を省略する。40は封止樹脂て
細線リード30やサポートテープ31を封止する。樹脂
封止は樹脂をトランスファーモールドにより注入し、I
Cチップ32表面に密着し、完全に被覆する。
〔発明が解決しようとする課題〕
細線リード30を支持するサポートテープ31の材質は
吸湿性のあるカプトン(ポリイミド膜)であるので、封
止すると封止用の樹脂との接着性か悪く、細線リード 
30が振動して位置ずれや切断を生じることがある。ま
た、サポートテープ31と細線リード30とは膨張率が
異なるために細線リード30がテープの膨張や収縮のた
めに切断されることもあるという問題かある。
さらに封止する樹脂はICチップ32や細線リド30と
の接着性が弱いために、プリント基板等に装着する段階
でパッケージに実装ストレスを与えると、ひび割れを起
こす。
また、第4図中、aはサポートテープ31のエツジ部分
と封止樹脂40との間にてきるひび割れを示す。これは
サポートテープ31に外力が集中するためや温度変化に
よるもので、その場合aのようなエツジ部分にひびが入
りやすい等の問題かあった。
本発明は上記の点に鑑みなされたもので封止用樹脂との
接着性を良くし、リードフレーム33での耐実装ストレ
スを向上させ、細線リード30の振動による切断等、及
びゃパッケージのひび割れを防ぎ、信頼性のある半導体
装置を提供することを目的とする。
〔課題を解決するための手段〕
上記課題は細線リードを支持するサポートテープに複数
個のスルーホールを設け、また、サポートテープの所定
箇所に面取りを施すように構成することにより解決され
る。
〔作用〕
サポートテープにスルーホールを設けることにより樹脂
がスルーホールに注入され、スルーホールが樹脂で固め
られ、接着性が強くなる。また、応力が集中し易いサポ
ートテープのエツジ部分の面取りを施すことによりエツ
ジ部分に集中する応力を分散する。
〔実施例〕
第1図は本発明の第1実施例の平面図を示す。
同図中、第3図と同一部分には同一符号を付し、その説
明を省略する。10はサポートテープ、11はスルーホ
ールである。
サポートテープ10は細線リード30を支持し、細線リ
ード30はICチップ32とリードフレム33をポンデ
ィングしている。
テープ状のリードフレーム33にはIOチ・yプ32、
サポートテープ10か設けられている。細線リード30
はICチップの電極とボンディングされ、ICチップの
電極はパッド上に形成されている。
サポートテープ10のスルーホール11はサポートテー
プ10の全面に任意の配列で複数個設ける。また、これ
によりプラススチック樹脂かサポトテーブIOの上下の
どちらからでも注入することかでき、サポートテープl
Oを挟んて上下に封止樹脂かあるので、封止樹脂に周囲
を固められて細線リード30と共に固定される。
スルーホール11の大きさは例えば50〜60ミクロン
の大きさであっても封止樹脂か注入されるには十分であ
り、また、スルーホール11の数は細線リード30を支
持することかできる強度の範囲で全体的に多く設けた方
が封止樹脂との接着力か強くなる。
第2図は本発明の第2実施例の断面図を示す。
第1図、第3図と同一部分には同一符号を付し、その説
明を省略する。20はサポートテープ10のエツジであ
る。サポートテープ10を断面から見ると上下4カ所の
エツジかあり、そのうち細線リード30を支持していな
いほうの下部の2つのエツジ20の部分に対し、ケミカ
ルエツチングまたはプレスにより面取りを施す。
これにより封止樹脂21を注入したときサポートテープ
のエツジ20との接着面か円弧状であるので、いままで
サポートテープ10のエツジ20に集中していた応力が
分散される。
従って、本発明の実施例でのリードフレーム33におい
て、耐実装ストレスのパッケージクラック性では許容吸
湿時間が2倍以上となる。
〔発明の効果〕
以上のように本発明によればサポートテープにスルーホ
ールを設けることにより封止樹脂かサポートテープのス
ルーホールに注入される。これによりアンカー効果が生
じ、サポートテープの周囲か固められ、接着性か向上し
、細線リートの振動や、膨張、収縮による細線リードの
断線が防止できる。
また、サポートテープのエツジの面取りを行うことによ
りエツジに集中する力か拡散し、ICチップの中部に応
力か集中してもその衝撃か和らげられる。また、実装の
時に膨張・収縮によるひび割れ等が起こり難くなり信頼
性の向上か図れるという特長がある。
第4図は従来のプラスチック封止型ICの断面図である
図において、 IOはサポートテープ、 11はスルーホール、 30は細線リード、 32はICチップ、 33はリードフレーム、 20はエツジ、 40は封止樹脂、 41はパッド を示す。
【図面の簡単な説明】
第1図は本発明の第1実施例の平面図、第2図は本発明
の第2実施例の断面図、第3図は従来のプラスチック封
止型ICの平面図、 本発明の第1実施例の平面図 第 図 本発明の第2実施例の断面図 第 図 従来のプラスチック封止型ICの平面同第 図 従来のプラスチック封止型ICの断面同第 図

Claims (2)

    【特許請求の範囲】
  1. (1)ICをプラスチックにより封止したパッケージで
    テープキャリア方式を使用し、サポートテープ(10)
    で前記ICに設けられた電極と外部とを接続する複数本
    の細線リード(12)を支持する半導体装置において、 前記サポートテープ(10)に複数個のスルーホール(
    11)を設けることを特徴とする半導体装置。
  2. (2)前記サポートテープ(10)の所定箇所に面取り
    を施すことを特徴とする請求項1記載の半導体装置。
JP17587990A 1990-07-03 1990-07-03 半導体装置 Expired - Fee Related JP2815984B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17587990A JP2815984B2 (ja) 1990-07-03 1990-07-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17587990A JP2815984B2 (ja) 1990-07-03 1990-07-03 半導体装置

Publications (2)

Publication Number Publication Date
JPH0463451A true JPH0463451A (ja) 1992-02-28
JP2815984B2 JP2815984B2 (ja) 1998-10-27

Family

ID=16003810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17587990A Expired - Fee Related JP2815984B2 (ja) 1990-07-03 1990-07-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2815984B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0627766A1 (en) * 1993-06-04 1994-12-07 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
US5970320A (en) * 1993-06-04 1999-10-19 Seiko Epson Corporation Process of resin sealing a semiconductor device and lead frame

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0627766A1 (en) * 1993-06-04 1994-12-07 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
US5554885A (en) * 1993-06-04 1996-09-10 Seiko Epson Corporation Semiconductor device including means for dispersing and absorbing tensile forces acting on film tape
US5970320A (en) * 1993-06-04 1999-10-19 Seiko Epson Corporation Process of resin sealing a semiconductor device and lead frame

Also Published As

Publication number Publication date
JP2815984B2 (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3238004B2 (ja) 半導体装置の製造方法
JPS63249345A (ja) フレキシブル搭載基板
JPH0373559A (ja) 半導体装置及びその製造方法
JPH08293524A (ja) 半導体装置およびその製造方法
JPH0329304B2 (ja)
JPH02292836A (ja) Icチップ実装用フィルムキャリア
JPH0463451A (ja) 半導体装置
JPH03125440A (ja) 電子部品
JPH09306934A (ja) チップ型半導体装置の製造方法
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
US5969410A (en) Semiconductor IC device having chip support element and electrodes on the same surface
JP3303825B2 (ja) 半導体装置の製造方法
JPH0685111A (ja) テープキャリア型半導体装置及びその組立方法
JP3069629B2 (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP2555916B2 (ja) フィルムキャリヤ半導体装置
KR20070007607A (ko) 솔더레지스트 댐을 갖는 수지 몰딩형 bga 패키지
JPH0543294B2 (ja)
JPH0366150A (ja) 半導体集積回路装置
JPS6030155A (ja) 混成集積回路モジュ−ル
JPH0786333A (ja) テープキャリアパッケージ
JPH05299569A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置
JPH1032286A (ja) 半導体装置
JPS62291156A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees