JPH04317357A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04317357A JPH04317357A JP8485491A JP8485491A JPH04317357A JP H04317357 A JPH04317357 A JP H04317357A JP 8485491 A JP8485491 A JP 8485491A JP 8485491 A JP8485491 A JP 8485491A JP H04317357 A JPH04317357 A JP H04317357A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- contact hole
- stopper layer
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の製造方法
，特に浅い不純物添加領域へのコンタクトホールの形成
方法に関する。
，特に浅い不純物添加領域へのコンタクトホールの形成
方法に関する。
【０００２】集積回路の微細化に伴い，極めて浅い拡散
層又は浅い接合を有する領域に電極を形成する必要が生
じた。かかる薄い不純物添加領域への電極形成では，不
純物添加領域の表面近傍のダメージが素子特性の劣化を
引き起こす。
層又は浅い接合を有する領域に電極を形成する必要が生
じた。かかる薄い不純物添加領域への電極形成では，不
純物添加領域の表面近傍のダメージが素子特性の劣化を
引き起こす。
【０００３】このため，厚い絶縁酸化膜を貫き下地基板
表面に達するコンタクトホールを，精密にかつ下地基板
の表面に深いダメージを与えることなく形成する方法が
求められている。
表面に達するコンタクトホールを，精密にかつ下地基板
の表面に深いダメージを与えることなく形成する方法が
求められている。
【０００４】
【従来の技術】シリコン基板上の絶縁酸化膜にコンタク
トホールを形成するための穴を穿つ方法として，従来は
反応性イオンエッチングの如き異方性イオンエッチング
が用いられていた。
トホールを形成するための穴を穿つ方法として，従来は
反応性イオンエッチングの如き異方性イオンエッチング
が用いられていた。
【０００５】かかる異方性イオンエッチングは，通常プ
ラズマの形成により生成されたイオンに電界を加えて高
エネルギー粒子とし，これを絶縁酸化膜へ衝突させるこ
とにより異方性を有するエッチングが行われる。
ラズマの形成により生成されたイオンに電界を加えて高
エネルギー粒子とし，これを絶縁酸化膜へ衝突させるこ
とにより異方性を有するエッチングが行われる。
【０００６】従って，エッチング面近傍は高エネルギー
粒子の衝突によるダメージを受けている。さらに，表面
は炭素，弗素等により汚染された層に覆われている。こ
のため，コンタクトホールの底に生ずるダメージ層を除
去するために，シリコン基板の表面数十ｎｍをかかるダ
メージを生ずることのない等方性エッチングにより除去
することが必要とされている。
粒子の衝突によるダメージを受けている。さらに，表面
は炭素，弗素等により汚染された層に覆われている。こ
のため，コンタクトホールの底に生ずるダメージ層を除
去するために，シリコン基板の表面数十ｎｍをかかるダ
メージを生ずることのない等方性エッチングにより除去
することが必要とされている。
【０００７】
【発明が解決しようとする課題】上述の様に，従来のコ
ンタクトホールの形成方法では，コンタクトホールの底
にダメージ層が形成されるために，ダメージ層を除去す
るためシリコン基板の表面を数十ｎｍの深さまでエッチ
ングする必要があった。
ンタクトホールの形成方法では，コンタクトホールの底
にダメージ層が形成されるために，ダメージ層を除去す
るためシリコン基板の表面を数十ｎｍの深さまでエッチ
ングする必要があった。
【０００８】このため，コンタクトをとるため表面に高
不純物濃度層が形成された領域，例えばソース又はドレ
イン領域では，表面の高不純物濃度層がエッチングされ
てなくなり，コンタクト抵抗が大きくなるという欠点が
あった。また，浅い拡散層へのコンタクトでは，拡散層
表面がエッチングされて薄くなりコンタクト面とｐ−ｎ
接合とが接近するため接合リーク電流の増加を招くとい
う問題があった。
不純物濃度層が形成された領域，例えばソース又はドレ
イン領域では，表面の高不純物濃度層がエッチングされ
てなくなり，コンタクト抵抗が大きくなるという欠点が
あった。また，浅い拡散層へのコンタクトでは，拡散層
表面がエッチングされて薄くなりコンタクト面とｐ−ｎ
接合とが接近するため接合リーク電流の増加を招くとい
う問題があった。
【０００９】本発明は，シリコン表面にダメージを導入
することなく絶縁酸化膜を異方性イオンエッチングして
，コンタクトホールを形成する半導体装置の製造方法を
提供することを目的とする。
することなく絶縁酸化膜を異方性イオンエッチングして
，コンタクトホールを形成する半導体装置の製造方法を
提供することを目的とする。
【００１０】
【課題を解決するための手段】図１及び図２は本発明の
実施例工程図であり，コンタクトホールの形成工程を断
面により表している。
実施例工程図であり，コンタクトホールの形成工程を断
面により表している。
【００１１】上述した課題を解決するための本発明の第
一の構成は，図１を参照して，シリコン基板１上に堆積
した絶縁酸化膜１０を異方性イオンエッチングして該基
板１とのコンタクトホール１２を形成する方法において
，該基板１表面と該絶縁酸化膜１０との間に該異方性イ
オンエッチングにおいて酸化膜に対して大きな選択比を
有するストッパ層１１を設ける工程と，該ストッパ層１
１をストッパとして該絶縁酸化膜１０に前記コンタクト
ホール１２となるべき穴を上記異方性イオンエッチング
により穿つ工程と，該穴の底のストッパ層１１を等方性
エッチングにより除去して該コンタクトホール１２を形
成する工程とを有することを特徴として構成され，及び
，第二の構成は，第一の構成の半導体装置の製造方法に
おいて，上記ストッパ層１１は，上記シリコン基板１上
に形成された酸化膜３と，該酸化膜３上に堆積したポリ
シリコン膜７Ａ又は酸化アルミニュウム膜１４とからな
ることを特徴として構成される。
一の構成は，図１を参照して，シリコン基板１上に堆積
した絶縁酸化膜１０を異方性イオンエッチングして該基
板１とのコンタクトホール１２を形成する方法において
，該基板１表面と該絶縁酸化膜１０との間に該異方性イ
オンエッチングにおいて酸化膜に対して大きな選択比を
有するストッパ層１１を設ける工程と，該ストッパ層１
１をストッパとして該絶縁酸化膜１０に前記コンタクト
ホール１２となるべき穴を上記異方性イオンエッチング
により穿つ工程と，該穴の底のストッパ層１１を等方性
エッチングにより除去して該コンタクトホール１２を形
成する工程とを有することを特徴として構成され，及び
，第二の構成は，第一の構成の半導体装置の製造方法に
おいて，上記ストッパ層１１は，上記シリコン基板１上
に形成された酸化膜３と，該酸化膜３上に堆積したポリ
シリコン膜７Ａ又は酸化アルミニュウム膜１４とからな
ることを特徴として構成される。
【００１２】
【作用】本発明では，図１を参照して，絶縁酸化膜１０
のエッチングには異方性イオンエッチングが用いられる
。このため，厚い絶縁酸化膜１０を精密かつ高速に加工
できる。
のエッチングには異方性イオンエッチングが用いられる
。このため，厚い絶縁酸化膜１０を精密かつ高速に加工
できる。
【００１３】他方，異方性イオンエッチングはストッパ
層１１で停止される。このため，異方性イオンエッチン
グに伴い生ずるダメージは，ストッパ層１１内に留まり
下地のシリコン基板１には導入されないのである。
層１１で停止される。このため，異方性イオンエッチン
グに伴い生ずるダメージは，ストッパ層１１内に留まり
下地のシリコン基板１には導入されないのである。
【００１４】さらに，本発明では，ストッパ層１１をド
ライ又はウエット方式の等方性エッチングにより除去し
てシリコン表面を露呈する。この等方性エッチングは，
高エネルギー粒子を利用しないことから露呈したシリコ
ン表面にダメージを導入することがない。従って，従来
の方法の如くコンタクトホール１２形成後にシリコン表
面をエッチングする必要がなく，コンタクト抵抗の増大
及び接合リーク電流の増加を招くことがないのである。
ライ又はウエット方式の等方性エッチングにより除去し
てシリコン表面を露呈する。この等方性エッチングは，
高エネルギー粒子を利用しないことから露呈したシリコ
ン表面にダメージを導入することがない。従って，従来
の方法の如くコンタクトホール１２形成後にシリコン表
面をエッチングする必要がなく，コンタクト抵抗の増大
及び接合リーク電流の増加を招くことがないのである。
【００１５】かかる効果を得るために，ストッパ層１１
は異方性イオンエッチングにおいて絶縁酸化膜１０に対
する選択比が大きく，かつ等方性エッチングにおいてシ
リコンに対するエッチ速度が大きな層とされる。
は異方性イオンエッチングにおいて絶縁酸化膜１０に対
する選択比が大きく，かつ等方性エッチングにおいてシ
リコンに対するエッチ速度が大きな層とされる。
【００１６】このようなストッパ層１１の材料として，
例えばＳｉ３ Ｎ４ 又は各種の金属を用いることがで
きる。さらに２層からなる層，例えば薄い酸化膜３上に
ポリシリコン又はＳｉ３ Ｎ４ の薄膜を形成したもの
をストッパ層１１とすることもできる。このとき，スト
ッパ層１１の除去はポリシリコン又はＳｉ３ Ｎ４ を
エッチングした後に，さらに酸化膜３のエッチングとい
う２段階のエッチングにより行われる。
例えばＳｉ３ Ｎ４ 又は各種の金属を用いることがで
きる。さらに２層からなる層，例えば薄い酸化膜３上に
ポリシリコン又はＳｉ３ Ｎ４ の薄膜を形成したもの
をストッパ層１１とすることもできる。このとき，スト
ッパ層１１の除去はポリシリコン又はＳｉ３ Ｎ４ を
エッチングした後に，さらに酸化膜３のエッチングとい
う２段階のエッチングにより行われる。
【００１７】この２層のストッパ層とすることにより，
異方性エッチングのストッパとしての性質と等方性エッ
チングでシリコンを残して除去される性質とを，異なる
特性をもつ層に格別に分担させることができる。このた
め，ストッパ層１１の絶縁酸化膜１０に対する選択比と
シリコン基板１に対する選択比とを同時に大きくするこ
とが容易になるという効果を奏する。
異方性エッチングのストッパとしての性質と等方性エッ
チングでシリコンを残して除去される性質とを，異なる
特性をもつ層に格別に分担させることができる。このた
め，ストッパ層１１の絶縁酸化膜１０に対する選択比と
シリコン基板１に対する選択比とを同時に大きくするこ
とが容易になるという効果を奏する。
【００１８】なお，ストッパ層１１は絶縁酸化膜１０に
較べ極めて薄くてよく，等方性エッチングによる加工精
度の劣化は通常無視できる範囲にある。
較べ極めて薄くてよく，等方性エッチングによる加工精
度の劣化は通常無視できる範囲にある。
【００１９】
【実施例】本発明を実施例に即して図１を参照して説明
する。先ず，図１（ａ）を参照して，シリコン基板１に
通常のＭＯＳトランジスタ製造工程により，酸化分離帯
２，表面を高濃度としたソース及びドレイン領域４，５
，厚さ８ｎｍのゲート酸化膜３，及びゲート電極６を形
成する。
する。先ず，図１（ａ）を参照して，シリコン基板１に
通常のＭＯＳトランジスタ製造工程により，酸化分離帯
２，表面を高濃度としたソース及びドレイン領域４，５
，厚さ８ｎｍのゲート酸化膜３，及びゲート電極６を形
成する。
【００２０】次いで，図１（ｂ）を参照して，厚さ２０
ｎｍのポリシリコン膜７をＣＶＤ又はスパッタにより堆
積する。次いで，図１（ｃ）を参照して，レジストパタ
ーン８をマスクとしてドライエッチングによりコンタク
トホール１２を形成すべき部分のポリシリコン膜７Ａを
残してポリシリコン膜７を除去し，ポリシリコン膜７Ａ
と酸化膜３とからなるストッパ層１１を形成した後，レ
ジストを除去する。
ｎｍのポリシリコン膜７をＣＶＤ又はスパッタにより堆
積する。次いで，図１（ｃ）を参照して，レジストパタ
ーン８をマスクとしてドライエッチングによりコンタク
トホール１２を形成すべき部分のポリシリコン膜７Ａを
残してポリシリコン膜７を除去し，ポリシリコン膜７Ａ
と酸化膜３とからなるストッパ層１１を形成した後，レ
ジストを除去する。
【００２１】次いで，図１（ｄ）を参照して，リンガラ
スフローにより厚さ６００ｎｍの絶縁酸化膜１０を堆積
し，その上にレジスト９を塗布し，フォトリソグラフに
よりコンタクトホールパターン１２Ａを開口する。
スフローにより厚さ６００ｎｍの絶縁酸化膜１０を堆積
し，その上にレジスト９を塗布し，フォトリソグラフに
よりコンタクトホールパターン１２Ａを開口する。
【００２２】次いで，図１（ｅ）を参照して，ＣＦ４
とＣＨＦ３の混合ガスを用いた平行平板型の反応性イオ
ンエッチングにより，コンタクトホールパターン１２Ａ
がポリシリコン７Ａに達するまで絶縁酸化膜１０を異方
性エッチングする。このとき，ポリシリコン膜７Ａは異
方性エッチングのストッパとして機能する。
とＣＨＦ３の混合ガスを用いた平行平板型の反応性イオ
ンエッチングにより，コンタクトホールパターン１２Ａ
がポリシリコン７Ａに達するまで絶縁酸化膜１０を異方
性エッチングする。このとき，ポリシリコン膜７Ａは異
方性エッチングのストッパとして機能する。
【００２３】次いで，図１（ｆ）を参照して，ポリシリ
コン層７Ａのコンタクトホールパターン１２Ａの底の部
分を，等方性エッチング，例えばＣＦ４ とＯ２ との
混合ガスを用いたイオンエッチング， 或いは弗硝酸を
用いたウエットエッチングにより除去する。
コン層７Ａのコンタクトホールパターン１２Ａの底の部
分を，等方性エッチング，例えばＣＦ４ とＯ２ との
混合ガスを用いたイオンエッチング， 或いは弗硝酸を
用いたウエットエッチングにより除去する。
【００２４】なお，ポリシリコン層７Ａの表面側の一部
を予め異方性イオンエッチングを用いて除去することに
より，等方性エッチングによる加工精度の劣化を少なく
することができる。
を予め異方性イオンエッチングを用いて除去することに
より，等方性エッチングによる加工精度の劣化を少なく
することができる。
【００２５】次いで，図１（ｇ）を参照して，酸化膜３
のコンタクトホールパターン１２Ａの底の部分を，等方
性エッチング，例えばＣＦ４ とＨ２ の混合ガスを用
いた等方性のプラズマエッチング，あるいはバッファ弗
酸によるウエットエッチングにより除去してシリコン表
面を露呈させる。
のコンタクトホールパターン１２Ａの底の部分を，等方
性エッチング，例えばＣＦ４ とＨ２ の混合ガスを用
いた等方性のプラズマエッチング，あるいはバッファ弗
酸によるウエットエッチングにより除去してシリコン表
面を露呈させる。
【００２６】次いで，図１（ｈ）を参照して，レジスト
９を除去した後，配線材料を堆積ししてコンタクトを形
成し，その後配線１３をパターンニングにより形成する
。図２は本発明の他の実施例工程図であり，上記ポリシ
リコン膜７に代えて酸化アルミニュウム膜とした例を表
している。
９を除去した後，配線材料を堆積ししてコンタクトを形
成し，その後配線１３をパターンニングにより形成する
。図２は本発明の他の実施例工程図であり，上記ポリシ
リコン膜７に代えて酸化アルミニュウム膜とした例を表
している。
【００２７】図２（ａ），（ｂ）を参照して，ポリシリ
コン膜７に代え酸化アルミニュウム膜１４をＩＡＤ（Ｉ
ｏｎ−Ａｓｓｉｓｔｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法に
より例えば１０ｎｍの厚さに堆積する。
コン膜７に代え酸化アルミニュウム膜１４をＩＡＤ（Ｉ
ｏｎ−Ａｓｓｉｓｔｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法に
より例えば１０ｎｍの厚さに堆積する。
【００２８】ＩＡＤ法では，酸素イオンを蒸着時に基板
に付与し，酸化アルミニュウム膜の特性を向上できる。 次いで，図２（ｃ），（ｄ）を参照して，ＣＦ４ とＣ
ＨＦ３ の混合ガスを用いた平行平板型の反応性イオン
エッチングにより，絶縁酸化膜１０にコンタクトホール
１２になる穴を明ける。
に付与し，酸化アルミニュウム膜の特性を向上できる。 次いで，図２（ｃ），（ｄ）を参照して，ＣＦ４ とＣ
ＨＦ３ の混合ガスを用いた平行平板型の反応性イオン
エッチングにより，絶縁酸化膜１０にコンタクトホール
１２になる穴を明ける。
【００２９】このエッチングでの選択比は，Ａｌ２ Ｏ
３ 膜：ＳｉＯ２ 膜＝１：２００で非常に大きいから
，精密な断面形状の加工ができる。次いで，上記穴の底
の酸化アルミニュウム膜１４を例えば緩衝弗酸溶液に浸
漬して除去する。
３ 膜：ＳｉＯ２ 膜＝１：２００で非常に大きいから
，精密な断面形状の加工ができる。次いで，上記穴の底
の酸化アルミニュウム膜１４を例えば緩衝弗酸溶液に浸
漬して除去する。
【００３０】次いで，酸化膜３を例えば緩衝弗酸溶液に
浸漬して除去する。このとき，１０ｎｍの酸化アルミニ
ュウム膜１４を除去する間に，絶縁酸化膜１０がエッチ
ングされる量は略２５ｎｍと僅かに過ぎない。従って，
形状の変形を小さくすることができる。
浸漬して除去する。このとき，１０ｎｍの酸化アルミニ
ュウム膜１４を除去する間に，絶縁酸化膜１０がエッチ
ングされる量は略２５ｎｍと僅かに過ぎない。従って，
形状の変形を小さくすることができる。
【００３１】本実施例によれば，酸化アルミニュウムは
ポリシリコンと異なり絶縁物であるから，酸化アルミニ
ュウム膜１４をコンタクト毎に分離する必要がない。こ
のため，図１（ｃ）に示す如きポリシリコン膜７をパタ
ーンニングする工程を省略できるという効果を奏する。
ポリシリコンと異なり絶縁物であるから，酸化アルミニ
ュウム膜１４をコンタクト毎に分離する必要がない。こ
のため，図１（ｃ）に示す如きポリシリコン膜７をパタ
ーンニングする工程を省略できるという効果を奏する。
【００３２】
【発明の効果】本発明によれば，コンタクトホールを絶
縁酸化膜の異方性エッチングを用いて形成しても，シリ
コン表面にダメージ層は形成されず，シリコン表面をエ
ッチングする必要がないので，低コンタクト抵抗かつ低
リーク電流のコンタクトがとれるコンタクトホールを高
精度に形成することができるので，半導体装置の性能向
上に寄与するところが大きい。
縁酸化膜の異方性エッチングを用いて形成しても，シリ
コン表面にダメージ層は形成されず，シリコン表面をエ
ッチングする必要がないので，低コンタクト抵抗かつ低
リーク電流のコンタクトがとれるコンタクトホールを高
精度に形成することができるので，半導体装置の性能向
上に寄与するところが大きい。
【図１】 本発明の実施例工程図
【図２】 本発明の他の実施例工程図
１ 基板
２ 分離帯
３ 酸化膜
４ ドレイン領域
５ ソース領域
６ ゲート
７，７Ａ ポリシリコン膜
８，９ レジスト
１０ 絶縁酸化膜
１１ ストッパ層
１２ コンタクトホール
１２Ａ コンタクトホールパターン
１３ 配線
１４ 酸化アルミニュウム膜
Claims (2)
- 【請求項１】 シリコン基板（１）上に堆積した絶縁
酸化膜（１０）を異方性イオンエッチングして該基板（
１）とのコンタクトホール（１２）を形成する方法にお
いて，該基板（１）表面と該絶縁酸化膜（１０）との間
に該異方性イオンエッチングにおいて酸化膜に対して大
きな選択比を有するストッパ層（１１）を設ける工程と
，該絶縁酸化膜（１０）に前記コンタクトホール（１２
）となるべき穴を該ストッパ層（１１）をストッパとす
る上記異方性イオンエッチングにより穿つ工程と，該穴
の底のストッパ層（１１）を等方性エッチングにより除
去して該コンタクトホール（１２）を形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法
において，上記ストッパ層（１１）は，上記シリコン基
板（１）上に形成された酸化膜（３）と，該酸化膜（３
）上に堆積したポリシリコン膜（７Ａ）又は酸化アルミ
ニュウム膜（１４）とからなることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8485491A JPH04317357A (ja) | 1991-04-17 | 1991-04-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8485491A JPH04317357A (ja) | 1991-04-17 | 1991-04-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04317357A true JPH04317357A (ja) | 1992-11-09 |
Family
ID=13842390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8485491A Withdrawn JPH04317357A (ja) | 1991-04-17 | 1991-04-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04317357A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6134428A (en) * | 1995-11-06 | 2000-10-17 | Seiko Epson Corporation | Wrist mounted communicator |
| US6396144B1 (en) | 1996-12-03 | 2002-05-28 | Seiko Epson Corporation | Mounting structure of semiconductor device, and communication apparatus using the same |
| JP2011018683A (ja) * | 2009-07-07 | 2011-01-27 | Mitsubishi Electric Corp | 薄膜太陽電池およびその製造方法 |
-
1991
- 1991-04-17 JP JP8485491A patent/JPH04317357A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6134428A (en) * | 1995-11-06 | 2000-10-17 | Seiko Epson Corporation | Wrist mounted communicator |
| US6396144B1 (en) | 1996-12-03 | 2002-05-28 | Seiko Epson Corporation | Mounting structure of semiconductor device, and communication apparatus using the same |
| JP2011018683A (ja) * | 2009-07-07 | 2011-01-27 | Mitsubishi Electric Corp | 薄膜太陽電池およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402022B2 (ja) | 半導体装置の製造方法 | |
| US4295924A (en) | Method for providing self-aligned conductor in a V-groove device | |
| JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JPH0135495B2 (ja) | ||
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| KR0140733B1 (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR20000045437A (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100396685B1 (ko) | 반도체소자의배선및그제조방법 | |
| KR0162144B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR0166030B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| KR100785862B1 (ko) | 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법 | |
| KR100653035B1 (ko) | 반도체 소자의 절연막 스페이서 형성 방법 | |
| KR100634267B1 (ko) | 반도체 장치에서 소자 분리 영역의 형성 방법 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH06124944A (ja) | 半導体装置 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| JPH01117342A (ja) | コンタクトホールの形成方法 | |
| KR20010003046A (ko) | 반도체 소자의 자기정합 콘택홀 형성방법 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |