JPH04318959A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04318959A
JPH04318959A JP3085164A JP8516491A JPH04318959A JP H04318959 A JPH04318959 A JP H04318959A JP 3085164 A JP3085164 A JP 3085164A JP 8516491 A JP8516491 A JP 8516491A JP H04318959 A JPH04318959 A JP H04318959A
Authority
JP
Japan
Prior art keywords
sealing resin
leads
lead
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3085164A
Other languages
English (en)
Inventor
Tatsuto Nishihara
達人 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3085164A priority Critical patent/JPH04318959A/ja
Publication of JPH04318959A publication Critical patent/JPH04318959A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に係り、特
に樹脂モールドされるリードフレームの形状に関するも
のである。
【0002】
【従来の技術】図5は従来のリードフレーム上への半導
体チップの実装状態を示す斜視図であり、図6は樹脂封
止後の図5のC−C線による断面図である。これらの図
において、1は半導体チップ、2はこの半導体チップ1
が取り付けられるリード、3,4は前記リード2と直角
に交わる方向のリード、5は前記半導体チップ1とリー
ド2,3,4とを接続する金属細線、6は前記半導体チ
ップ1と金属細線5を外部衝撃から保護するため樹脂封
止が施された封止樹脂、7は前記リード3,4をフォー
ミングしたリードフォーミング部である。リードフレー
ムを構成するリード2,3,4をヒータ(図示せず)で
加熱し、半導体チップ1を金錫半田(図示せず)等によ
りリード2に固着し、次ステーション上で、金等の金属
細線5により半導体チップ1のボンディングパターンと
、各リード2,3,4とを接続する。その後、エポキシ
等の封止樹脂6により、樹脂封止する。封止を終えた半
導体装置のリード2,3,4は、フォーミング加工(リ
ードフォーミング部7)された後、所定の長さに切断さ
れる。この後、回路基板に半導体装置のフォーミング加
工を施し、封止樹脂6下面とほぼ同一の高さとなったリ
ード2,3,4を半田付けして取り付ける。
【0003】
【発明が解決しようとする課題】従来の半導体装置は、
以上のように構成されているので、封止樹脂6より外部
へ取り出されるリード2〜4は図6に示すように、封止
樹脂6の厚みのほぼ中央からとなり、回路基板へ取り付
けるためにはリード2〜4を封止樹脂6下面と同一また
は若干下になるようにフォーミング加工する必要がある
【0004】また、高周波で使用される半導体装置では
、半導体チップ1から回路基板の半田付け部分までの距
離が長くなるため、リード2〜4による損失が大きくな
り、半導体チップ1の性能を十分に引き出すことができ
なくなるなどの問題点があった。
【0005】本発明は、上記のような問題点を解消する
ためになされたもので、リードフレームの形状を変更す
ることにより、半導体チップの性能を最大限に引き出す
ようにした半導体装置を得ることを目的とする。
【0006】
【課題を解決するための手段】本発明に係る半導体装置
は、封止樹脂内に収納されるリード部分をフォーミング
加工し、封止樹脂下面と水平にリードを取り出す構造と
したものである。
【0007】
【作用】本発明における半導体装置は、封止樹脂内部の
リード部分がフォーミング加工されることにより、封止
樹脂下面より水平にリードが取り出せることから、回路
基板へ装着した場合にも、リードによる損失を低く抑え
ることができる。
【0008】
【実施例】以下、本発明の一実施例を図について説明す
る。図1は本発明によるリードフレームを構成するリー
ド上への半導体チップの実装状態を示す斜視図、図2は
、図1のA−A線によるモールド後の断面図を示す。 これらの図において、各部の構成は図5,図6と同じで
あるが、この実施例では、リードフォーミング部7は封
止樹脂6内で加工されており、かつ封止樹脂6の下面と
水平に取り出されている。
【0009】このような構造のリードフレームを使用す
ることにより、封止樹脂6より取り出されるリード2〜
4は、封止樹脂6下面と水平方向となる。これにより、
回路基板への半導体装置の取り付けは、封止樹脂6から
取り出されたリード2〜4の根元で半田付けができ、半
導体チップ1から回路基板の半田付け部分までの距離は
封止樹脂6内部のリードフレームの長さと同等となり、
長さが短縮できる。
【0010】なお、上記実施例では、半導体チップ1を
取り付けるリード2と、他のリード3,4の高さを同一
としたが、図3,図4に示すように、リード2の半導体
チップ1を取り付ける部分を凹状にしてもよい。
【0011】
【発明の効果】以上説明したように、本発明によれば、
封止樹脂からのリードの引き出しは、封止樹脂下面より
水平方向となり、また、半導体チップから回路基板まで
の距離が短縮でき、高周波で使用される半導体装置では
、損失を押えることができ、半導体チップの性能を十分
に引き出せる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例によるリードフレームを示す
斜視図である。
【図2】図1の樹脂封止後のA−A線による断面図であ
る。
【図3】本発明の他の実施例によるリードフレームを示
す斜視図である。
【図4】図3の樹脂封止後のB−B線による断面図であ
る。
【図5】従来のリードフレームを示す斜視図である。
【図6】図5の樹脂封止後のC−C線による断面図であ
る。
【符号の説明】
1  半導体チップ 2  リード 3  リード 4  リード 5  金属細線 6  封止樹脂 7  リードフォーミング部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】リードフレームのリード上に取り付けられ
    た半導体チップを封止樹脂により樹脂封止した半導体装
    置において、前記封止樹脂内に収納されるリード部分を
    フォーミング加工し、このリードを前記封止樹脂下面よ
    り水平に取り出したことを特徴とする半導体装置。
JP3085164A 1991-04-17 1991-04-17 半導体装置 Pending JPH04318959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3085164A JPH04318959A (ja) 1991-04-17 1991-04-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3085164A JPH04318959A (ja) 1991-04-17 1991-04-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH04318959A true JPH04318959A (ja) 1992-11-10

Family

ID=13851023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3085164A Pending JPH04318959A (ja) 1991-04-17 1991-04-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH04318959A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844308A (en) * 1997-08-20 1998-12-01 Cts Corporation Integrated circuit anti-bridging leads design
US5942794A (en) * 1996-10-22 1999-08-24 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942794A (en) * 1996-10-22 1999-08-24 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
US6130115A (en) * 1996-10-22 2000-10-10 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
US5844308A (en) * 1997-08-20 1998-12-01 Cts Corporation Integrated circuit anti-bridging leads design
EP0898309A3 (en) * 1997-08-20 2000-02-09 CTS Corporation An integrated circuit anti-bridging leads design

Similar Documents

Publication Publication Date Title
US5554886A (en) Lead frame and semiconductor package with such lead frame
JPH07273268A (ja) 半導体パッケージ及び半導体パッケージ用リードフレーム
JPH04318959A (ja) 半導体装置
JPS63296252A (ja) 樹脂封止型半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
JPS58130553A (ja) 半導体装置
KR100333386B1 (ko) 칩 스캐일 패키지
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
JP2876846B2 (ja) 樹脂封止型半導体装置
JPS60257159A (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JPS61241954A (ja) 半導体装置
JPH03104141A (ja) 半導体装置
JPH03248454A (ja) 混成集積回路装置
KR200159861Y1 (ko) 반도체 패키지
KR100372117B1 (ko) 다핀형 리드프레임
JPH04206763A (ja) 半導体装置
JPH0199245A (ja) Icパッケージ
JPS5994447A (ja) ガラスシ−ル型半導体装置
KR100451488B1 (ko) 반도체패키지및그제조방법
KR0129196B1 (ko) 별도의 실장용 리드를 갖는 반도체 패키지
JPH062710U (ja) 半導体パッケージ
JPS6151852A (ja) プリント基板およびその製造方法
JPH04159762A (ja) 半導体装置