JPH04320023A - 結晶基板の製造方法 - Google Patents
結晶基板の製造方法Info
- Publication number
- JPH04320023A JPH04320023A JP3086981A JP8698191A JPH04320023A JP H04320023 A JPH04320023 A JP H04320023A JP 3086981 A JP3086981 A JP 3086981A JP 8698191 A JP8698191 A JP 8698191A JP H04320023 A JPH04320023 A JP H04320023A
- Authority
- JP
- Japan
- Prior art keywords
- crystal substrate
- epitaxial layer
- layer
- gaas epitaxial
- distortional stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ，レーザー
ダイオード，発光ダイオード，光ＩＣなどの種々の半導
体素子を形成する場合等に用いられる結晶基板の製造方
法に関するものであり、特に第１の結晶基板上に、その
第１の結晶基板と格子定数および熱膨張係数が異なる第
２の結晶基板をヘテロエピタキシャル成長により形成し
た場合における、前記格子定数および熱膨張係数の差異
に基づく種々の欠陥および格子歪を軽減除去する方法お
よび構造に特徴を有する。
ダイオード，発光ダイオード，光ＩＣなどの種々の半導
体素子を形成する場合等に用いられる結晶基板の製造方
法に関するものであり、特に第１の結晶基板上に、その
第１の結晶基板と格子定数および熱膨張係数が異なる第
２の結晶基板をヘテロエピタキシャル成長により形成し
た場合における、前記格子定数および熱膨張係数の差異
に基づく種々の欠陥および格子歪を軽減除去する方法お
よび構造に特徴を有する。
【０００２】
【従来の技術】近年、例えばＧａＡｓ半導体結晶基板を
形成する際に、安価でより大きな結晶が容易に得られる
Ｓｉ基板上に、ヘテロエピタキシャル成長法によりＧａ
Ａｓ半導体結晶基板を形成する方法が試みられ、またこ
の方法により得られたＧａＡｓ半導体結晶基板を用いて
レーザーダイオードなどの作製が試みられている。
形成する際に、安価でより大きな結晶が容易に得られる
Ｓｉ基板上に、ヘテロエピタキシャル成長法によりＧａ
Ａｓ半導体結晶基板を形成する方法が試みられ、またこ
の方法により得られたＧａＡｓ半導体結晶基板を用いて
レーザーダイオードなどの作製が試みられている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
方法で得られたレーザーダイオードの寿命は、極端に短
いものである。
方法で得られたレーザーダイオードの寿命は、極端に短
いものである。
【０００４】その原因の主たるものは、ＧａＡｓ半導体
結晶とＳｉ半導体結晶基板の格子定数および熱膨張係数
の差異により、ＧａＡｓ半導体結晶基板内に発生した転
位、およびその転位を素子の動作中に活性層に伝搬・増
殖させうる歪応力である。
結晶とＳｉ半導体結晶基板の格子定数および熱膨張係数
の差異により、ＧａＡｓ半導体結晶基板内に発生した転
位、およびその転位を素子の動作中に活性層に伝搬・増
殖させうる歪応力である。
【０００５】本発明は、このエピタキシャル成長層の転
位密度および格子歪をより減少させるものである。
位密度および格子歪をより減少させるものである。
【０００６】
【課題を解決するための手段】上記課題を解決する本発
明の結晶基板の製造方法は、第１の結晶基板上に、その
第１の結晶基板の格子定数及び熱膨張係数と異なる格子
定数及び熱膨張係数を有する第２の結晶基板を形成し、
しかる後に、除去部上を前記第２の結晶基板が橋絡する
ように前記第１と第２の結晶基板の境界面の一部を除去
し、その第２の結晶基板に熱アニールを施した後に、前
記橋絡された第２の結晶基板の一部を削除して、前記第
２の結晶基板の一部が前記第２の結晶基板面より離間し
た状態で対向した結晶基板を得るものである。
明の結晶基板の製造方法は、第１の結晶基板上に、その
第１の結晶基板の格子定数及び熱膨張係数と異なる格子
定数及び熱膨張係数を有する第２の結晶基板を形成し、
しかる後に、除去部上を前記第２の結晶基板が橋絡する
ように前記第１と第２の結晶基板の境界面の一部を除去
し、その第２の結晶基板に熱アニールを施した後に、前
記橋絡された第２の結晶基板の一部を削除して、前記第
２の結晶基板の一部が前記第２の結晶基板面より離間し
た状態で対向した結晶基板を得るものである。
【０００７】
【作用】上記構成の本発明の結晶基板は、第１と第２の
基板の境界面付近に多数存在する転位部分は除去されて
いるので、本発明の結晶基板を用いて構成された半導体
素子の動作を妨げる転位を減少させることができ、かつ
、熱膨張係数差に基づく歪応力も低減されているため、
転位が結晶基板内に増殖・伝搬されることも軽減され、
転位密度が低く歪応力の少ない半導体素子が得られるも
のである。
基板の境界面付近に多数存在する転位部分は除去されて
いるので、本発明の結晶基板を用いて構成された半導体
素子の動作を妨げる転位を減少させることができ、かつ
、熱膨張係数差に基づく歪応力も低減されているため、
転位が結晶基板内に増殖・伝搬されることも軽減され、
転位密度が低く歪応力の少ない半導体素子が得られるも
のである。
【０００８】
【実施例】まず図２に示すように２５０μｍの厚さのＳ
ｉ半導体結晶基板上に、従来公知の２段階成長法を用い
て０．２μｍ厚さのＧａＡｓエピタキシャル層３を形成
した。その上に、ＧａＡｓとの間においてエピタキシャ
ル成長が可能であり、かつＧａＡｓに対して選択エッチ
ングが可能な、例えばＡｌ０．７Ｇａ０．３Ａｓの選択
エッチング層２を０．５μｍ形成した。その選択エッチ
ング層２の上に、第２の結晶基板となるＧａＡｓ半導体
基板層３を２μｍエピタキシャル成長させた。
ｉ半導体結晶基板上に、従来公知の２段階成長法を用い
て０．２μｍ厚さのＧａＡｓエピタキシャル層３を形成
した。その上に、ＧａＡｓとの間においてエピタキシャ
ル成長が可能であり、かつＧａＡｓに対して選択エッチ
ングが可能な、例えばＡｌ０．７Ｇａ０．３Ａｓの選択
エッチング層２を０．５μｍ形成した。その選択エッチ
ング層２の上に、第２の結晶基板となるＧａＡｓ半導体
基板層３を２μｍエピタキシャル成長させた。
【０００９】次に、図３（ａ）に示すように所定の範囲
を残すように前記ＧａＡｓ半導体結晶基板層３の表面よ
りエッチングにより前記選択エッチング層２の達する互
いに対向する切溝４を形成し、しかる後に、その切溝４
を利用し、ＧａＡｓ半導体結晶基板層３内に大きな歪応
力が形成されるような形状を考慮して、ＡｌＧａＡｓ系
選択エッチング液、例えばフッ化水素溶液を用いて、Ａ
ｌ０．７Ｇａ０．３Ａｓ選択エッチング層２のみ一部エ
ッチングにより除去し、図３（ｂ）に図３（ａ）のＡ−
Ａ線における断面図を示すような、前記切溝４，４間の
エッチング層２が除去されて、空間５によってＳｉ半導
体結晶基板１より部分的に離反し、かつ、大きな歪応力
が形成されたＧａＡｓ半導体結晶基板を得た。このよう
な形状で部分的に離反されたＧａＡｓ半導体結晶基板層
内の歪を計算機シミュレーション及びフォトルミネッセ
ンス測定により評価した結果、離反させる以前のＧａＡ
ｓ半導体結晶基板層の歪と比べて同等かまたはそれ以上
歪んでいることがわかった。
を残すように前記ＧａＡｓ半導体結晶基板層３の表面よ
りエッチングにより前記選択エッチング層２の達する互
いに対向する切溝４を形成し、しかる後に、その切溝４
を利用し、ＧａＡｓ半導体結晶基板層３内に大きな歪応
力が形成されるような形状を考慮して、ＡｌＧａＡｓ系
選択エッチング液、例えばフッ化水素溶液を用いて、Ａ
ｌ０．７Ｇａ０．３Ａｓ選択エッチング層２のみ一部エ
ッチングにより除去し、図３（ｂ）に図３（ａ）のＡ−
Ａ線における断面図を示すような、前記切溝４，４間の
エッチング層２が除去されて、空間５によってＳｉ半導
体結晶基板１より部分的に離反し、かつ、大きな歪応力
が形成されたＧａＡｓ半導体結晶基板を得た。このよう
な形状で部分的に離反されたＧａＡｓ半導体結晶基板層
内の歪を計算機シミュレーション及びフォトルミネッセ
ンス測定により評価した結果、離反させる以前のＧａＡ
ｓ半導体結晶基板層の歪と比べて同等かまたはそれ以上
歪んでいることがわかった。
【００１０】その後、部分的に離反されたＧａＡｓ半導
体結晶基板層内の歪を緩和するためにその一部を、図１
（ａ）に平面図、（ｂ）に断面図を示すように前記空間
５の部分において切溝４ａによって前記切溝４，４がつ
ながるように切断削除した。このような片持形状での部
分的に離反されたＧａＡｓ半導体結晶基板内の歪を前記
と同様に計算機シミュレーション及びフォトルミネッセ
ンス測定により評価した結果、離反させる以前のＧａＡ
ｓ半導体結晶基板層内の歪と比べて１桁程度減少してい
ることがわかった。
体結晶基板層内の歪を緩和するためにその一部を、図１
（ａ）に平面図、（ｂ）に断面図を示すように前記空間
５の部分において切溝４ａによって前記切溝４，４がつ
ながるように切断削除した。このような片持形状での部
分的に離反されたＧａＡｓ半導体結晶基板内の歪を前記
と同様に計算機シミュレーション及びフォトルミネッセ
ンス測定により評価した結果、離反させる以前のＧａＡ
ｓ半導体結晶基板層内の歪と比べて１桁程度減少してい
ることがわかった。
【００１１】すなわち、第１の結晶基板であるＳｉ半導
体結晶基板１と、第２の結晶基板であるＧａＡｓ半導体
基板３との境界面付近に多数存在する転位部分は、この
両基板間を離間させることにより除去され、かつ、第２
の結晶基板内には大きな歪応力が存在している。この状
態で熱アニールを施すことにより、境界面付近からの転
位の増殖を受けることなく、転位の移動・結合を増進し
転位を減少させることができる。その後、大きな歪応力
が存在している第２の結晶基板の一部を溝４ａにより削
除してその歪を開放することにより、さらに素子の動作
を妨げる転位を減少させることができ、かつ、熱膨張係
数差に基づく歪応力も低減されているため、転位が結晶
基板内に増殖・伝搬されることも軽減され、転位密度の
低いかつ歪応力の少ない第２の結晶基板が得られるもの
である。
体結晶基板１と、第２の結晶基板であるＧａＡｓ半導体
基板３との境界面付近に多数存在する転位部分は、この
両基板間を離間させることにより除去され、かつ、第２
の結晶基板内には大きな歪応力が存在している。この状
態で熱アニールを施すことにより、境界面付近からの転
位の増殖を受けることなく、転位の移動・結合を増進し
転位を減少させることができる。その後、大きな歪応力
が存在している第２の結晶基板の一部を溝４ａにより削
除してその歪を開放することにより、さらに素子の動作
を妨げる転位を減少させることができ、かつ、熱膨張係
数差に基づく歪応力も低減されているため、転位が結晶
基板内に増殖・伝搬されることも軽減され、転位密度の
低いかつ歪応力の少ない第２の結晶基板が得られるもの
である。
【００１２】この状態で公知の熱サイクルアニールを４
，５回行った。熱サイクルアニール後の転位密度を調べ
るために溶融ＫＯＨによるエッチピットを観察したとこ
ろ、部分的に離反されたＧａＡｓ半導体結晶基板上のエ
ッチピット密度は平均でも１桁以上少なく、部分的には
エッチピットのない領域も存在していることがわかった
。
，５回行った。熱サイクルアニール後の転位密度を調べ
るために溶融ＫＯＨによるエッチピットを観察したとこ
ろ、部分的に離反されたＧａＡｓ半導体結晶基板上のエ
ッチピット密度は平均でも１桁以上少なく、部分的には
エッチピットのない領域も存在していることがわかった
。
【００１３】しかる後に、従来公知の方法によってこの
上にレーザーダイオード等の半導体素子を形成するもの
である。また前記レーザーダイオード等の半導体素子は
境界面の選択エッチング前に形成しておいても良い。
上にレーザーダイオード等の半導体素子を形成するもの
である。また前記レーザーダイオード等の半導体素子は
境界面の選択エッチング前に形成しておいても良い。
【００１４】
【発明の効果】本発明によれば、第１の結晶基板上に、
格子定数および熱膨張係数の異なる第２の結晶基板を形
成した場合においても、転位密度の少ないかつ歪応力の
少ない第２の結晶基板が得られ、その上に高品質の素子
を形成できるものである。
格子定数および熱膨張係数の異なる第２の結晶基板を形
成した場合においても、転位密度の少ないかつ歪応力の
少ない第２の結晶基板が得られ、その上に高品質の素子
を形成できるものである。
【図１】（ａ）は本発明の実施例の結晶基板の製造方法
の一工程における結晶基板の平面図 （ｂ）は図３（ａ）のＢ−Ｂ線における断面図
の一工程における結晶基板の平面図 （ｂ）は図３（ａ）のＢ−Ｂ線における断面図
【図２】
本発明の実施例の結晶基板の製造方法の一工程における
結晶基板の断面図
本発明の実施例の結晶基板の製造方法の一工程における
結晶基板の断面図
【図３】（ａ）は本発明の実施例の結晶基板の製造方法
の一工程における結晶基板の平面図 （ｂ）は図２（ａ）のＡ−Ａ′線における断面図
の一工程における結晶基板の平面図 （ｂ）は図２（ａ）のＡ−Ａ′線における断面図
１ Ｓｉ基板
２ Ａｌ０．７Ｇａ０．３Ａｓ選択エッチング層３
ＧａＡｓエッチング層 ４ エッチング溝部
ＧａＡｓエッチング層 ４ エッチング溝部
Claims (1)
- 【請求項１】第１の結晶基板上に、その第１の結晶基板
の格子定数及び熱膨張係数と異なる格子定数及び熱膨張
係数を有する第２の結晶基板を形成し、しかる後に、除
去部上を前記第２の結晶基板が橋絡するように前記第１
と第２の結晶基板の境界面の一部を除去し、その第２の
結晶基板に熱アニールを施した後に、前記橋絡された第
２の結晶基板の一部を削除して、前記第２の結晶基板の
一部が前記第２の結晶基板面より離間した状態で対向し
た結晶基板を得ることを特徴とする結晶基板の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3086981A JPH04320023A (ja) | 1991-04-18 | 1991-04-18 | 結晶基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3086981A JPH04320023A (ja) | 1991-04-18 | 1991-04-18 | 結晶基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04320023A true JPH04320023A (ja) | 1992-11-10 |
Family
ID=13902050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3086981A Pending JPH04320023A (ja) | 1991-04-18 | 1991-04-18 | 結晶基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04320023A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091632A (ja) * | 1998-09-14 | 2000-03-31 | Hewlett Packard Co <Hp> | 応力緩和された積層構造を形成する方法 |
-
1991
- 1991-04-18 JP JP3086981A patent/JPH04320023A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091632A (ja) * | 1998-09-14 | 2000-03-31 | Hewlett Packard Co <Hp> | 応力緩和された積層構造を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6146457A (en) | Thermal mismatch compensation to produce free standing substrates by epitaxial deposition | |
| KR100442105B1 (ko) | 소이형 기판 형성 방법 | |
| KR20060126968A (ko) | 격자 조절 반도체 기판의 형성 방법 | |
| KR100747710B1 (ko) | 스트레인드 실리콘층을 갖는 웨이퍼 구조를 제조하는 방법및 이 방법의 중간 생성물 | |
| JPH10135140A (ja) | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 | |
| KR101236213B1 (ko) | 질화갈륨 기판을 형성하기 위한 프로세스 | |
| JP2001102668A (ja) | 半導体基板の製造方法 | |
| US7393763B2 (en) | Manufacturing method of monocrystalline gallium nitride localized substrate | |
| JPH04320023A (ja) | 結晶基板の製造方法 | |
| KR101933778B1 (ko) | 질화 갈륨 기판의 제조 방법 | |
| JP3150373B2 (ja) | 結晶基板の製造方法 | |
| JP2938607B2 (ja) | 発光素子 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| US12057312B2 (en) | Semiconductor structure manufacturing methods and semiconductor structures | |
| JP2938608B2 (ja) | 発光素子 | |
| KR100454907B1 (ko) | 질화물 반도체 기판 및 그의 제조 방법 | |
| KR20050029735A (ko) | 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법 | |
| JP2706592B2 (ja) | 結晶基板の製造方法 | |
| JPH03255608A (ja) | 結晶基板およびその製造方法 | |
| JPH0963951A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| KR20040036381A (ko) | 질화갈륨 기판 제조방법 | |
| JPH0521901A (ja) | 半導体レーザの作製方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JP2691667B2 (ja) | 光半導体素子およびその製造方法 | |
| JPH11162885A (ja) | 半導体素子の製造方法 |