JPH0521901A - 半導体レーザの作製方法 - Google Patents
半導体レーザの作製方法Info
- Publication number
- JPH0521901A JPH0521901A JP19870391A JP19870391A JPH0521901A JP H0521901 A JPH0521901 A JP H0521901A JP 19870391 A JP19870391 A JP 19870391A JP 19870391 A JP19870391 A JP 19870391A JP H0521901 A JPH0521901 A JP H0521901A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- semiconductor
- mask
- laser
- pit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000003776 cleavage reaction Methods 0.000 claims abstract description 25
- 230000007017 scission Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000010791 quenching Methods 0.000 claims abstract description 4
- 230000000171 quenching effect Effects 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000000206 photolithography Methods 0.000 abstract description 3
- 239000012141 concentrate Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 31
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、光・電子集積回路上に、劈開面を
共振器端面に持つ高性能の半導体レーザを作製でき、か
つ半導体レーザアレイの作製を可能とする半導体レーザ
の作製方法を提供する。 【構成】 半導体基板１を絶縁体マスク２で覆い、半導
体レーザを形成したい場所だけ、フォトリソグラフィー
によりマスクを除去する。その際、レーザのキャビティ
長（イ）に相当する部分にピット（ハ）を残しておく。
次にマスクを除去した部分の基板上に半導体膜３を選択
成長させた後、急冷する。このとき、マスク２から半導
体膜３に向かってピット（ハ）が存在しているので、そ
の部分に応力集中が発生し、半導体膜は劈開６を起こ
す。このあと半導体レーザのアレイ化を行なうために
は、劈開した共振器面の隣接劈開面を異方性エッチング
し、４５°ミラー面８を形成する。上記方法によれば、
フォトリソグラフィーを用いることができるので、半導
体レーザの共振器長をサブミクロンオーダの正確さで劈
開させることが可能となる。
共振器端面に持つ高性能の半導体レーザを作製でき、か
つ半導体レーザアレイの作製を可能とする半導体レーザ
の作製方法を提供する。 【構成】 半導体基板１を絶縁体マスク２で覆い、半導
体レーザを形成したい場所だけ、フォトリソグラフィー
によりマスクを除去する。その際、レーザのキャビティ
長（イ）に相当する部分にピット（ハ）を残しておく。
次にマスクを除去した部分の基板上に半導体膜３を選択
成長させた後、急冷する。このとき、マスク２から半導
体膜３に向かってピット（ハ）が存在しているので、そ
の部分に応力集中が発生し、半導体膜は劈開６を起こ
す。このあと半導体レーザのアレイ化を行なうために
は、劈開した共振器面の隣接劈開面を異方性エッチング
し、４５°ミラー面８を形成する。上記方法によれば、
フォトリソグラフィーを用いることができるので、半導
体レーザの共振器長をサブミクロンオーダの正確さで劈
開させることが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザの作製方
法の改良に関する。
法の改良に関する。
【０００２】
【従来の技術】光・電子集積回路（ＯＥＩＣ）は同一基
板上に光スイッチ、分合波器、受発光器などの光素子と
受光用増幅回路、発光器用駆動回路、識別回路などの電
子回路を集積化したもので、光による信号伝送処理機能
と電子による高速性を備えた素子である。特にシリコン
基板上にＧａＡｓなどの発光材料をエピタキシャル成長
させ、Ｓｉ電子回路と光素子とを集積化する試みは重要
であり、活発に研究が行なわれている。
板上に光スイッチ、分合波器、受発光器などの光素子と
受光用増幅回路、発光器用駆動回路、識別回路などの電
子回路を集積化したもので、光による信号伝送処理機能
と電子による高速性を備えた素子である。特にシリコン
基板上にＧａＡｓなどの発光材料をエピタキシャル成長
させ、Ｓｉ電子回路と光素子とを集積化する試みは重要
であり、活発に研究が行なわれている。
【０００３】ＯＥＩＣを製作するにあたって問題となる
のは、発光素子の中核をなす半導体レーザの共振器を形
成するための鏡面端面化が、従来は劈開端面を利用して
いることにある。この方法は基板まで劈開することにな
り、ＯＥＩＣは電子回路の集積化に対して長さの制限を
受けることとなる。このことは重要な欠点であり、基板
上の任意の位置に鏡面端面を作製できる技術が必要であ
る。
のは、発光素子の中核をなす半導体レーザの共振器を形
成するための鏡面端面化が、従来は劈開端面を利用して
いることにある。この方法は基板まで劈開することにな
り、ＯＥＩＣは電子回路の集積化に対して長さの制限を
受けることとなる。このことは重要な欠点であり、基板
上の任意の位置に鏡面端面を作製できる技術が必要であ
る。
【０００４】
【発明が解決しようとする課題】ＯＥＩＣ上での鏡面端
面形成法としては、化学エッチングやドライエッチング
による方法が主流である。しかし、原子単位で面の揃っ
た鏡面が得られる劈開法と比べ、エッチング法は精度の
点で劣り、また端面損傷の問題があり、信頼性の点で不
明な点が多い。また、レーザ光をエピタキシャル膜面か
ら垂直あるいは所定の方向に取り出すことで、ＯＥＩＣ
上で半導体レーザの２次元アレイが可能となるが、共振
器形成のため基板ごと劈開してしまうと、アレイ化は不
可能である。
面形成法としては、化学エッチングやドライエッチング
による方法が主流である。しかし、原子単位で面の揃っ
た鏡面が得られる劈開法と比べ、エッチング法は精度の
点で劣り、また端面損傷の問題があり、信頼性の点で不
明な点が多い。また、レーザ光をエピタキシャル膜面か
ら垂直あるいは所定の方向に取り出すことで、ＯＥＩＣ
上で半導体レーザの２次元アレイが可能となるが、共振
器形成のため基板ごと劈開してしまうと、アレイ化は不
可能である。
【０００５】エピタキシャル膜面に垂直にレーザを形成
した面発光レーザやエッチング法でモノリシックに形成
した４５°ミラーでエピタキシャル膜面から垂直に取り
出す方法が提案されている。この場合レーザ共振器の端
面は９０°に鏡面エッチングを行ない、反射用ミラー面
は４５°異方性エッチングを行なうことになり、プロセ
スが複雑となる。また、空間配置やレーザ光減衰を考慮
すると、共振器から出力されるレーザ光は最短距離でミ
ラー反射しなければならないが、エッチング法では９０
°鏡面エッチングと４５°エッチングは別プロセスで行
なわねばならず、レーザ共振器とミラー面との間隔は大
きくならざるを得ない。
した面発光レーザやエッチング法でモノリシックに形成
した４５°ミラーでエピタキシャル膜面から垂直に取り
出す方法が提案されている。この場合レーザ共振器の端
面は９０°に鏡面エッチングを行ない、反射用ミラー面
は４５°異方性エッチングを行なうことになり、プロセ
スが複雑となる。また、空間配置やレーザ光減衰を考慮
すると、共振器から出力されるレーザ光は最短距離でミ
ラー反射しなければならないが、エッチング法では９０
°鏡面エッチングと４５°エッチングは別プロセスで行
なわねばならず、レーザ共振器とミラー面との間隔は大
きくならざるを得ない。
【０００６】
【発明の目的】本発明は、ＯＥＩＣ上に劈開面を共振器
端面に持つ高性能の半導体レーザを作製でき、かつ半導
体レーザアレイの作製が可能となる半導体レーザの作製
方法を提供することを目的とする。
端面に持つ高性能の半導体レーザを作製でき、かつ半導
体レーザアレイの作製が可能となる半導体レーザの作製
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本願の第１発明による半
導体レーザの作製方法は、半導体基板に選択成長用のマ
スクを形成する工程と、レーザのキャビティ長に相当す
る部分にピットを残し、選択成長させたい部分の前記マ
スクを除去する工程と、前記マスクを除去した部分の基
板上に半導体膜を選択成長させる工程と、前記半導体膜
成長後に急冷し、前記ピット部分の半導体膜に劈開を形
成する工程とを含むことを要旨としている。
導体レーザの作製方法は、半導体基板に選択成長用のマ
スクを形成する工程と、レーザのキャビティ長に相当す
る部分にピットを残し、選択成長させたい部分の前記マ
スクを除去する工程と、前記マスクを除去した部分の基
板上に半導体膜を選択成長させる工程と、前記半導体膜
成長後に急冷し、前記ピット部分の半導体膜に劈開を形
成する工程とを含むことを要旨としている。
【０００８】本願の第２発明による半導体レーザの作製
方法は、半導体基板に選択成長用のマスクを形成する工
程と、レーザのキャビティ長に相当する部分にピットを
残し、選択成長させたい部分の前記マスクを除去する工
程と、前記マスクを除去した部分の基板上に半導体膜を
選択成長させる工程と、前記半導体膜上にレジストを形
成して必要な領域に不純物拡散させる工程と、前記不純
物を活性化し、拡散層を形成する工程と、前記拡散層形
成後に急冷し、前記ピット部分の前記半導体膜に劈開を
形成する工程とを含むことを要旨としている。
方法は、半導体基板に選択成長用のマスクを形成する工
程と、レーザのキャビティ長に相当する部分にピットを
残し、選択成長させたい部分の前記マスクを除去する工
程と、前記マスクを除去した部分の基板上に半導体膜を
選択成長させる工程と、前記半導体膜上にレジストを形
成して必要な領域に不純物拡散させる工程と、前記不純
物を活性化し、拡散層を形成する工程と、前記拡散層形
成後に急冷し、前記ピット部分の前記半導体膜に劈開を
形成する工程とを含むことを要旨としている。
【０００９】
【作用】上記半導体レーザの作製方法によれば、マスク
から半導体膜に向かってピットが突出して存在している
ので、半導体膜成長後の急冷により、応力集中がこの部
分に発生することになり、半導体膜はピット位置で劈開
を起こし、共振器の鏡面端面となる。
から半導体膜に向かってピットが突出して存在している
ので、半導体膜成長後の急冷により、応力集中がこの部
分に発生することになり、半導体膜はピット位置で劈開
を起こし、共振器の鏡面端面となる。
【００１０】
【実施例】図１〜図２に、本発明の一実施例を示す。本
実施例は、シリコン基板上にＡｌＧａＡｓ／ＧａＡｓ／
ＡｌＧａＡｓ半導体レーザアレイを作製した例である。
図１の１Ａ〜６Ａ、１Ｂ〜８Ｂは半導体レーザのプロセ
ス工程図であって、１Ａ〜６Ａはキャビティに垂直方向
の断面図、１Ｂ〜８Ｂはキャビティに平行方向の断面図
である。また１Ｃはピット部分の斜視図、２Ｃ、４Ｃは
劈開部分の変化を示す平面図である。
実施例は、シリコン基板上にＡｌＧａＡｓ／ＧａＡｓ／
ＡｌＧａＡｓ半導体レーザアレイを作製した例である。
図１の１Ａ〜６Ａ、１Ｂ〜８Ｂは半導体レーザのプロセ
ス工程図であって、１Ａ〜６Ａはキャビティに垂直方向
の断面図、１Ｂ〜８Ｂはキャビティに平行方向の断面図
である。また１Ｃはピット部分の斜視図、２Ｃ、４Ｃは
劈開部分の変化を示す平面図である。
【００１１】１Ａ−１Ｂ：シリコン基板１上にＳｉＯ2
絶縁膜による選択成長用のマスク２を形成する。
絶縁膜による選択成長用のマスク２を形成する。
【００１２】２Ａ−２Ｂ：選択成長させたい部分だけ、
フォトリソグラフィーによって窓明けを行ない、マスク
を除去する。その際、完成時のレーザのキャビティ長
（イ）に相当する部分、つまり劈開を起こしたい位置
（ロ）に、１Ｃに示すような突起形ピット（ハ）を残す
ようにする。なお、ミラー部分を、後から異方性エッチ
ングにて作製する場合は、それに必要な結晶方向を選
ぶ。
フォトリソグラフィーによって窓明けを行ない、マスク
を除去する。その際、完成時のレーザのキャビティ長
（イ）に相当する部分、つまり劈開を起こしたい位置
（ロ）に、１Ｃに示すような突起形ピット（ハ）を残す
ようにする。なお、ミラー部分を、後から異方性エッチ
ングにて作製する場合は、それに必要な結晶方向を選
ぶ。
【００１３】３Ａ−３Ｂ：減圧ＭＯＣＶＤ法を用いた１
段階成長法（６００〜７００℃）により、窓明け基板上
にＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ半導体膜３を
ヘテロエピタキシャル成長させた。なお、後記する拡散
層を設ける必要のないときは、成長後急冷することによ
り、ピットが存在する部分に応力集中が発生し、半導体
膜に劈開が起こる。拡散層を作るときは劈開しない程度
に徐冷する。
段階成長法（６００〜７００℃）により、窓明け基板上
にＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ半導体膜３を
ヘテロエピタキシャル成長させた。なお、後記する拡散
層を設ける必要のないときは、成長後急冷することによ
り、ピットが存在する部分に応力集中が発生し、半導体
膜に劈開が起こる。拡散層を作るときは劈開しない程度
に徐冷する。
【００１４】４Ａ−４Ｂ：インプラのマスク用レジスト
４を形成して、必要な領域にＺｎ不純物５を拡散させ
る。
４を形成して、必要な領域にＺｎ不純物５を拡散させ
る。
【００１５】５Ａ−５Ｂ：レジストを除去した後、ＲＴ
Ａ（Rapid Thermal Annealing）等により、不純物を活
性化する。
Ａ（Rapid Thermal Annealing）等により、不純物を活
性化する。
【００１６】６Ａ−６Ｂ：不純物拡散層の熱処理終了後
に急冷すると、前記ピット部分の半導体膜に劈開６が起
こる。ここで、劈開部分のプロセス時の変化を２Ｃ−４
Ｃに示す。
に急冷すると、前記ピット部分の半導体膜に劈開６が起
こる。ここで、劈開部分のプロセス時の変化を２Ｃ−４
Ｃに示す。
【００１７】２Ｃ：半導体膜成長中のピット（ハ）近傍
の状態を示しており、選択成長が起こっている。
の状態を示しており、選択成長が起こっている。
【００１８】３Ｃ：降温途中のピット近傍の状態を示し
ており、ピットの先端から半導体膜へ劈開面に沿う劈開
が起こる。
ており、ピットの先端から半導体膜へ劈開面に沿う劈開
が起こる。
【００１９】４Ｃ：室温まで下がったときのピット近傍
の状態を示しており、熱膨張係数と歪のために劈開面が
広がり、隙間（ニ）ができる。
の状態を示しており、熱膨張係数と歪のために劈開面が
広がり、隙間（ニ）ができる。
【００２０】７Ｂ：次に、ミラー領域を異方性エッチン
グするために、異方性エッチングする一部の領域以外を
レジスト７で覆う。この時、減圧下でのレジスト塗布法
等を用いて、劈開部分にもレジストが入り込む条件を用
いる。
グするために、異方性エッチングする一部の領域以外を
レジスト７で覆う。この時、減圧下でのレジスト塗布法
等を用いて、劈開部分にもレジストが入り込む条件を用
いる。
【００２１】８Ｂ：レーザ光を基板面に対して垂直に取
り出すときには、ミラー部分を４５°面が出る条件で異
方性エッチングを行ない、ミラー面８を形成する。その
後、レジストを除去し、適当な方法を用いて金属配線層
を作製する。
り出すときには、ミラー部分を４５°面が出る条件で異
方性エッチングを行ない、ミラー面８を形成する。その
後、レジストを除去し、適当な方法を用いて金属配線層
を作製する。
【００２２】上記プロセスを用いて作製した半導体レー
ザの構造を図２に示す。同図中、Ｌ1は発振（共振）部
分、Ｌ2はミラー部分、９は共振面、３ａはＧａＡｓ発
光層、３ｂはｐ−ＡｌＧａＡｓクラッド層、１０は基板
に対して直角方向に取り出されたレーザ光を示す。な
お、前記プロセス工程の図１の２Ｃ〜４Ｃは図２の２点
鎖線Ｒで囲んだ部分を示している。
ザの構造を図２に示す。同図中、Ｌ1は発振（共振）部
分、Ｌ2はミラー部分、９は共振面、３ａはＧａＡｓ発
光層、３ｂはｐ−ＡｌＧａＡｓクラッド層、１０は基板
に対して直角方向に取り出されたレーザ光を示す。な
お、前記プロセス工程の図１の２Ｃ〜４Ｃは図２の２点
鎖線Ｒで囲んだ部分を示している。
【００２３】
【発明の効果】通常、半導体レーザの共振器長は２００
〜３００μ程度であるが、従来の劈開法では正確に最適
共振器長に劈開することが難しいが、本発明方法によれ
ば、フォトリソグラフィーを用いることができるので、
サブミクロンオーダーの正確さで劈開させることが可能
となる。
〜３００μ程度であるが、従来の劈開法では正確に最適
共振器長に劈開することが難しいが、本発明方法によれ
ば、フォトリソグラフィーを用いることができるので、
サブミクロンオーダーの正確さで劈開させることが可能
となる。
【００２４】また、半導体レーザのアレイ化を行なうた
めには、劈開した共振器面の隣接劈開面を異方性エッチ
ングし、４５°ミラー面を形成することにより、最小空
間配置でエピタキシャル膜と垂直にレーザ光を取り出す
ことができる。
めには、劈開した共振器面の隣接劈開面を異方性エッチ
ングし、４５°ミラー面を形成することにより、最小空
間配置でエピタキシャル膜と垂直にレーザ光を取り出す
ことができる。
【００２５】いずれも、選択成長技術を駆使すること
で、共振器端面は原子単位で面を揃えられる劈開法で鏡
面を得ることができ、レーザ光の垂直取り出しは異方性
エッチングのみで行なえるので、高性能の半導体レーザ
およびそのアレイを高密度で容易に作製することができ
る。
で、共振器端面は原子単位で面を揃えられる劈開法で鏡
面を得ることができ、レーザ光の垂直取り出しは異方性
エッチングのみで行なえるので、高性能の半導体レーザ
およびそのアレイを高密度で容易に作製することができ
る。
【００２６】レーザ光の取り出し方向は基板に垂直方向
に限らず、ミラー面の異方性エッチングの方向を変える
ことにより、選択できる。
に限らず、ミラー面の異方性エッチングの方向を変える
ことにより、選択できる。
【００２７】また、本発明方法は、シリコン基板上への
III−Ｖ族化合物半導体の選択成長法に限らずに、II−V
IおよびIII−Ｖ族化合物半導体、および上へのII−VIお
よびIII−Ｖ族化合物半導体の選択成長法においても、
ホモエピタキシャル成長、ヘテロエピタキャル成長に限
定されずに応用できる。
III−Ｖ族化合物半導体の選択成長法に限らずに、II−V
IおよびIII−Ｖ族化合物半導体、および上へのII−VIお
よびIII−Ｖ族化合物半導体の選択成長法においても、
ホモエピタキシャル成長、ヘテロエピタキャル成長に限
定されずに応用できる。
【図１】本発明の一実施例を示すプロセス工程図であっ
て、１Ａ〜６Ａはレーザのキャビティに垂直方向の断面
図、１Ｂ〜８Ｂはレーザのキャビティに平行方向の断面
図、１Ｃはピット部分の斜視図、２Ｃ〜４Ｃはプロセス
時の劈開部分の変化を示す平面図である。
て、１Ａ〜６Ａはレーザのキャビティに垂直方向の断面
図、１Ｂ〜８Ｂはレーザのキャビティに平行方向の断面
図、１Ｃはピット部分の斜視図、２Ｃ〜４Ｃはプロセス
時の劈開部分の変化を示す平面図である。
【図２】本発明方法により作製した半導体レーザの構造
斜視図である。
斜視図である。
１ 半導体基板
２ マスク
３ 半導体膜
４ レジスト
５ 不純物拡散層
６ 劈開
７ レジスト
８ ミラー面
イ キャビティ長
ロ 劈開位置
ハ ピット
ニ 隙間
Ｌ1 発振部分
Ｌ2 ミラー部分
９ 共振面
３ａ ＧａＡｓ発光層
３ｂ ｐ−ＡｌＧａＡｓクラッド層
Claims (3)
- 【請求項１】 半導体基板に選択成長用のマスクを形成
する工程と、レーザのキャビティ長に相当する部分にピ
ットを残し、選択成長させたい部分の前記マスクを除去
する工程と、前記マスクを除去した部分の基板上に半導
体膜を選択成長させる工程と、前記半導体膜成長後に急
冷し、前記ピット部分の半導体膜に劈開を形成する工程
とを含むことを特徴とする半導体レーザの作製方法。 - 【請求項２】 半導体基板に選択成長用のマスクを形成
する工程と、レーザのキャビティ長に相当する部分にピ
ットを残し、選択成長させたい部分の前記マスクを除去
する工程と、前記マスクを除去した部分の基板上に半導
体膜を選択成長させる工程と、前記半導体膜上にレジス
トを形成して必要な領域に不純物拡散させる工程と、前
記不純物を活性化し、拡散層を形成する工程と、前記拡
散層形成後に急冷し、前記ピット部分の前記半導体膜に
劈開を形成する工程とを含むことを特徴とする半導体レ
ーザの作製方法。 - 【請求項３】 前記半導体膜上の所定部分および前記所
定部分の劈開側面にレジストを形成し、異方性エッチン
グを行なう工程を含む請求項２に記載の半導体レーザの
作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19870391A JPH0521901A (ja) | 1991-07-11 | 1991-07-11 | 半導体レーザの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19870391A JPH0521901A (ja) | 1991-07-11 | 1991-07-11 | 半導体レーザの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521901A true JPH0521901A (ja) | 1993-01-29 |
Family
ID=16395621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19870391A Pending JPH0521901A (ja) | 1991-07-11 | 1991-07-11 | 半導体レーザの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521901A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160080304A (ko) | 2014-12-26 | 2016-07-08 | 주식회사 포스코 | 심가공 특성이 우수한 듀플렉스 스테인리스강 |
| JPWO2023008458A1 (ja) * | 2021-07-30 | 2023-02-02 |
-
1991
- 1991-07-11 JP JP19870391A patent/JPH0521901A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160080304A (ko) | 2014-12-26 | 2016-07-08 | 주식회사 포스코 | 심가공 특성이 우수한 듀플렉스 스테인리스강 |
| JPWO2023008458A1 (ja) * | 2021-07-30 | 2023-02-02 | ||
| JP2025081489A (ja) * | 2021-07-30 | 2025-05-27 | 京セラ株式会社 | 半導体基板、半導体デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5882988A (en) | Semiconductor chip-making without scribing | |
| US4163953A (en) | Double heterostructure laser for direct coupling to an optical fiber | |
| EP0573724A1 (en) | Full-wafer processing of laser diodes with cleaved facets | |
| US4940672A (en) | Method of making monolithic integrated III-V type laser devices and silicon devices on silicon | |
| KR20080100921A (ko) | 반도체 발광 소자의 제조방법 | |
| JPH10135140A (ja) | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 | |
| JPH0521901A (ja) | 半導体レーザの作製方法 | |
| JP3474917B2 (ja) | 半導体装置の製造方法 | |
| JPH08111563A (ja) | 半導体レーザーの作製方法及びチップ | |
| JPH0552676B2 (ja) | ||
| US4439268A (en) | Orientation of INP substrate wafers | |
| JP2706592B2 (ja) | 結晶基板の製造方法 | |
| JP2845551B2 (ja) | 結晶基板およびその製造方法 | |
| JP3150373B2 (ja) | 結晶基板の製造方法 | |
| US5365537A (en) | Method of producing a semiconductor laser | |
| KR100425680B1 (ko) | 질화물 반도체 박막 형성방법 | |
| JP3175688B2 (ja) | 光接続装置およびその製造方法 | |
| KR100771599B1 (ko) | 질화물 반도체 박막의 성장 방법 | |
| JP2691667B2 (ja) | 光半導体素子およびその製造方法 | |
| JPH04320023A (ja) | 結晶基板の製造方法 | |
| JPH09129552A (ja) | 半導体基板の製造方法 | |
| JP2862018B2 (ja) | 半導体基板 | |
| JP2690769B2 (ja) | 化合物半導体基板の製造方法 | |
| KR0141254B1 (ko) | 반도체 레이저장치의 제조방법 | |
| JPH02153568A (ja) | 光・電子集積回路の製造方法 |