JPH04320036A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特に高信頼度化，高電流駆動能力化に好適
な絶縁ゲート型（以下ＭＩＳ型と略す）電界効果トラン
ジスタを有する半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】ＭＩＳ型電界効果トランジスタの高信頼
度化には、ドレイン構造の改良による素子内部の電界を
緩和するのが有効である。

【０００３】従来ＭＩＳ型電界効果トランジスタの高信
頼度化構造としては、例えば特開昭５４−４４４８２　
号において論じられているような低濃度ドレイン構造、
いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａ
ｉｎ）構造、あるいは特開昭５４−４４４８２　号にお
いて論じられているような上記ＬＤＤ構造の改良型とし
てそのサイドウォールスペーサを高誘電率の絶縁体にし
たもの（以後、高誘電体と略す）があげられる。このう
ち後者を図２に示す。１がシリコン基板、２が高不純物
濃度のソース，ドレイン拡散層（以後、高濃度拡散層と
略す）、３が低不純物濃度のソース，ドレイン拡散層（
以後、低濃度拡散層と略す）、４がゲート絶縁膜、５が
ゲート電極、そして６が高誘電率の絶縁膜からなるサイ
ドウォールスペーサである。

【０００４】

【発明が解決しようとする課題】上記従来技術において
、前者ＬＤＤ構造の低濃度拡散層３は、素子内部電界を
緩和しトランジスタの長期的動作信頼性を向上させるが
、トランジスタに直列に接続された抵抗として働き電流
駆動能力の低下を招く。また、このＬＤＤ構造でもゲー
ト長が０．５μｍ　以下になってくると従来電源電圧５
Ｖで使用するのは困難になってきている。

【０００５】これに対して図２のような高誘電体スペー
サ６付きＬＤＤ構造は上記ＬＤＤ構造よりも高信頼度化
と共に高電流駆動能力化が期待できる。一般にＬＤＤ構
造の低濃度拡散層とゲート電極側壁との間にゲート絶縁
膜よりも十分に大きな誘電率の絶縁体があると、この低
濃度拡散層はゲート電極のフリンジ電界により、通常の
トランジスタのチャネル部分と同様に大きな電界効果を
受ける。このため、スペーサ材料の誘電率が十分に大き
ければ、従来ＬＤＤ構造よりも高信頼度のトランジスタ
が得られることが予想される。ところがＬＤＤ構造の場
合、実際の信頼度はその電界緩和能力に応じた向上を示
していない。これはＬＤＤ構造固有のホットキャリア効
果が生じるためである。

【０００６】これをシリコン基板に形成された通常のｎ
チャネルＬＤＤ構造ＭＯＳトランジスタの場合を例に図
３（ａ）を用いて説明する。なお本図はドレイン近傍の
みを拡大したものである。それは、スペーサ８中に注入
されたホットキャリアがドレイン側のスペーサ８中ある
いは低濃度拡散層との界面で捕獲され、低濃度拡散層の
抵抗を増大させるもので、スペーサ材料やその形成方法
に大きく依存する現象である。通常ＬＤＤ構造はこれに
より高信頼度化が制限されている。図中の１０がスペー
サ中に捕獲された電子を示す。同様に高誘電体スペーサ
を用いる場合には、フリンジ電界が大きいため上記効果
は一層強くなる。例えば、スペーサとしてシリコン窒化
膜を用いた場合、シリコン窒化膜はシリコン酸化膜より
も誘電率が約２倍と大きいためフリンジ電界は多少大き
くなるが、膜中及び界面でのトラップが非常に多い。こ
のため、ホットキャリア注入による電子捕獲が顕著に起
こり特性変動が著しく、電界緩和効果が打ち消されてし
まうという問題があった。さらに、シリコン窒化膜では
スペーサ下部のシリコン酸化膜を薄膜化するとキャリア
が注入されやすくなるため、ある程度厚膜化する必要が
あり、これはフリンジによる電界効果を弱めてしまうと
いう問題もあった。

【０００７】また、高誘電体スペーサを形成する場合、
最大電界のかかるスペーサのコーナー部にウィークスポ
ット、あるいはクラック等の欠陥があるとゲート電極と
低濃度拡散層間の絶縁耐圧が低下するという問題もあっ
た。

【０００８】つまり上記従来技術は、信頼性を大きく左
右するところの高誘電体スペーサの材料、形状、そして
形成方法等について何ら配慮がなされていなかった。

【０００９】本発明の目的は０．５μｍ　プロセス以降
の基本デバイスとして、容易なプロセスで形成でき、上
記制限を受けずに高信頼度高電流駆動能力を共に有する
ＭＩＳ型電界効果トランジスタを提供することにある。

【００１０】

【課題を解決するための手段】上記目的は、ソース，ド
レインが上記ＬＤＤ構造を有しかつその低濃度拡散層上
部ゲート電極側壁近傍に高誘電体例えばタンタル酸化膜
のサイドウォールスペーサを設け、かつそのスペーサと
低濃度拡散層間に良好な界面特性を有するトンネル性の
薄膜絶縁膜を設けることにより達成される。

【００１１】また、上記別の目的はＬＤＤ構造のサイド
ウォールスペーサ形成工程において、ゲート電極形成後
スペーサ用高誘電体からなる薄膜を一端被膜し、続いて
乾燥した酸化性雰囲気中で熱処理によりその高誘電体膜
と低濃度拡散層間に熱酸化薄膜を形成し、その後所望の
厚さの高誘電体を再度被膜し異方性ドライエッチングに
よりゲート電極側壁にサイドウォールスペーサを形成す
る工程を含めることにより達成される。

【００１２】

【作用】上記手段において、ゲート電極側壁に高誘電体
からなるサイドウォールスペーサを設けることにより、
低濃度拡散層上に大きなフリンジ電界を与えることがで
き、素子内部電界を緩和できる。これは、ホットキャリ
アの発生量自体を大幅に減少させる。

【００１３】これを図４を用いてさらに詳細に説明する
。この図はＬＤＤ構造におけるチャネル方向電界最大値
のスペーサ材料の誘電率依存性を計算機シミュレーショ
ンしたものである。誘電率はゲート絶縁膜材料（この場
合シリコン酸化膜）の誘電率に対する比で示し、この値
が１の場合スペーサとゲート絶縁膜は同一材料で通常Ｌ
ＤＤ構造となる。この結果、スペーサ材料の誘電率を大
きくしてゆくと、その比が３以上において内部電界が急
激に低下することがわかった。つまり、高誘電体膜の誘
電率は、ゲート絶縁膜材料の３倍以上あることが望まし
く、２倍（例えばシリコン窒化膜）以下ではその効果は
小さいことを示している。

【００１４】さらにこの高誘電体サイドウォールスペー
サと低濃度拡散層との間に界面特性の良好な薄膜絶縁膜
を設けることにより、ＬＤＤ固有のホットキャリア劣化
現象を避けることができ、ＬＤＤ構造が持つ本来の電界
緩和効果に応じた信頼度を向上させることができる。こ
れを、図３（ｂ）で説明する。ホットキャリアがスペー
サ６中へ注入されてもキャリアはこの薄膜絶縁膜７を容
易にトンネルするため、薄膜絶縁膜中や他の膜との界面
で捕獲されることがない。そして注入されたキャリアは
ゲート電極５からのフリンジ電界に引き寄せられ電極内
に注入される。このため、ＬＤＤ固有の劣化現象はほと
んど生じない。この薄膜絶縁膜７としては、例えばシリ
コン酸化膜であるならば４ｎｍ以下であることが望まし
い。ただし、膜界面及び膜質が重要であるため、シリコ
ン酸化膜ならば熱酸化法で形成された膜が良い。

【００１５】また、このとき高誘電体スペーサ６材料自
身の膜質も重要となる。膜中にトラップが多いと上記効
果は打ち消されてしまう。従って、スペーサ用の高誘電
体材料は膜中にトラップの少ない良質の材料でなければ
ならない。これには酸化タンタル，酸化チタン，酸化ハ
フニウム，酸化ネオビウム及び酸化ジルコニウムからな
る群から選ばれた材料であることが望ましい。

【００１６】故に、高誘電体スペーサ材料の誘電率がゲ
ート絶縁膜材料の３倍以上有り、かつその高誘電体スペ
ーサと低濃度拡散層間に良質のトンネル性薄膜絶縁膜が
有ることにより、電界緩和効果に応じた動作信頼性を得
ることができる。

【００１７】また、上記手段において、サイドウォール
スペーサ形成方法を上記手段で形成することにより、ゲ
ートとソース／ドレイン間の絶縁耐圧を向上させること
ができる。これを、図３（ｃ）を用いて説明する。予め
薄い高誘電体薄膜１３を被膜し続いて乾燥した酸化性雰
囲気中での熱処理によりその高誘電体膜と低濃度拡散層
間に熱酸化薄膜７を形成すると、高誘電体膜中に他より
膜厚の薄い領域いわゆるウィークスポットがある場合、
その部分での熱酸化膜は逆に他の部分より厚くなる。こ
れにより、耐圧等の信頼性が向上する。また、低濃度層
と高誘電体膜との間に後から熱酸化膜を形成するため、
界面特性の優れたスペーサを形成できる。なお、上記熱
処理が行われる雰囲気は、水蒸気含有量が約１０００ｐ
ｐｍ　以下であることが望ましい。雰囲気中の水蒸気量
が多いと欠陥部以外の部分にも厚い酸化膜が形成されて
しまうが、１０００ｐｐｍ　以下にすれば好ましい結果
を得ることができる。

【００１８】

【実施例】〔実施例１〕以下に本発明の第一の実施例を
、図１を用いて説明する。図１は本発明をｎチャネルＭ
ＯＳ型電界効果トランジスタに適用した結果について示
したものである。高誘電体サイドウォールスペーサ６と
しては、タンタル酸化膜（Ｔａ２Ｏ５）を用い、スペー
サ下部の薄膜絶縁膜７としては熱酸化法で形成した二酸
化シリコン膜を用いた。このときスペーサ幅は約０．１
５μｍ　、二酸化シリコン膜厚は約３ｎｍであった。ま
た、ゲート絶縁膜４は二酸化シリコン膜で約１５ｎｍ、
ｎ型の低濃度拡散層２の表面不純物濃度は約１×１０１
８／ｃｍ３　であった。タンタル酸化膜の誘電率は二酸
化シリコン膜の約７倍と大きいため、電界緩和効果は図
４のごとく十分に大きい。

【００１９】この結果、サイドウォールスペーサも二酸
化シリコンからなる通常のＬＤＤ構造のＭＯＳ型電界効
果トランジスタに比べると、信頼性の指標であるホット
キャリア耐圧（伝達コンダクタンスＧｍが１０年で１０
％変動するドレイン電圧で定義）がゲートフリンジ電界
の上昇とＬＤＤ固有のホットキャリア劣化現象の低減に
より約２Ｖ向上させることができた。さらに、本実施例
では高濃度拡散層３がサイドウォールスペーサ下部にま
で延在しているため、電流駆動能力も通常のＬＤＤ構造
に比べて約１５％向上させることができた。

【００２０】なお、上記はｎチャネルについての実施例
であったが、ｐチャネルにおいても導電型を逆にするこ
とにより同様の電界緩和効果を得ることができる。また
、高誘電体材料としてはタンタル酸化膜に限る必要はな
い。また、ゲート電極材料についても金属、金属とシリ
コンとの多層膜等いずれでも良く、ゲート酸化膜材料も
別の高誘電体膜でも良い。特に、今後シリコン酸化膜厚
がその薄膜化限界に近づきつつあるため、他の高誘電体
（シリコン窒化膜，タンタル酸化膜等）が用いられるこ
とが考えられるが、そのときスペーサ材料も高誘電体に
変更した方が良好な特性を得ることができる。さらに、
高濃度拡散層３は高誘電体サイドウォールスペーサの下
部まで達していなくても良い。この場合、電流駆動能力
向上は小さいものの、電界緩和効果等信頼性の向上は同
等である。これは、上記スペーサを形成したあと高濃度
拡散層３を形成する間に、第二のスペーサ等を形成した
場合にあてはまる。つまり、高誘電体膜は低濃度層上部
の一部分、特にゲート電極近傍にあればよい。また高誘
電体膜はサイドウォールスペーサに限るものではなく、
上記位置にあるならば層間絶縁膜の一部でも良い。 特に後者は、被膜特性いわゆるカバレージの悪い高誘電
体材料の場合に好適となる。

【００２１】〔実施例２〕次に本発明の第二の実施例を
、図５，６を用いて説明する。図５は本発明の代表的な
構造としてｎチャネルＭＯＳ型電界効果トランジスタを
形成する製造工程の概略を示した図である。高誘電体膜
としては、タンタル酸化膜を用いた場合について説明す
る。

【００２２】図５（ａ）は、ｐ型１０Ω−ｃｍのシリコ
ン基板１上に素子分離領域形成後、二酸化シリコンから
なるゲート絶縁膜４，多結晶シリコンからなるゲート電
極５、そして燐のイオン打ち込みとその後の熱処理でｎ
型の低濃度拡散層２を形成した後の断面図を示したもの
である。ここでゲート絶縁膜４は８〜１５ｎｍであり、
上記燐のドーズ量は１〜２×１０１３／ｃｍ２である。 また、低濃度拡散層２上の二酸化シリコン膜は、ゲート
電極用の多結晶シリコン膜を加工後除去してある。

【００２３】次に図５（ｂ）の如く、高誘電体膜として
第１のタンタル酸化膜の薄膜１３を５〜１０ｎｍ被膜す
る。続いて（ｃ）の如く酸化性雰囲気中で熱処理するこ
とにより、タンタル酸化膜とシリコン基板の界面に二酸
化シリコンの薄膜１５が３〜４ｎｍ形成される。このと
きタンタル酸化膜中に薄い部分があると、そこは他の部
分より二酸化シリコン膜が厚く成長する。このためこの
部分がゲート電極端にできたとしても絶縁耐圧が低下す
ることはない。

【００２４】さらに図５（ｄ）の如く、第２のタンタル
酸化膜１４を１００〜１５０ｎｍ被膜する。このとき、
第１と第２のタンタル酸化膜厚さの合計が所望のサイド
ウォールスペーサの長さとなるように調整する。続いて
、タンタル酸化膜１３，１４を異方性ドライエッチング
で被膜した膜厚分加工する。この結果、（ｅ）の如くゲ
ート電極５側壁に主にタンタル酸化膜からなるサイドウ
ォールスペーサを形成できる。このとき、サイドウォー
ルスペーサの幅は１００〜１５０ｎｍであった。最後に
（ｆ）の如くイオン打ち込み時の保護膜として二酸化シ
リコンの薄膜１６を１０ｎｍ程度被膜し、砒素を２〜５
×１０１５／ｃｍ２　ドープし高濃度拡散層３を形成す
る。

【００２５】以上により、従来ＬＤＤ構造形成プロセス
をほとんど変更することなく自己整合的に、高誘電体サ
イドウォールスペーサを有するＬＤＤ構造を形成できる
。この結果、ゲート、ドレイン間の絶縁耐圧を低下させ
ることなく、ＬＤＤ固有のホットキャリア現象の生じに
くい高信頼度構造を形成できた。また、本実施例でも高
濃度拡散層３が高誘電体サイドウォールスペーサの下部
に達しているため、電流駆動能力も大きく向上した。 また、本実施例ではトンネル性の薄膜絶縁膜が、サイド
ウォールスペーサ下部だけでなくスペーサとゲート電極
間にも存在している。スペーサ中へ注入されたホットキ
ャリアが速やかにゲート電極へ流れるためには、ゲート
電極側の絶縁膜はない方が良い。たとえ形成されたとし
ても本実施例の如くキャリアが十分にトンネルできる厚
さであることが望ましい。

【００２６】また、本実施例では、図５（ａ）の如くゲ
ート電極加工後に低濃度拡散層２上の二酸化シリコン膜
をも除去している。このとき、この除去方法によっては
シリコン基板へのダメージが懸念される。この場合、ゲ
ート電極加工後に低濃度拡散層２上の二酸化シリコン膜
１７を完全には除去せず、図６（ａ）の如く３〜５ｎｍ
程度残すと良い。さらに膜厚の制御は、十分に希釈した
弗酸等によるウェットエッチングで２〜３ｎｍとすれば
良い。その後は、図６（ｂ）（ｃ）の如く、第１のタン
タル酸化膜１３を被膜し、続いて酸化性雰囲気中で熱処
理することにより、タンタル酸化膜と二酸化シリコン膜
との間に二酸化シリコン１５を新たに１〜２ｎｍ形成す
る。後は、図５と同様に第２のタンタル酸化膜１４を所
望の厚さ被膜して、サイドウォールスペーサを形成し、
ＬＤＤ構造にする。

【００２７】これにより、図５の実施例よりもシリコン
基板と二酸化シリコン膜との界面の特性が良好なサイド
ウォールスペーサを形成できる。ただし、この場合スペ
ーサ下部の二酸化シリコン膜１５の厚さが余り厚くなら
ないようにするする必要がある。注入されたホットキャ
リアが十分トンネルするためには４ｎｍ以下であること
が望ましい。

【００２８】〔実施例３〕次に、図７，８，９を用いて
本発明の第３の実施例を説明する。まず図７に示した実
施例は、第１の実施例において、そのソース，ドレイン
等を３次元的に配置することにより、トランジスタの占
有面積の縮小化、及び高性能化を図ったものである。

【００２９】まず、図７（ａ）は、図５（ｆ）において
そのソース，ドレインを単結晶シリコンの選択エピタキ
シャル成長、あるいは多結晶シリコンの選択成長で積層
化したものである。本実施例では、高濃度拡散層３１は
積層部にのみ形成して低濃度拡散層の長さを立体的に稼
いでいるため、トランジスタの占有面積を拡大すること
なく信頼度を一層向上させることができた。特に、サイ
ドウォールスペーサ６が高誘電体であるため、積層部の
低濃度拡散層３０にも十分なフリンジ電界が印加される
。従って、電流駆動能力の低下はわずかであった。

【００３０】また、図７（ｂ）は、（ａ）においてさら
にサイドウォールスペーサの形状を変えたものである。 図７（ａ）は低濃度拡散層の長さを積層部で確保できる
ため、スペーサの幅を縮小できることになる。ところが
（ａ）の積層部の低濃度拡散層３０とゲート電極５との
距離が小さくなると、高濃度拡散層３１端での電界集中
が見えてくるため信頼度の向上には限界が生じる。この
ため、（ｂ）の如くスペーサの形状を斜めに形成した。 これにより、高濃度拡散層３１端への電界効果が徐々に
及ぶようになるため（ａ）に比べて信頼度を大きく向上
できた。つまりフリンジ電界の影響は高濃度拡散層に近
づくほど、ゆるやかに減少するように設計するのが良い
。

【００３１】さらに、図７（ｃ）は（ａ）とは逆にゲー
ト電極３６をシリコン基板内に埋め込むことにより、ソ
ース，ドレインを立体化したものである。本実施例は（
ａ）と同様に低濃度拡散層２の長さ等を確保したままト
ランジスタの占有面積を縮小化できる。

【００３２】図７（ｄ）は、ソース，ドレインを積層化
する場合の別の実施例を示したものである。本実施例は
図７（ａ）において、さらに素子分離領域の形成法を変
えたもので、厚いシリコン酸化膜３７にシリコン基板の
窓を加工したものである。従来ＭＯＳ型電界効果トラン
ジスタが用いられるＭＯＳプロセスでは、素子分離領域
形成法として局所酸化法（ＬＯＣＯＳ，Ｌｏｃａｌ　Ｏ
ｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）が用いられ
ている。しかし、局所酸化法ではバーズビークの存在に
より分離領域幅をあまり縮小化できない。これに対して
本実施例の如く、ソース／ドレインの積層化を応用する
ならば、これにより平坦化が可能なため本実施例の如く
単に厚い絶縁膜に窓をあけたもので良い。これにより素
子分離領域幅を低減できる。

【００３３】また、図８に示した図は、本発明を薄膜Ｓ
ＯＩ（Ｓｉｌｉｃｏｎｏｎ　Ｉｎｓｕｌａｔｅｒ）のＭ
ＯＳ型電界効果トランジスタに適用した実施例である。 本実施例では、シリコンの基板３９を１００ｎｍ以下に
してあり、図中の３８は厚いシリコン酸化膜である。こ
のシリコン基板は公知の方法で短結晶化した。この結果
、第１の実施例と同じ信頼度と電流駆動能力の向上の他
に、新たに薄膜化効果が生じた。これはトランジスタの
シリコン基板内に中性領域がなくなり、完全に空乏化す
ることによるもので、短チャネル効果の緩和、サブスレ
ッショルド特性の改善等が起こるものである。（ａ）が
その代表的な実施例であり、（ｂ）はさらに図６（ａ）
と同様にソース，ドレインを積層化したものである。特
に後者（ｂ）は、薄膜ＳＯＩ素子を用いる場合トランジ
スタ部以外のシリコン薄膜は大きな抵抗となるため、こ
の寄生抵抗低減化に非常に有効となる。なお、通常のＳ
ＯＩのシリコン基板は単結晶であるが、多結晶でも良い
。特に後者は、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ
Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）メモリセルの負荷トラン
ジスタとして基板上のトランジスタの上部に容易に積層
化できるため有効となる。

【００３４】〔実施例４〕次に、図９を用いて本発明の
他の実施例を説明する。まず図９（ａ）は本発明の高誘
電体サイドウォールスペーサをシングルドレイン構造に
適用したものである。将来のＭＯＳ型電界効果トランジ
スタは低電源電圧下で用いられることが予想される。こ
のとき設定電圧によっては信頼度に対する余裕が拡大す
るため、ＬＤＤ構造等の高信頼度構造を用いる必要がな
い場合が考えられる。このとき、問題となるのは短チャ
ネル効果低減と電流駆動能力向上である。

【００３５】図９（ａ）はこれをｐチャネルＭＯＳ型電
界効果トランジスタで実現したものである。図中の６が
タンタル酸化膜からなるサイドウォールスペーサ、１５
が二酸化シリコンからなる薄膜絶縁膜、そして４０が硼
素による高濃度拡散層である。この高濃度拡散層はサイ
ドウォールスペーサ形成後のイオン打込みとその後の熱
処理で形成した。これにより、スペーサ長分硼素の拡散
端がゲート電極端よりも離れるため実効チャネル長を大
きくすることができた。また、スペーサ端から大きな拡
散層を形成する場合、ゲート電極端近傍では高濃度拡散
層の不純物濃度が低下し、通常は抵抗が高くなる。とこ
ろが本実施例では、スペーサに高誘電体を用いてゲート
電極からのフリンジ電界を増加させているため、その拡
散層表面も充分に蓄積状態となり、抵抗を大きく低減で
きた。本実施例はｐチャネルであったがｎチャネルにお
いても燐を用いた場合に同様の効果が得られた。特に、
ＣＭＯＳプロセスを考えるとｎ，ｐチャネルでスペーサ
長を変えることが困難なため、ｎチャネルで砒素を用い
るよりも、ｎ，ｐチャネルで拡散係数の似た燐と硼素を
用いるのが好ましい。また、本実施例では、高濃度拡散
層がゲート電極端からはずれても、基板表面に大きな電
界効果がおよぶため電流の低下は小さい。これにより、
スペーサ長のばらつきに対するプロセス裕度が大きくな
る。

【００３６】また、図９（ｂ）に示した構造は、（ａ）
の実施例において高濃度拡散層を斜めイオン打込みで形
成したものである。これにより接合深さを基板内部方向
よりも横方向に伸ばすことができるため、上記実施例よ
りも短チャネル効果をより抑制することができた。電流
駆動能力は、フリンジ電界効果が大きいため（ａ）とほ
とんど変わらなかった。

【００３７】以上、本実施例の如くソース／ドレイン内
に不純物濃度が低い領域があるとき、そこに及ぼすゲー
ト電極からの電界効果の大きさを増加させることができ
る。従って、本発明はトランジスタの電流駆動能力向上
に好適となる。

【００３８】〔実施例５〕最後に第５の実施例を図１０
，１１を用いて説明する。図１０は本発明をＤＲＡＭ（
Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍ
ｏｒｙ）メモリセルに、そして図１１はＳＲＡＭメモリ
セルに応用した例である。

【００３９】図１０は、ＤＲＡＭメモリセルの断面図を
示したものである。ＤＲＡＭでは、メモリセル面積の縮
小化に対して情報蓄積容量を確保するために、容量部を
三次元的に立体化することが試みられている。本実施例
では、その一つとして積層容量型メモリセル（ＳＴＣ，
Ｓｔａｃｋｅｄ　Ｃａｐａｃｉｔｏｒ　Ｃｅｌｌ）を示
す。図中の５１が情報蓄積電極、５２がその対抗電極、
５３が容量部薄膜絶縁膜、５６がビット線用金属配線、
そして５４が層間絶縁膜である。本発明の高誘電体から
なるサイドウォールスペーサ６をメモリセル内の電荷転
送用トランジスタに適用すると、ゲート電極からの電界
は低濃度拡散層２だけでなく、積層容量部の蓄積電極５
１にも及ぶ。従って情報蓄積電荷量を大きく増大させる
ことができる。このとき、容量増大は情報蓄積部だけが
良く、情報読みだしのビット線５５，５６の寄生容量は
増大しない方が良い。 このため、転送用トランジスタのサイドウォールスペー
サは、情報蓄積部に本発明の構造を、そしてビット線側
はシリコン酸化膜等にするのが好ましい。

【００４０】また、図１１（ａ）は高抵抗型ＳＲＡＭメ
モリセルの平面レイアウト図で、（ｂ）がメモリセルの
回路図、そして（ｃ）がメモリセルのレイアウト図にお
けるＡ−Ｂの断面図を示したものである。なお、レイア
ウト図では基板のアクティブなトランジスタ領域６０と
ゲート電極層６１を主に示し、上層部の高抵抗部、配線
は省いてある。その他図中の６２が基板の拡散層とゲー
ト電極を直接接続するコンタクト孔、６３が基板拡散層
と配線層を接続するコンタクト孔である。また、６４が
負荷の多結晶シリコンからなる高抵抗、６５，６６はそ
の接続配線部である。

【００４１】ＳＲＡＭメモリセルの課題は、占有面積の
低減のほかにソフトエラー耐性の向上が上げられる。後
者は、（ｂ）でＮ１，Ｎ２に相当する情報蓄積ノードに
通常容量を形成して対処している。このため、本発明の
トランジスタをメモリセル内の転送トランジスタＱＴ　
、及び駆動トランジスタＱＤに適用することにより、寄
生容量を増大させることができるため、特に容量形成工
程は必要としない。

【００４２】また、ＳＲＡＭメモリセルでは動作の安定
化のために、駆動トランジスタＱＤ　の転送トランジス
タＱＴ　に対する電流駆動能力比が２．５　〜３以上必
要とされている。これを通常は両トランジスタのゲート
幅を両トランジスタで変えることにより確保している。 このため、特に駆動トランジスタのゲート幅が大きくな
る。そこで、本発明のサイドウォールスペーサを駆動ト
ランジスタのみに適用し、転送トランジスタはゲート絶
縁膜と同じ二酸化シリコンにすると、ゲート幅を大きく
せずに電流駆動能力比を確保でき、占有面積の低減化を
実現できる。つまりトランジスタによってサイドウォー
ルスペーサの材料を変えると良い。これは、特に転送ト
ランジスタと駆動トランジスタを別々の層で形成する場
合に好適となる。この場合、ゲート絶縁膜厚さ等他のパ
ラメータも変更でき、かつ両トランジスタ間隔をより小
さくできるため、占有面積低減化の効果は非常に大きい
。

【００４３】

【発明の効果】本発明によれば、０．５μｍ　以下のレ
ベルにおいても容易な形成方法で、高信頼度、高電流駆
動能力を有するＭＩＳ型電界効果トランジスタを形成で
きるため、将来のＵＬＳＩにおいても、高速動作する半
導体装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の断面図である。

【図２】従来例の断面図である。

【図３】従来技術の課題と本発明の効果を示した図であ
る。

【図４】高誘電隊スペーサによる電界緩和効果を示した
図である。

【図５】第２の実施例を形成する工程図である。

【図６】第２の実施例を形成する別の工程図である。

【図７】ソース／ドレインを三次元的に形成した構造に
応用した例である。

【図８】薄膜ＳＯＩ構造に応用した例である。

【図９】第４の実施例の断面図である。

【図１０】ＤＲＡＭメモリセルに応用した例である。

【図１１】ＳＲＡＭメモリセルに応用した例である。

【符号の説明】

１…シリコン基板、２…低濃度拡散層、３，４０…高濃
度拡散層、４…ゲート絶縁膜、５…ゲート電極、６…高
誘電体からなるサイドウォーリスペーサ、７…トンネル
性薄膜絶縁膜、８…二酸化シリコンからなるサイドウォ
ーリスペーサ、１２…ウィークスポット、１３，１４，
３４…タンタル酸化膜、１５，１６，１７…二酸化シリ
コンの薄膜。

Claims (19)

【特許請求の範囲】
1. 【請求項１】半導体基板に設けられたソース領域とドレ
   イン領域とその間に形成されたチャネルと、該チャネル
   に電界効果を及ぼすゲート電極とをもつ絶縁ゲート型電
   界効果トランジスタを有する半導体装置において、該ト
   ランジタのソース、ドレインの少なくとも一方が、ゲー
   ト電極から離れた高濃度不純物領域と、該高濃度不純物
   領域に接し該ゲート電極直下に延在する低濃度不純物領
   域を有し、かつ該ゲート電極下にはない該低濃度不純物
   領域にゲート電極のフリンジ電界効果を十分及ぼすこと
   ができるように高誘電率絶縁体がゲート電極側壁近傍の
   該低濃度不純物領域上に存在し、さらに該高誘電率絶縁
   体と該低濃度不純物領域間にトンネル性薄膜の第二の絶
   縁体のあることを特徴とする半導体装置。
2. 【請求項２】上記高誘電率の絶縁体が、ゲート電極側壁
   に形成されたサイドウォールスペーサの一部であること
   を特徴とする請求項１記載の半導体装置。
3. 【請求項３】上記高誘電率の絶縁体の誘電率が、該ゲー
   ト絶縁膜材料の誘電率の３倍以上であることを特徴とす
   る請求項１記載の半導体装置。
4. 【請求項４】上記高誘電率の絶縁体が、酸化タンタル，
   酸化チタン，酸化ハフニウム，酸化ネオビウム及び酸化
   ジルコニウムからなる群から選ばれた材料であることを
   特徴とする請求項３記載の半導体装置。
5. 【請求項５】上記トンネル性薄膜の第二の絶縁体が、膜
   厚４ナノメートル以下のシリコン酸化膜であることを特
   徴とする請求項１記載の半導体装置。
6. 【請求項６】上記高誘電率の絶縁体とゲート電極の間に
   、トンネル性薄膜の第三の絶縁体があることを特徴とす
   る請求項１記載の半導体装置。
7. 【請求項７】上記半導体基板の厚さが、０．１　マイク
   ロメートル以下であることを特徴とする請求項１記載の
   半導体装置。
8. 【請求項８】上記半導体基板が、多結晶シリコンの薄膜
   からなることを特徴とする請求項７記載の半導体装置。
9. 【請求項９】上記半導体装置のソース，ドレインの少な
   くとも一方が、半導体基板に積層されてなることを特徴
   とする請求項１記載の半導体装置。
10. 【請求項１０】上記ソース，ドレイン高濃度不純物領域
    の少なくともドレインが、半導体基板内になく積層部に
    のみに存在することを特徴とする請求項９記載の半導体
    装置。
11. 【請求項１１】上記絶縁ゲート型電界効果トランジスタ
    を有する半導体装置を形成する方法において、該トラン
    ジスタのゲート電極を形成後、該低濃度不純物領域を形
    成する工程と、続いて全面に高誘電率の絶縁体からなる
    薄膜を被膜する工程と、続いて乾燥した酸化性雰囲気中
    での熱処理で熱酸化薄膜を形成する工程と、再び高誘電
    率の絶縁膜を被膜する工程と、さらに続いて異方性エッ
    チングにより該ゲート電極側壁に上記絶縁膜を残す工程
    と、その後該高濃度不純物領域を形成する工程とを具備
    することを特徴とする請求項１記載の半導体装置の製造
    方法。
12. 【請求項１２】上記酸化性雰囲気中の水蒸気含有量が１
    ０００ｐｐｍ　以下であることを特徴とする請求項１１
    記載の半導体装置の製造方法。
13. 【請求項１３】急峻な段差部に形成されたサイドウォー
    ルにおいて、該材料が高誘電率の絶縁体からなり、かつ
    該サイドウォールの周囲の一部に別の薄膜絶縁膜のある
    ことを特徴とする半導体装置。
14. 【請求項１４】半導体基板に設けられたソース領域とド
    レイン領域とその間に形成されたチャネルと、該チャネ
    ルに電界効果を及ぼすゲート電極とをもつ絶縁ゲート型
    電界効果トランジスタを有する半導体装置において、該
    トランジスタのゲート電極近傍に高誘電率の絶縁体から
    なり、かつ該絶縁体周囲の一部に別の薄膜絶縁膜のある
    サイドウォールスペーサを有し、かつ該トランジタのゲ
    ート電極近傍でゲート直下にないソース，ドレインの一
    部に低濃度の不純物領域があることを特徴とする半導体
    装置。
15. 【請求項１５】上記トランジスタのソース，ドレインの
    少なくとも一方が、該ゲートから離れたところから拡散
    形成された高濃度不純物領域であることを特徴とする請
    求項１４記載の半導体装置。
16. 【請求項１６】上記半導体装置を形成する方法において
    、該トランジスタの高濃度不純物領域を、斜めイオン打
    込みにより形成することを特徴とする請求項１５記載の
    半導体装置の製造方法。
17. 【請求項１７】上記トランジスタが、ダイナミック型ラ
    ンダムアクセスメモリのメモリセル内のトランジスタで
    あることを特徴とする請求項１及び１４記載の半導体装
    置。
18. 【請求項１８】上記トランジスタが、スタティック型ラ
    ンダムアクセスメモリのメモリセル内のトランジスタで
    あることを特徴とする請求項１及び１４記載の半導体装
    置。
19. 【請求項１９】上記トランジスタが、メモリセル内の駆
    動トランジスタであることを特徴とする請求項１８記載
    の半導体装置。