JPH04320050A

JPH04320050A - 半導体装置およびその製造方法

Info

Publication number: JPH04320050A
Application number: JP8654491A
Authority: JP
Inventors: Natsuki Yokoyama; 夏樹横山; Shinichiro Kimura; 紳一郎木村; Masaru Hisamoto; 大久本; Hideyuki Matsuoka; 秀行松岡; Kazunari Torii; 鳥居　和功; Hiromasa Noda; 浩正野田; Kazunori Tsujimoto; 和典辻本; Toshiyuki Yoshimura; 俊之吉村; Yoshio Honma; 喜夫本間; Takumi Ueno; 巧上野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-04-18
Filing date: 1991-04-18
Publication date: 1992-11-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその製
造方法に係わり、特に、微細なコンタクト孔やヴィア孔
を備える高集積半導体装置およびその製造方法に関する
。

【０００２】

【従来の技術】ダイナミック・ランダム・アクセス・メ
モリ（ＤＲＡＭ）やスタティック・ランダム・アクセス
・メモリ（ＳＲＡＭ），マイクロプロセッサ等に代表さ
れる半導体装置では、高集積化，高性能化，多機能化を
目的として素子寸法が微細化されつつある。上記目的を
達成するためには、層間絶縁膜に開口するコンタクト孔
，ヴィア孔の直径も小さくすることが必要である。しか
しながら、従来公知の技術を用いて直径が０．２５μｍ
　以下の微細なコンタクト孔，ヴィア孔を有する半導体
装置を制御性，再現性よく製造することはほとんど不可
能であった。

【０００３】半導体基板上の層間絶縁膜にコンタクト孔
，ヴィア孔を開口するためには、通常、水銀のｇ線また
はｉ線，エキシマ・レーザー光線等のレーザー光線，電
子線，Ｘ線，イオン線等のエネルギー粒子線を用いたリ
ソグラフィー技術によって、基板上に形成したレジスト
の所望の位置に上記の孔に相当するパターンを形成する
ことが必要である。この際、直径が０．２５　μｍ以下
の微細孔を形成するためには、解像性の高いレジストを
用いることが不可欠である。ところが、高解像性のレジ
ストはエッチング耐性が低いのが一般的である。レジス
トには、高解像性と共に、高感度で、高いドライエッチ
ング耐性を有することが求められるが、これら全てを満
たすことは通常困難である。例えばレジストの主成分で
ある高分子樹脂にフェニル基を導入することでドライエ
ッチング耐性は向上するが、フェニル基の導入によって
解像性は低下することが多い。高解像性レジストの多く
はドライエッチング耐性が低いため、従来一般的なドラ
イエッチング技術では、下層の薄膜を加工する際のエッ
チングマスクとして用いることは不可能であった。

【０００４】代表的な電子線用のポジ型高解像性レジス
トであるＰＭＭＡの高解像性を活かすために、例えば「
ジャーナル　　オブ　　バキューム　　サイエンス　　
アンド　　テクノロジー，Ｂ４巻，第３５８頁から第３
６０頁（１９８６年）（Ｊ．　Ｖａｃ．　Ｓｃｉ．Ｔｅ
ｃｈｎｏｌ．，　ｖｏｌ．　Ｂ４．，　ｐｐ．　３５８
−３６０，１９８６）」に記載されているようにリフト
オフ法によってＰＭＭＡに形成されたパターンを基板上
の薄膜に反映させる方法が試みられている。しかしなが
らリフトオフ法は微細化された大規模集積回路の製造に
は適さない。大規模集積回路の製造にリフトオフ法を適
用しようとすると、比較的大面積の領域の薄膜を除去す
ることが必要となるが、リフトオフ法は微小領域の薄膜
除去には好適でも、大面積の領域の薄膜除去には不向き
であるためである。

【０００５】従来技術における問題点としては、最小設
計寸法が０．２５μｍ　以下となるとドライエッチング
時に厚いレジストをマスクとして用いることが困難にな
ることである。微細化によっても層間絶縁膜の厚さはそ
れ程減少しない傾向にあるため、従来と同様のレジスト
を用いる限り、レジストの厚さも減じられない。従来の
ように厚さ１μｍ程度の厚いレジストを用いると、ドラ
イエッチングによる微細孔開口時のレジストを含めたア
スペクト比（＝深さ／直径）は非常に大となり、エッチ
ングが極めて困難となる。エッチング・マスクとなるレ
ジストを薄くすればアスペクト比は小さくできるが、こ
れを可能とするためには、レジストには従来よりもはる
かに高いドライ・エッチング耐性が要求される。このよ
うな耐性を有し、かつ高解像性のレジストが開発される
見通しはない。層間絶縁膜エッチング中のアスペクト比
を小さくするにはエッチングマスクとしてレジストより
も大幅にドライエッチング耐性が高いマスクを用いるこ
とが必要である。

【０００６】レジストをマスクとして別の薄い膜をエッ
チングして、次にこの薄い膜をマスクとして層間絶縁膜
に微細孔を開口する半導体装置の製造方法が、例えば「
特願平２−１３５１９４　号」に記載されている。この
方法によれば比較的小さな孔を開口できるが、この方法
によっても、直径が０．２５μｍ　以下の孔を制御性よ
く形成することは極めて困難である。レジストをマスク
として、上記の薄い膜を従来公知のドライエッチング技
術によってエッチングするためにはレジストにはある程
度以上のドライエッチング耐性が求められる。このため
、レジストの選択や厚さに制約があり、また、極めて高
精度のドライエッチングが必要である。例えば、ＰＭＭ
Ａを用いる場合、ドライエッチング耐性が低いため、マ
スクとなる薄い膜をエッチング中にＰＭＭＡの後退によ
って孔が広がるが、これを制御することは大変困難であ
る。また、ドライエッチングのマスクとするためには、
ＰＭＭＡの膜厚は厚くしなければならないが、これによ
り解像性が低下する弊害もある。

【０００７】以上のようなコンタクト孔，ヴィア孔微細
化に対する従来技術の制約は、半導体装置の高集積化、
高性能化の大きな障害となっていた。

【０００８】

【発明が解決しようとする課題】本発明の目的は、上記
従来の問題を解決し、微細でアスペクト比が大きなコン
タクト孔，ヴィア孔の形成を可能とし、高集積，高性能
，多機能の半導体装置を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法では、まず、パター
ンを形成する第１の薄膜の上に、この膜のエッチング時
にエッチング・マスクとなる薄い第２の薄膜を形成する
。さらに第２の薄膜の上に薄いレジスト膜を形成し、こ
のレジスト膜の所望の領域にエネルギー粒子線を照射し
た後現像して所望のパターンを形成し、これをマスクと
して第２の薄膜の所望の領域をエッチング除去する。この際、基板表面温度を０℃以下に保ちながらエッチン
グを行う低温ドライエッチング技術によることが望まし
い。低温ドライエッチング技術は公知であり、例えば「
特開昭６０−１５８２２７号」に詳述されている。次に
、一部をエッチング除去された第２の薄膜をマスクとし
て、第１の薄膜をエッチングして第１の薄膜に所望のパ
ターンを形成する。この後、第２の薄膜は必要に応じて
少なくともその一部を除去してもよい。

【００１０】

【作用】第２の薄膜はドライエッチング時に第１の薄膜
に対してマスクとなる材料で形成する。第１の薄膜を第
２の薄膜に対する選択比が大きな条件でエッチングでき
れば、第１の薄膜に比べて第２の薄膜は薄くすることが
可能である。例えば第１の薄膜が二酸化シリコンを主成
分とする膜である場合、第２の薄膜として多結晶シリコ
ン膜や非晶質シリコン膜を用いればよい。第２の薄膜が
薄ければ、この第２の薄膜にパターンを形成する時にマ
スクとなるレジストの厚さも薄くすることができる。

【００１１】さらに、エッチング時のレジスト膜に対す
る第２の薄膜の選択比は、基板表面温度を０℃以下に保
ちながらエッチングする低温ドライエッチング法によれ
ば非常に大きくすることができる場合が多い。例えば第
２の薄膜が多結晶シリコン膜または非晶質シリコン膜で
ある場合は上記選択比を大とすることが可能である。エ
ッチングガスとしては例えば六フッ化硫黄を用いればよ
い。レジストとして、従来のドライエッチング法によっ
た場合にはエッチング耐性が低いとされた電子線用高解
像レジストＰＭＭＡ等を用いた場合も同様であり、低温
ドライエッチング法によることでレジストに対する多結
晶シリコン膜や非晶質シリコン膜の選択比を極めて大き
くすることができ、このためレジストは非常に薄くする
ことが可能となる。

【００１２】レジストの厚さが薄い場合レジストの奥深
くまで解像する必要がないため、結果として条件を最適
化すれば解像度が向上する効果がある。特にレジストの
所望の領域に照射するエネルギー粒子線として電子ビー
ムやＸ線を用いる場合にこの効果が顕著となる。特に、
電子ビームを用いる場合、第２の薄膜として不純物をド
ープした多結晶シリコン等の導電性を有する薄膜を用い
ると、チャージ・アップによる解像度低減が抑制されて
高解像度が得られる効果がある。このように、高解像度
が得られる条件で微細なパターンまで解像されたレジス
トをマスクとして、低温ドライエッチング法等によって
第２の薄膜の一部をエッチングすることにより、第２の
薄膜に微細なパターンを形成することが可能となる。

【００１３】第２の薄膜は第１の薄膜に対してドライエ
ッチングのマスクとなる材料が選択されている。第２の
薄膜の厚さは薄いので、ドライエッチング時のマスクで
ある第１の薄膜を含めたアスペクト比は小さく、上記の
方法によって微細なパターンが形成された第２の薄膜を
マスクとするドライエッチング法によって比較的容易に
第１の薄膜に微細なパターンを形成できる効果がある。

【００１４】さらに、例えば第１の薄膜として二酸化シ
リコンを主成分とする膜を用い、第２の薄膜として多結
晶シリコン膜もしくは非晶質シリコン膜を用いた場合、
第２の薄膜をマスクとして第１の薄膜をエッチングする
と、第２の薄膜の開口部は上部が広がった逆テーパー形
状とすることができる。この形状により、第２の薄膜を
残存させたままその上層に配線金属膜を形成する場合、
開口部内への配線金属膜の形成が容易になる作用もある
。第１の薄膜のエッチング中に物理的なスパッタリング
作用によって第２の薄膜の一部を除去することができ、
微細孔の開口部に精度よくテーパーを形成することがで
きる。配線金属膜の形成方法としてはスパッタ法，減圧
化学気相成長法，タングステン等の選択化学気相成長法
等があるが、いずれの場合にも上記孔内部への膜形成が
容易になり、配線の信頼度が向上する効果は具現される
。

【００１５】なお、本発明の一部の方法のみを適用した
場合、第２の薄膜は第１の薄膜のエッチング後に半導体
装置から除去してもよい。また例えば配線金属膜の形成
後のパターニング時に、配線金属膜と同じ領域を残して
その他の部分の膜を除去してもよい。

【００１６】以上のように本発明によって、高集積，高
性能，多機能の半導体装置が提供可能となる。

【００１７】

【実施例】（実施例１）図１乃至図６を用いて説明する
。本実施例は本発明を高集積半導体装置のコンタクト孔
開口に適用した実施例である。

【００１８】図１は主表面に厚さ０．３μｍ　の二酸化
シリコンを主成分とする膜２を常圧化学気相成長法で形
成し、二酸化シリコンを主成分とする膜２上に減圧化学
気相成長法で厚さ０．１μｍ　の多結晶シリコン膜３を
形成し、さらに多結晶シリコン膜３上に厚さ０．１μｍ
　の電子線用ポジ型レジスト、ＰＭＭＡ膜４を塗布した
シリコン基板１を示す。シリコン基板１の主表面近傍に
は予め必要な領域に、必要な不純物をイオン注入技術に
よって導入してある。ベークした後、公知の電子線リソ
グラフィー技術を用いた描画，現像を行い、レジストに
コンタクト孔に相当するパターン５を形成すると図２の
ようになった。最も小さなコンタクト孔に相当する孔の
直径は０．０７μｍであった。

【００１９】次に、低温ドライ・エッチング法によって
、パターニングしたレジスト４をエッチング・マスクと
して多結晶シリコン膜３のドライ・エッチングを行った
。エッチング中の基板温度は−３０℃±５℃に保ち、エ
ッチングガスは六フッ化硫黄である。なお、基板温度は
シリコン基板１の裏面に接触させた直径０．５ｍｍ　の
クロメル・アルメル熱伝対によって測定した。熱伝対の
出力を高周波成分をカットするフィルターを介して測定
することにより、エッチング中も基板温度の測定が可能
となっている。放電の電力密度等のエッチング条件によ
って変わるが、本実施例の条件では、基板表面温度は裏
面の測定温度＋約３℃であることが予め測定されている
ので、エッチング中の基板表面温度は−２７℃±５℃に
保たれている。

【００２０】エッチングの結果、多結晶シリコン膜３に
はコンタクト孔に相当するパターン６が転写され図３の
ようになった。低温ドライエッチング法を用いることに
よって多結晶シリコンのエッチング速度をＰＭＭＡのエ
ッチング速度に比べて約３０倍と大きくできた。この効
果もあって多結晶シリコン膜３にはＰＭＭＡ膜４に形成
されたパターン５とほぼ同じ寸法のパターン６が形成さ
れ、多結晶シリコン膜３に形成された最も小さなコンタ
クト孔に相当する孔の直径も０．０７μｍ　となった。

【００２１】ついでアッシング処理によってＰＭＭＡ膜
４を除去すると、図４のようになる。この、パターンを
転写された多結晶シリコン膜３をマスクとして従来公知
のドライエッチング技術によって二酸化シリコンを主成
分とする膜２をエッチングした。エッチングによって図
５に示したように二酸化シリコンを主成分とする膜２に
コンタクト孔７が開口された。最も小さなコンタクト孔
の最も小さな部分の直径は０．１μｍ　である。二酸化
シリコンを主成分とする膜２のエッチングでは物理的な
スパッタリングの寄与が大きいために、エッチング中に
多結晶シリコン膜３の開口部６が広がったためである。コンタクト孔開口部７の多結晶シリコン膜３は主として
物理的なスパッタリングによって開口部７の上部が広が
るテーパーが形成された。次に配線金属膜であるタング
ステン膜８を全面ＣＶＤ法によって形成し、従来公知の
方法によってパターニングを施したところ、図６のよう
になった。

【００２２】本発明により、従来技術では不可能であっ
た直径０．１μｍ，深さ０．４μｍのコンタクト孔が開
口できた。また、コンタクト孔７開口部が上部が広がっ
たテーパー形状となったため、コンタクト孔７内部への
配線金属膜８の形成が容易となって高信頼の配線形成が
実現できた。以上のように微細でアスペクト比が大きな
コンタクト孔が形成できたので、高集積，高性能，多機
能の半導体装置が実現可能となった。

【００２３】なお、本実施例中ではエッチング・マスク
となる薄膜として多結晶シリコン膜３を用いたが、非晶
質シリコン膜を用いた場合にも同様の効果が得られる。モリブデン，タングステン等の金属の珪化物膜，炭素，
窒化チタン等を主成分とした膜を用いても効果がある。非晶質シリコン膜３の厚さは本実施例中では０．１μｍ
としたが、概ね０．２μｍ　以下であることが望ましい
。これ以上厚いと二酸化シリコン膜２に直径が微細なコ
ンタクト孔７を開口する際に、エッチング中の非晶質シ
リコン膜３を含めた孔７のアスペクト比が大きくなり、
本発明を適用した効果が著しく損なわれるためである。また、レジストの厚さも０．２μｍ　以下であることが
望ましい。レジストを薄膜化することによって解像度が
向上する効果は厚さ０．２μｍ　以下で大きいためであ
る。

【００２４】（実施例２）図７乃至図１２を用いて説明
する。本実施例は本発明を高集積半導体装置のヴィア孔
に適用した実施例である。

【００２５】図７は主表面に常圧化学気相成長法で厚さ
０．３５μｍ　のＢＰＳＧ（ボロ・フォスフォ・シリケ
ート・ガラス）膜１１を形成し、さらにその上に六フッ
化タングステンとモノシランとを原料として減圧化学気
相成長法で厚さ０．２μｍ　のタングステン膜１２を形
成し、パターニングを施した半導体基板１０を示す。タ
ングステン膜１２の下層にはタングステン形成の初期に
同一装置内でモノシラン分圧を高めることによって厚さ
２０ｎｍのタングステン珪化物層を形成し、ＢＰＳＧ膜
１１との接着層とした。タングステン膜１２上に厚さ０
．３５μｍ　の二酸化シリコンを主成分とする膜１３を
減圧化学気相成長法で形成したところ図８のようになっ
た。さらに厚さ０．１μｍ　の多結晶シリコン膜１４を
形成すると図９のようになった。

【００２６】厚さ０．１μｍ　の電子線用ポジ型レジス
ト膜１５を塗布してベークした後、公知の電子線リソグ
ラフィー技術を用いた描画，現像を行い、レジスト膜１
５にヴィア孔に相当する孔を開口すると図１０のように
なった。

【００２７】最も小さいヴィア孔に相当する孔の直径は
０．１５μｍ　である。次に、基板を−４０℃±７℃に
保ちながら、低温ドライエッチング法によってレジスト
膜１５に形成されたパターンを多結晶シリコン膜１４に
転写した。基板温度の測定方法は実施例１の場合と同様
である。本実施例の条件では、基板表面温度は裏面の熱
伝対による測定値＋３℃なので、基板表面温度は−３７
℃±７℃に保たれている。低温ドライエッチング法を用
いることによって多結晶シリコンのエッチング速度を電
子線用ポジ型レジストのエッチング速度に比べて約５０
倍と大きくできた。

【００２８】図１１に示したように、多結晶シリコン膜
にはほとんどレジスト膜１５に形成されたパターンと同
じパターンが形成され、多結晶シリコン膜１４に開口さ
れた最も小さいヴィア孔に相当する孔の直径は０．１５
μｍ　であった。酸素プラズマに晒してレジスト膜１５
を除去し、次に従来公知の方法によって、多結晶シリコ
ン膜１４をマスクとして二酸化シリコンを主成分とする
膜１３に図１２のようにヴィア孔１６を開口した。最も
小さいヴィア孔の最も細い部分の直径は０．２０μｍで
あった。実施例１のコンタクト孔の場合と同様に、ヴィ
ア孔１６の上部は外側に広がったテーパー形状となる。このためヴィア孔の内部にタングステン，アルミニウム
合金等の配線金属膜を形成することが容易となる。また
、テーパー形状の効果で、ヴィア孔内部に配線金属膜が
テーパーがない場合よりも厚く形成されることによって
、配線の信頼性が向上する。

【００２９】従来の方法によって、ヴィア孔開口時に、
レジストをそのままエッチング・マスクとして用いた場
合には厚さ１．０μｍ　程度の厚いレジストが必要であ
り、電子線リソグラフィー技術を用いても直径０．２０
μｍ　のヴィア孔を解像することはできなかった。多層
レジストを用いて最上層の薄いレジストを解像すること
でこの問題を回避しても、最下層のレジストは１．０μ
ｍ　程度と厚くする必要があり、二酸化シリコンのエッ
チング中のレジストを含めたヴィア孔のアスペクト比が
大きくなり、エッチングが著しく困難で０．２０μｍ　
のヴィア孔を形成することはできなかった。さらに本実
施例のように、ヴィア孔の上部を外側に広がったテーパ
ー形状とすることは、配線金属膜の形成を容易にし、配
線の信頼性を向上する効果があるが、直径が０．２０μ
ｍ　程度の微細なヴィア孔で実現することは従来の方法
によっては非常に困難であった。

【００３０】本実施例中では多結晶シリコン膜１４の厚
さは二酸化シリコン膜２の厚さの１９／３としたが、こ
の値は１／２以下であることが望ましい。テーパー形状
とすることによる上記の効果は概ね孔の上部１／２で十
分であり、層間絶縁膜に占める多結晶シリコン膜の厚さ
はできるだけ小さい方が層間耐圧を高く保てる点では有
利だからである。

【００３１】本発明により、従来技術では不可能であっ
た直径が０．２０μｍ　のヴィア孔を開口でき、高集積
，高性能，高信頼の半導体装置が実現可能となった。

【００３２】（実施例３）図１３を用いて説明する。本
実施例は本発明を相補型ＭＯＳ高集積半導体装置のコン
タクト孔，ヴィア孔，配線に適用した実施例である。

【００３３】基板２０上にはフィールド酸化膜２１が形
成され、ゲート酸化膜２２とタングステンからなるゲー
ト電極２３を有するＭＯＳ型トランジスタが形成されて
いる。合わせ余裕を吸収するための多結晶シリコンから
なるパッド層２４と接する基板２０の表面近傍には予め
イオン注入技術によってｐ型もしくはｎ型の不純物を導
入した拡散層が形成されている。拡散層に合わせてｐ型
もしくはｎ型の不純物を導入したパッド層２４の形成後
にＴＥＯＳ等を原料とする減圧化学気相成長法によって
厚さ０．５μｍ　のＢＰＳＧ（ボロ・フォスフォ・シリ
ケート・ガラス）膜２５を形成した。次に熱処理によっ
て該ＢＰＳＧ膜２５をリフローさせ、さらにレジストを
用いた公知のエッチバック技術によって素子表面の段差
を吸収し膜表面を平坦化してある。絶縁膜表面の平坦化
はＢＰＳＧ膜２５のリフロー，エッチバック技術の他、
膜表面のメカノケミカルポリッシング技術等の研磨技術
等を用いてもよく、またそれらを組合せて用いてもよい
が、本発明を実施するためにはできるだけ完全な平坦化
が達成されていることが望ましい。

【００３４】ＢＰＳＧ膜２５の上に厚さ０．１５μｍ　
の非晶質シリコン膜２６を形成し、まず非晶質シリコン
膜２６上に形成した厚さ０．１μｍ　のＰＭＭＡ膜に電
子線リソグラフィー技術でパターニングを施し、これを
マスクとして基板を−５０℃±１０℃に保ちながら、低
温ドライエッチング法によって、非晶質シリコン膜２６
にパターンを形成した。

【００３５】本実施例では基板温度は基板の表面に接触
させた熱伝対によって測定した。従ってエッチング中の
基板表面温度は−５０℃±１０℃である。次に、アッシ
ャーでＰＭＭＡ膜を除去した後、非晶質シリコン膜２６
をマスクとしてＢＰＳＧ膜２５に最小部の直径が０．１
５μｍ　のコンタクト孔２７を開口した。さらに減圧化
学気相成長法によって厚さ０．２μｍ　のタングステン
膜２８を形成し、最小線幅と最小間隔が共に０．２μｍ
　のタングステン配線２８をタングステン膜２８上の厚
さ０．０７μｍ　のアルミニウム膜２９をマスクとして
パターニングした。

【００３６】しかる後、ＴＥＯＳ等を原料とする減圧化
学気相成長法によって主として二酸化シリコンからなる
厚さ０．５μｍの層間絶縁膜３０を形成し、厚さ０．１
５μｍの非晶質シリコン膜３１をマスクとして最小部の
直径が０．１５μｍ　のヴィア孔３２を開口してある。開口方法は、コンタクト孔２７の場合と同様である。ヴ
ィア孔３２開口時にヴィア孔３２下部のアルミニウム膜
２８はエッチング除去する。この上層に再び厚さ０．２
μｍ　のタングステン膜３３を形成し、タングステン膜
３３上に重ねて形成した厚さ０．０７μｍ　のアルミニ
ウム膜３４をマスクとして、タングステン膜３３を非晶
質シリコン膜３１と共にパターニングして、タングステ
ン配線３３を形成した。最小線幅と最小間隔は共に０．
２μｍ　である。

【００３７】本発明により本実施例に示したような最小
部の直径が、０．１５μｍ　のコンタクト孔，ヴィア孔
を有する高性能，高信頼の高集積半導体装置が実現でき
た。

【００３８】（実施例４）図１４を用いて説明する。本
実施例は本発明を相補型ＭＯＳ高集積半導体装置のコン
タクト孔，配線に適用した実施例である。

【００３９】基板４０上にはフィールド酸化膜４１が形
成され、ゲート酸化膜４２と不純物をドープされた多結
晶シリコンからなるゲート電極４３を有するＭＯＳ型ト
ランジスタが形成されている。合わせ余裕を吸収するた
めの多結晶シリコンからなるパッド層４４と接する基板
４０の表面近傍には予めイオン注入技術によってｐ型も
しくはｎ型の不純物を導入した拡散層が形成されている
。拡散層に合わせてｐ型もしくはｎ型の不純物を導入し
たパッド層４４の形成後にＴＥＯＳ等を原料とするプラ
ズマ化学気相成長法によって厚さ０．２μｍ　の二酸化
シリコンを主成分とする膜４５を形成した。

【００４０】次に、二酸化シリコンを主成分とするＳＯ
Ｇ（スピン・オン・ガラス）膜４６を厚さ０．１μｍ　
形成した。凹部のＳＯＧ膜を残してエッチバックした後
、ＴＥＯＳ等を原料とするプラズマ化学気相成長法によ
って厚さ０．２μｍ　の二酸化シリコンを主成分とする
膜４７を形成した。二酸化シリコンを主成分とする膜４
７の上に厚さ０．１５μｍ　のリンをドープした多結晶
シリコン膜４８を形成し、これをマスクとして最小部の
直径が０．１５μｍ　のコンタクト孔４９を開口した。

【００４１】開口方法は実施例３の場合と同様である。なお、この際、公知の電子線リソグラフィー技術を用い
たが、リンをドープした多結晶シリコン膜４８が導電性
を有する効果によって二酸化シリコン膜上や不純物がド
ープされていない多結晶シリコン膜，非晶質シリコン膜
上にＰＭＭＡ膜を形成した場合に比べて、描画中のＰＭ
ＭＡ膜のチャージ・アップが抑制され、解像性が向上す
る効果があった。

【００４２】さらに減圧化学気相成長法によって厚さ０
．２μｍ　のタングステン膜５０を形成し、多結晶シリ
コン膜４８と一緒にパターニングして、最小線幅と最小
間隔が共に０．１５μｍ　のタングステン配線５０を形
成した。この際、公知の電子線リソグラフィー技術を用
いたが、リンをドープした多結晶シリコン膜４８が導電
性を有する効果によって二酸化シリコン膜上や不純物が
ドープされていない多結晶シリコン膜，非晶質シリコン
膜上にＰＭＭＡ膜を形成した場合に比べて、描画中のＰ
ＭＭＡ膜のチャージ・アップが抑制され、解像性が向上
する効果があった。本発明により本実施例に示したよう
な最小部の直径が、０．１５μｍ　のコンタクト孔を有
する高性能，高信頼の高集積半導体装置が実現できた。

【００４３】

【発明の効果】以上詳細に説明したように、本発明によ
れば、高信頼、高性能の高集積半導体装置が実現可能で
ある。

【図面の簡単な説明】

【図１】本発明の一実施例を説明するための図。

【図２】本発明の一実施例を説明するための図。

【図３】本発明の一実施例を説明するための図。

【図４】本発明の一実施例を説明するための図。

【図５】本発明の一実施例を説明するための図。

【図６】本発明の一実施例を説明するための図。

【図７】本発明の一実施例を説明するための図。

【図８】本発明の一実施例を説明するための図。

【図９】本発明の一実施例を説明するための図。

【図１０】本発明の一実施例を説明するための図。

【図１１】本発明の一実施例を説明するための図。

【図１２】本発明の一実施例を説明するための図。

【図１３】本発明の一実施例の半導体装置を示す図。

【図１４】本発明の一実施例の半導体装置を示す図。

【符号の説明】

２…二酸化シリコン膜、３…多結晶シリコン膜、４…電
子線用ポジ型レジストＰＭＭＡ膜、７…コンタクト孔、
８…タングステン配線、１１…ボロ・フォスフォ・シリ
ケート・グラス膜、１２…タングステン配線、１３…二
酸化シリコン膜、１４…多結晶シリコン膜、１５…電子
線用ポジ型レジスト、１６…ヴィア孔、２１…フィール
ド酸化膜、２２…ゲート酸化膜、２３…ゲート電極、２
５…ＢＰＳＧ膜、２６…非晶質シリコン膜、２７…コン
タクト孔、２８…タングステン配線、２９…アルミニウ
ム膜、３０…二酸化シリコン膜、３１…非晶質シリコン
膜、３２…ヴィア孔、３３…タングステン配線、３４…
アルミニウム膜、４１…フィールド酸化膜、４２…ゲー
ト酸化膜、４３…ゲート電極、４５，４７…二酸化シリ
コン膜、４６…ＳＯＧ膜、４８…非晶質シリコン膜、４
９…コンタクト孔、５０…タングステン配線。

Claims

【特許請求の範囲】

【請求項１】基板と配線層とを接続する最も細い部分の
直径が０．２５μｍ　以下のコンタクト孔、もしくは異
なる配線層間を接続する最も細い部分の直径が０．２５
μｍ　以下のヴィア孔が開口された薄膜が２層以上の薄
膜層を積層した積層膜からなり、その最上層の薄膜層の
開口部が、上部が広がったテーパー形状を有することを
特徴とする半導体装置。
【請求項２】積層膜の最上層の薄膜層が二酸化シリコン
以外を主成分とする薄膜層であり、他の薄膜層が二酸化
シリコンを主成分とする薄膜層であることを特徴とする
請求項１に記載の半導体装置。
【請求項３】積層膜の最上層の薄膜層がシリコンを主成
分とする薄膜層であり、他の薄膜層が二酸化シリコンを
主成分とする薄膜層であることを特徴とする請求項２に
記載の半導体装置。
【請求項４】積層膜の最上層の薄膜層の厚さが積層膜全
体の厚さの１／３以下であることを特徴とする請求項１
乃至４に記載の半導体装置。
【請求項５】積層膜の最上層の薄膜層の厚さが０．２μ
ｍ以下であることを特徴とする請求項４に記載の半導体
装置。
【請求項６】基板の表面に形成された単層もしくは多層
からなる第１の薄膜に所望のパターンを形成する半導体
装置の製造方法において、第１の薄膜上に第２の薄膜を
形成する工程，第２の薄膜上にレジスト膜を形成する工
程，レジスト膜にパターンを形成する工程，パターンを
形成されたレジスト膜をマスクとして第２の薄膜の一部
をエッチング除去して第２の薄膜にパターンを形成する
工程，パターンを形成された第２の薄膜をマスクとして
第１の薄膜の一部をエッチング除去して第１の薄膜にパ
ターンを形成する工程を含むことを特徴とする半導体装
置の製造方法。
【請求項７】パターンを形成されたレジスト膜をマスク
として第２の薄膜の一部をエッチング除去する際に、基
板表面温度を０℃以下に保ちながらエッチングする低温
ドライエッチング法によってエッチング除去することを
特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】第２の薄膜の厚さが第１の薄膜の厚さの１
／２以下であることを特徴とする請求項６乃至７に記載
の半導体装置。
【請求項９】レジスト膜の厚さが０．２μｍ　以下であ
ることを特徴とする請求項６乃至７に記載の半導体装置
の製造方法。
【請求項１０】第２の薄膜の厚さが０．２μｍ　以下で
あることを特徴とする請求項６乃至７に記載の半導体装
置の製造方法。
【請求項１１】単層もしくは多層からなる第１の薄膜が
二酸化シリコンを主成分とする薄膜であり、第２の薄膜
が二酸化シリコン以外を主成分とする薄膜であることを
特徴とする請求項６乃至１０に記載の半導体装置の製造
方法。
【請求項１２】第２の薄膜がシリコンを主成分とする膜
であることを特徴とする請求項６乃至１１に記載の半導
体装置の製造方法。
【請求項１３】第２の薄膜が不純物をドープされたシリ
コンを主成分とする膜であることを特徴とする請求項６
乃至１１に記載の半導体装置の製造方法。
【請求項１４】第２の薄膜が窒化シリコンを主成分とす
る薄膜であることを特徴とする請求項６乃至１１に記載
の半導体装置の製造方法。
【請求項１５】第２の薄膜がアルミニウムを主成分とす
る薄膜であることを特徴とする請求項６乃至１１に記載
の半導体装置の製造方法。
【請求項１６】第２の薄膜が窒化チタンを主成分とする
薄膜であることを特徴とする請求項第６乃至１１に記載
の半導体装置の製造方法。
【請求項１７】第２の薄膜がタングステンもしくはチタ
ン・タングステン合金を主成分とする薄膜であることを
特徴とする請求項６乃至１１に記載の半導体装置の製造
方法。
【請求項１８】レジスト膜が主としてフェノール樹脂と
ナフトキノンジアジドを含む化合物との混合物であるポ
ジ型フォトレジストであることを特徴とする請求項６乃
至１７に記載の半導体装置の製造方法。
【請求項１９】レジスト膜が主としてフェノール樹脂と
アジド化合物との混合物であるネガ型フォトレジストで
あることを特徴とする請求項６乃至１７に記載の半導体
装置の製造方法。
【請求項２０】レジスト膜がポリオレフィンスルホンま
たはアクリル系ポリマーを主成分とするか、もしくは主
としてフェノール樹脂とポリオレフィンスルホンとの混
合物である電子線用ポジ型レジストであることを特徴と
する請求項６乃至１７に記載の半導体装置の製造方法。
【請求項２１】レジスト膜が主としてフェノール樹脂と
架橋剤と酸発生剤との混合物であるか、ポリスチレン重
合体またはエポキシ基を含むポリマーを主成分とする電
子線用ネガ型レジストであることを特徴とする請求項６
乃至１７に記載の半導体装置の製造方法。
【請求項２２】レジスト膜が主としてフェノール樹脂と
架橋剤と酸発生剤との混合物であるエキシマ・レーザー
用ネガ型レジストであることを特徴とする請求項６乃至
１７に記載の半導体装置の製造方法。
【請求項２３】レジスト膜が主としてフェノール樹脂と
酸により溶解阻害効果を失う溶解阻害剤と酸発生剤との
混合物であるエキシマ・レーザー用ポジ型レジストであ
ることを特徴とする請求項６乃至１７に記載の半導体装
置の製造方法。
【請求項２４】レジスト膜が電子線用ポジ型レジスト，
ＰＭＭＡであることを特徴とする請求項６乃至１７に記
載の半導体装置の製造方法。
【請求項２５】レジスト膜が電子線用ポジ型レジスト，
ＮＰＲであることを特徴とする請求項６乃至１７に記載
の半導体装置の製造方法。
【請求項２６】レジスト膜が電子線用ネガ型レジスト，
ＳＡＬであることを特徴とする請求項６乃至１７に記載
の半導体装置の製造方法。
【請求項２７】レジスト膜が電子線用ネガ型レジスト，
ＰＧＭＡであることを特徴とする請求項６乃至１７に記
載の半導体装置の製造方法。
【請求項２８】単層膜もしくは多層膜からなる第１の薄
膜が二酸化シリコンを主成分とする薄膜であり、第２の
薄膜がシリコンを主成分とする膜であり、パターンを形
成されたレジスト膜をマスクとして第２の薄膜の一部を
エッチング除去する際のエッチングガスが六フッ化硫黄
であることを特徴とする請求項７乃至１３または請求項
１８乃至２７に記載の半導体装置の製造方法。