JPH0322053B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、集積された半導体装置を製造する方
法及びその結果製造される構造体に関するもので
あり、特に、シリコンへのセルフ・アライン（自
己整合）された配線接点並びにサブ・ミクロンの
接点と接点及び配線と配線との間隔を達成するセ
ルフ・アラインされた配線のプロセスであつて、
接点間の絶縁が１ミクロン若しくはそれ以下の誘
電体物質のパターンとなつているものに関する。 半導体集積回路は過去10年間に実質的な集積度
の向上を遂げてきた。しかしながら、マイクロプ
ロセツサ及びミニコンピユータのような新しい適
用に対してスイツチング速度が高度になりまた装
置が小さくなるに連れて、増々複雑さの要求が増
してきている。半導体製造技術においては他なら
ぬ能動領域が、リソグラフイ技術の微細ラインを
生じまた適用されてきている。リソグラフイ・プ
ロセスにおいては最近までほとんどもつぱら光が
用いられてきた。しかしながら、光学的な分解能
の制限により、ライン幅をさらに進走させること
は大変困難になつている。ライン幅をさらに減少
するための技術のうち最も重要で且つ多才なもの
は、電子ビーム及びＸ線の露光プロセスである。
リソグラフイの問題及びそれらの可能な解決策
が、刊行物“High Speed MOSFET Circuits
Using Advabced Lithography”、published in
theComputer、第９巻、第２号、1976年２月、第
31頁乃至第37頁の著者D.L.Critchlowにより、よ
り詳細に述べられている。上記刊行物において
は、Ｘ線及び電子ビームのリソグラフイに関して
実質的な装置のコスト及び複雑さが述べられてい
る。 標準のフオトリソグラフイ技術を進めそして電
子ビーム若しくはＸ線のリソグラフイのようなよ
り高価で複雑な技術の必要を避けることにより、
１ミクロン若しくはそれ以下の範囲の狭いライン
幅を得るために、代わりの努力がなされてきた。
このような技術は、H.B.Pogge著、IBM
Technical Disclosure Bulletinの第６巻、1976
年、11月、“Narrow Line Widths Masking
Method”に述べられている。この方法は後で酸
化される多孔性シリコンの使用を含む。他の技術
がS.A.Abbas等著、IBM Technical Disclosure
Bulletinの第20巻、第４号、1977年９月、第1376
頁乃至第1378頁に述べられている。このTDBに
は、多結晶シリコンの形成において、窒化シリコ
ンのような酸化障壁物質の中間マスクを最初に用
いることにより、マスクになる層をマスクする多
結晶シリコンの使用が述べられている。この技術
により約２ミクロンメータ以下のライン幅が得ら
れる。T.N.Jackson等著、“Ａ Novel Sub‐
micron Fabrication Technique”in the March
1980 publication Semiconductor International
第77頁乃至第83頁には、電子ビームのリングラフ
イを必要としないがしかし選択的な端部メツキ技
術（edge plating technique）を用いたサブ・ミ
クロンのライン幅及び装置を製造する方法が述べ
られている。英国特許第2003660号公報（1979年
３月14日発行）は、例えば基板上に金属の領域を
付着し、そして単一方向性のプラズマ食刻技術を
用いることにより狭い金属のストライプを形成す
る方法を述べている。これらの上記技術は基板上
に狭いラインを形成する方法を示しているが、し
かし正確にしかも効果的に半導体基板内の能動装
置素子に接触させるのにどのようにそれらが用い
られることになるのかがはつきりしていないの
で、半導体装置の製造においてそれらの成功する
使用についての全体的な解決を欠いている。さら
に、第１レベルの配線の平坦性及びそのレベルに
おける配線の適当な導電性の問題が存在する。米
国特許第4083098号公報は、絶縁された基板上に
多数の接近した間隔であるがしかし空気で分離さ
れた導電性の層をつくる方法を開示している。し
かし、それは、導電性を支える絶縁体の下のシリ
コン基体へのオーミツク接続を示していない。 特願昭54−130919号明細書及び特願昭54−
130942号明細書は、実質的に水平な表面及び実質
的に垂直な表面を有する領域をシリコン基体上に
形成することを含む、例えば半導体上のサブミク
ロンの領域のような狭く規定された領域を形成す
るための技術を開示している。非常に狭い寸法の
層が、実質的に水平及び実質的に垂直な両表面上
に形成される。垂直な層は実質的にそのままにし
ておいて水平な層を実質的に除去する反応性イオ
ン食刻が、層に適用される。垂直な層の寸法は、
適用した層の最初の厚さに依存して調整される。
これらの特許出願はさらに重要なことに、種々の
型の集積回路構造体に対する半導体装置製造プロ
セスにおいて、この狭くされた寸法の領域を用い
る技術を述べている。 高密度集積回路における主要な問題は、半導体
集積回路の種々の素子及び装置への電気接点であ
る。集積回路内の非常に数多くの装置を接続する
ために、２乃至４程度の多重レベル配線又はそれ
以上のレベルの配線を有することが、しばしば必
要となる。配線のこれらのレベルは互いに分離さ
れなければならない。この多層構造は、リソグラ
フイ・プロセスのステツプに逆の影響を及ぼしそ
してリングラフイ処理される層の不完全な露光に
より構造体に欠陥を結果として生じる平坦性の問
題を有している。さらに問題は、種々のレベルに
おける配線の導電性を含む。最近は、米国特許第
3750268号及び第3984822号の公報に示されている
ような、非常にドープされた多結晶のシリコンを
導電層として使用することにより、これらの問題
の解決がなされてきた。しかしながら、装置密度
が増加してきたので、まだ、装置間の分離や、半
導体装置に接続する特に第１のレベルの配線にお
ける導電性や、半導体集積回路中の装置素子への
配線のレベルの位置合せを含む問題が残つてい
る。 本発明の目的は、１ミクロン若しくはそれ以下
の程度の厚さを有する略矩形状断面の誘電体物質
のパターンを用いることにより、セルフ・アライ
ンされた配線物質とシリコンの接点並びにミクロ
ン乃至サブ・ミクロンの接点と接点及び配線と配
線の間隔を達成する、セルフ・アラインされた配
線のプロセスを提供することである。このプロセ
スの結果、実質的に平らな構造が得られる。第１
レベルの配線は、アルミニウム、アルミニウム−
銅、ポリシリコン等のような所望の配線物質であ
る。 好ましくはシリコン基体のような単結晶半導体
上に狭い寸法に規定された誘電体領域のパターン
を有する集積回路を形成する方法は、シリコン基
体を準備しそして基体の主表面に第１の絶縁層を
形成することを含む。それからポリシリコン層が
第１の絶縁層の上に形成される。結果として、実
質的に水平な表面及び実質的に垂直な表面を有す
る構造体を生じる方向性の反応性イオン食刻を用
いて、ポリシリコン層に開孔が形成される。それ
から第２の絶縁層が、上記実質的に水平な表面及
び上記実質的に垂直な表面の両方の上に付着され
る。第２の絶縁層の厚さは、好ましくはシリコン
基体のような半導体上に最終的に形成されること
になる狭く寸法が規定される誘電体領域の所望の
幅に等しいと良い。構造体は、第２の絶縁層が水
平な表面から実質的に取り除かれ、そしてポリシ
リコンの垂直な領域上の絶縁層には実質的な影響
を与えない、反応性イオン食刻の雰囲気中に置か
れる。それから残つているポリシリコン領域は、
シリコン基体表面上に自動的に立つている狭い寸
法の誘電体領域を残す食刻により、除去される。
１つ以上の種々の可能な物質の導電層が、狭い寸
法の領域及びシリコン基体の上に全面付着され
る。導電層が直にシリコン上に形成される場合に
は、オーミツク又はシヨツトキ・バリアの接点が
そこに形成され得る。その表面を平らにするため
に、フオトレジスト若しくはポリイミドのような
プラスチツク物質がこの導電層の上に付着され
る。それから構造体は、狭い寸法の領域の頂上に
達するまで、導電層が好ましくプラスチツク層と
共に均一に食刻されると良い反応性イオン食刻の
雰囲気中に置かれる。代わりに、プラスチツク層
が導電層の先端が現われる所まで除去され、露出
した導電層が狭い誘電体領域が現われる所まで除
去され、そして残つているプラスチツク層が除去
される方法もある。狭い寸法の誘電体分離が導電
層の部分を導電層の他の部分から分離している実
質的に平らな導電層を形成するために、残つてい
るプラスチツク物質は除去される。 その方法は、バイポーラ・トランジスタ、電界
効果トランジスタ、抵抗体及びシヨツトキ・バリ
ア・ダイオード等を含む種々の製品を形成するた
めに用いられ得る。これらの構造体は、それらに
形成されるこれらの素子を有する半導体基体への
開孔と共に、適当なPN接合、ゲート誘電体及び
電極の構造、PN接点領域を形成するように、前
記の方法を適当に変更することにより形成され
る。導電層の種々の領域を電気的に分離するため
の狭い寸法の導電体パターンを有する導電層は、
上記の方法に従つて形成される。論理及びメモリ
の集積回路も、配線層が適当な導電性を有する高
密度の有益な結果を提供するような方法に従つて
形成され得る。 高密度集積回路構造体は、シリコン層基体が主
表面に伸びる装置領域と共にその中に形成される
べき電気装置を有するように、本発明の技術によ
り製造され得る。二酸化シリコンの絶縁領域が、
互いに電気装置を分離するために、シリコン基体
中に形成されてきた。狭い寸法の誘電体領域のパ
ターンは、シリコン基体の主表面上に設けられ
る。狭い寸法の誘電体領域間の間隔を、電気装置
の素子への電気接点が満たす。電気装置への接点
は狭い寸法の領域にセルフ・アラインされる。構
造体は実質的に平らである。使用される特定の電
気装置は、例えば、バイポーラ・トランジスタ、
電界効果トランジスタ、抵抗体及びシヨツトキ・
バリア装置のような公知の種々の装置のうち１つ
又は幾くつかである。狭い寸法の領域の最も狭い
幅の寸法は、サブミクロンメータである。構造体
は電子ビーム又はＸ線の技術を用いることなく形
成される。 第１乃至第３の図を参照することにより、第１
及び第２の図に示された２つの先行技術の構造体
が、本発明のセルフ・アラインされた配線の技術
による小さな構造体と比較され得る。図は、25ミ
クロンの最小ライン幅が使用されているバイポー
ラ・トランジスタ構造体を示している。第１乃至
第３の図に示されたバイポーラ・トランジスタの
各々は、NPNトランジスタであり、Ｐ−基板１
０の上に形成されている。同じ番号はこれらの図
面の各々における同じ構造を示す。 第１図は、誘電体分離を用いているが、これは
米国特許第3648125号公報及び1971年６月７日出
願の米国特許第出願通し番号第150609号明細書を
参照することによりさらに良く理解され得る。先
行技術の広く用いられているNPNバイポーラ装
置を示す。要約すると、バイポーラ・トランジス
タ装置は、埋設酸化物分離領域（ROI）により誘
電体分離されている。ROIは、他の同様の領域か
らバイポーラ・トランジスタを含む単結晶シリコ
ンの領域を分離する。ベース領域１４はエミツタ
領域１６を含む。Ｎ＋コレクタ・リーチ・スルー
領域１８は、Ｐ−基板１０の上に位置するＮ＋エ
ピタキシヤル層２０と接触する。表面の絶縁体領
域２２は、エミツタ電極２４、ベース電極２５及
びコレクタ電極２６を接続することを所望しない
表面領域から分離するために提供されている。 多結晶のベース型構造体として知られている第
２図の先行技術の構造体は、米国特許第4157269
号及び第4160991号の公報を参照することにより
さらに十分に理解される。要約すると、構造体
は、表面の単結晶シリコン領域を互いに分離し、
そしてベース・エミツタ領域をリーチ・スルー領
域から分離する、埋設酸化分離領域を含む。第２
図の構造体は、ROI領域１２がベース・エミツタ
領域をエピタキシヤル層１９のＮ＋リーチ・スル
ー領域から分離し、そしてNPNトランジスタの
素子への表面接点が異なることを除けば、第１図
の構造体と同じである。第１図の装置におけるよ
うな金属接点２４，２５，２６というよりもむし
ろ、ベース領域へはポリシリコンの接点３０が存
在する。二酸化シリコン層３２がポリシリコン接
点３０上に形成される。トランジスタのエミツタ
及びコレクタ・リーチ・スルーの素子に接触し、
またポリシリコンのベース接点３０に接触するた
めに、開孔が二酸化シリコン層３２中に形成され
る。接点３４，３５、及び３６が、単一の付着及
びリソグラフイのステツプにより、エミツタ、コ
レクタ・リーチ・スルー、及びポリシリコンのベ
ースへ各々作られる。 第３図のバイポーラ・トランジスタ構造体は、
第１図及び第２図のものと比べて、表面の配線及
び分離の領域を除き、同じ番号により示されてい
るように同じ構造をなす。狭い寸法の誘電体領域
４０のパターンは、シリコン基体の表面上に設け
られる。バイポーラ・トランジスタのエミツタ、
ベース及びコレクタ・リーチ・スルーの素子への
電気接点は、狭い寸法の誘電体領域の間の間隔を
満たしている。エミツタ接点は４２、ベース接点
は４３及びコレクタ・リーチ・スルー接点は４４
である。 同じ最小の2.5ミクロンのライン幅が各構造体
を製造するのに用いられたので、装置が比較され
る。装置のサイズは、図中のミクロン単位で示さ
れている。 サブコレクタの長さは、第１図の24.4ミクロン
から第２図の22.4ミクロン及び第３図の16.8ミク
ロンに減少していることに注意されたい。また、
ベース窓の長さは、第１図の18.2ミクロンから第
２図の11.7ミクロン及び第３図の9.1ミクロンに
減少している。以下の表に、第１乃至第３の図に
示された装置のキーのパラメータを要約する。

【表】 ここで、C_CBはベースに対するコレクタのキヤ
パシタンスであり、C_CSは基板に対するコレクタ
の（分離）キヤパシタンであり、R_Bはベース抵
抗である。負荷電流のスイツチ・エミツタ・フオ
ロワ論理ゲート（フアン・イン＝３、フアン・ア
ウト＝３）のような高速度回路の装置特性におけ
る、上記のような向上の効果は、論理ゲートの遅
延（ピコ秒）が論理ゲート電力（ミリワツト）の
関数としてプロツトされた第４図に示されてい
る。曲線Ａ１，Ａ２及びＡ３は、第１図に示され
た先行技術により製造された装置について、公称
の＋3σ及び−3σの場合の遅延を示している。一
方曲線Ｂ１，Ｂ２及びＢ３は、第３図に示された
本発明により製造された装置についての対応する
遅延を示す。 公称の遅延は、それらの公称値に維持された全
ての電源、それらの公称のイメージ・サイズのシ
リコンにおける全てのマスク・イメージ、それら
の設計値における全てのプロセス・パラメータ
（接合プロフイール等）、及び55℃で動作する電流
に対応する。３つのシグマ（±3σ）は、電源及
びそれらの動作の限界にそらされた温度、並びに
それらの３つのシグマの限界に静的にそらされた
プロセス・パラメータに対応して、Ａ２，Ａ３，
Ｂ２及びＢ３を限定する。 曲線が明らかに示しているように、本発明の構
造は、結果として、性能、特にコンピユータ及び
他の電子機械が設計される3σの最悪の場合にお
いての性能の実質的な向上を生じる。例えば、最
悪の場合の遅延は、先行技術の7.0ミリワツトに
おける524ピコ秒から本発明を用いた同様の論理
ゲートの4.7ミリワツトにおける362ピコ秒まで向
上する。電力が7.0ミリワツトにおいて一定に維
持されるなら、遅延は303ピコ秒まで減少する。 さて、本発明により構造体を製造するためのあ
る方法の実施例を示した第５Ａ乃至第５Ｆ各図を
参照する。シリコン基体５０が準備される。基体
５０は、第５Ａ図ではＮ型として示されている
が、それは適当な単結晶シリコン基板の上にＮ型
のエピタキシヤル層を有するものでも、又はＮ型
の基板自体でも良い。シリコンへのセルフ・アラ
インされた配線接点並びにサブ・ミクロンの接点
と接点及び配線と配線の間隔を有する種々の半導
体装置を形成するためのプロセスの適応性を示す
ために、構造体は３つの部分へ破断されている。
Ｐ領域５１は、拡散、イオン注入又はエピタキシ
ヤル成長の技術により形成される。最初の絶縁層
５２が基体の主表面上に形成される。この絶縁層
は、二酸化シリコン、窒化シリコン、三酸化アル
ミニウム等のような、幾くつかの通常の絶縁体の
うち１つ又はそれらの組合せであり得る。ポリシ
リコン層５３が最初の絶縁層の上に形成される。
ポリシリコンの表面に窒化シリコン層５４を形成
するために、構造体は好ましくは化学気相付着の
雰囲気中に置かれる。化学気相付着される二酸化
シリコン等のような他の層が、代わりに層５３の
上に形成され得る。所望の領域の上のこの窒化シ
リコン層５４中に開孔を形成するために、標準の
フオトリソグラフイ及び食刻の技術が用いられ
る。第５Ａ図に示されているように実質的に水平
な表面と実質的に垂直な表面とを有する構造を結
果として生じる反応性イオン食刻により、開孔が
ポリシリコン層５３中に形成される。層５３に対
する反応性イオン食刻の条件としては、ポリシリ
コン層５３対窒化シリコン層５４の食刻比が約
10：１であることが必要である。第５Ｂ図は、実
質的に水平な表面と実質的に垂直な表面との両方
の上に、第２のコンフオーマル（conformal）な
層５５が形成された結果を示す。第５Ｂ図の構造
体は、層５５の物質に対する適当な反応性イオン
食刻の雰囲気中に置かれる。層５５が二酸化シリ
コンの場合には、二酸化シリコンの食刻では、二
酸化シリコン対シリコンの食刻比が約10：１であ
るような条件が望ましい。二酸化シリコンが確実
に除去されるためには、過剰食刻が必要であり、
乃至は食刻停止表示器が用いられる。反応性イオ
ン食刻食刻プロセスは、実質的に層５５の水平な
部分を取り除き、第５Ｃ図に示されているシリコ
ン基体の垂直な表面上に、狭い寸法の誘電体領域
５５を提供する。層５５は、典型的には化学気相
付着により形成される。このコンフオーマルな層
は、二酸化シリコン、窒化シリコン、酸化アルミ
ニウムのような幾くつかの絶縁物質のうちの１つ
か又はこれらの物質の組合せである。代わりに、
コンフオーマルな層は、以下に述べられるように
絶縁層に形成される表面を後で有し得るポリシリ
コンでも良い。それから第５Ｃ図の構造体は、第
５Ｄ図の装置を形成するために、構造体から全て
のポリシリコンを取り除くために、好ましくはエ
チレンジアミン、パイロカテコール及び水のよう
なポリシリコンの食刻剤にさらされる。もはや、
狭い寸法の誘電体領域５６のパターンが、集積さ
れた回路構造体に確立されている。セルフ・アラ
イメントの特徴を維持するために、狭い領域５６
については、ポリシリコンの除去前にドーピング
が行なわれる。この時点で、拡散又はイオン注入
が、狭い寸法の誘電体領域のパターンをそれらの
マスクとして用いる通常の技術によつて行なわれ
る。導電性を変えることを望まない領域をブロツ
クするために、狭い寸法の領域５６と共に、フオ
トリソグラフイ技術が用いられる。このように、
第５Ｄ図の左側部分のPN接合は、第５Ｄ図の構
造体の右側のＰ＋領域と共に形成される。 種々の装置への配線接点の形成は、第５Ｅ及び
第５Ｆの両図を参照することにより理解される。
導電層５７の全面付着は、第５Ｅ図に示された構
造体を形成する。導電層５７は、プラスチツク層
をマスクとして用い、反応性イオン食刻、プラズ
マ食刻又は湿質の化学食刻を用いて食刻され得る
層なら何でも良い。典型的な物質は、アルミニウ
ム、アルミニウム−銅、クロム−アルミニウム−
銅等である。層は好ましくは蒸着により、約0.8
乃至1.5ミクロンの厚さに付着されると良い。導
電層の正確な厚さは臨界的ではないが、しかし誘
電体スタツド５６の垂直の寸法及び層５７の厚さ
は、最終的な構造体の平坦性を維持するために、
公称的に等しくあるべきである。それから構造体
は、フオトレジスト又はポリイミドのようなプラ
スチツク物質を適用することにより、平らにされ
る。この膜の適用は、典型的には、通常のフオト
リソグラフイ・プロセスに対して通常用いられる
スピン・オン技術により行なわれる。プラスチツ
ク層についての公称の膜厚は、層５７のスタツド
の高さに約20％を加えたものに等しい。このよう
なプラスチツク層の形成は、結果として、スタツ
ド上には3000Å以下で層５７の下側部分上には
1.2ミクロン以上の厚さの層を生じる。 さて平らにされた構造体は、反応性イオン食刻
の雰囲気中に置かれる。プラスチツク層の約500
Åを除去するために、酸素雰囲気中で食刻は行な
われ、こうしてスタツドでない領域の上に約8000
Åのプラスチツク層を残しながら導電層５７の頂
上部を露出する。導電体スタツド５６上の層５７
の食刻は、湿質化学食刻、プラズマ食刻又は反応
性イオン食刻を用いて、行なわれる。プラスチツ
ク層のうち残された領域は、導電体スタツド５６
上の導電層５７を除去する間に、導電層５７の下
側領域を“マスク”するために用いられる。第５
Ｆ図は、Ｐ領域内のＮ領域への接点５８を示す。
PN接合素子へのこの接点５８は、第１の絶縁層
５２上に設けられた配線ライン５９及び６０から
分離されている。第５Ｆ図の中央部分には、接点
が他の配線ライン６２から分離されいるＮ型シリ
コン基体へのシヨツトキ・バリア・ダイオードの
陽極接点６１が示されている。接点６３及び６４
がＰ領域中のＰ＋接点領域へ作られた第５Ｆ図の
右側には、Ｐ＋抵抗体が示されている。他の配線
ラインの接点が６５に示されている。プラスチツ
ク層は酸素灰化法により取り除かれる。プラスチ
ツク層の酸素灰化は、酸素雰囲気及び300乃至400
ワツトのシステムの電力入力を用いる、商業的に
利用できるたる（barrel）型のプラズマ食刻装置
内で行なわれる。 第６図は、第５Ａ乃至第５Ｆ図のプロセスによ
り形成された、Ｎチヤンネルの電界効果トランジ
スタ構造体を示す。電界効果トランジスタを作る
場合のシリコン基体５０は、Ｐ型である。大抵の
場合には、Ｐ型の基板の上にエピタキシヤル層は
形成される必要は全くない。形成される電界効果
トランジスタの装置のための単結晶シリコンの分
離された領域を形成するために、誘電体分離が用
いられる。しかしながら、第６図の装置は、この
ような誘電体分離のパターンを示していない。誘
電体分離は、高密度に集積された回路がシリコン
基体中に形成される場合に、用いられる。プロセ
スは、示されているように第５Ｄ図まで続き、装
置のソース及びドレインとして働らくＮ＋領域６
７が、拡散又はイオン注入の技術により形成され
る。Ｎ＋ソース及びドレインのドーピングは、好
ましくは側壁の形成前に行なわれると良い。最初
の絶縁層５２は、ゲート誘電体６８の厚さとして
選択され得るし、又はゲート誘電体６８は、第６
図の構造体中に示されているように、ゲート領域
の所望の厚さに成長され得る。ソース及びドレイ
ンの領域への接点６９を形成し、またゲート電極
７０を形成するために、第５Ｅ及び第５Ｆの図の
プロセスが用いられ得る。代わりに、二酸化シリ
コンの又は窒化シリコン、酸化アルミニウムのよ
うな他の物質と二酸化シリコンとの組合せのゲー
ト誘電体も、形成され得る。 第７Ａ乃至第７Ｇ図及び第８図は、バイポーラ
集積回路を形成するために、セルフ・アラインさ
れた配線のプロセスを用いた実施例を、さらに示
す。プロセスは、NPNバイポーラ・トランジス
タを形成するように、示されている。しかしなが
ら、代わりにPNPトランジスタも、トランジス
タの種々の成分及び関連する領域の極性を簡単に
逆にするだけで形成され得ることは、明らかであ
る。第７Ａ図は、非常に高密度のバイポーラ集積
回路を形成するために用いられることになる、シ
リコン基体の非常に拡大された部分を示す。単結
晶シリコンのＰ−基板７１は、その中に形成され
たサブコレクタのＮ＋拡散領域７２を有する。そ
れからエピタキシヤルのＮ層７３が基板の頂上部
に成長される。これらのプロセスは、例えば
NPNバイポーラ・トランジスタの形成において
は、標準のプロセスである。基板は、典型的に
は、１乃至20Ω−cm程度の抵抗を有する＜100＞
結晶方向のシリコン・ウエハである。サブコレク
タの拡散領域は、典型的には、約10²⁰原子／cm³の
表面濃度を有するヒ素を用いて形成される。層７
３を形成するためのエピタキシヤル成長プロセス
は、約1000℃乃至1200℃の温度でSiCl₄／H₂又は
SiH₄／H₂の混合物を用いるような通常の技術で
ある。エピタキシヤル成長の間に、Ｎ＋層中のド
ーパントはエピタキシヤル層中へ移動する。高密
度は集積された回路についてのエピタキシヤル層
の厚さは、３ミクロン又はそれ以下の程度であ
る。Ｐ＋領域はまた、埋設二酸化シリコンの分離
領域が形成されることになつている下の所定領域
の基板７１中にも形成され得る。これらのＰ＋領
域は表面反転及び電流漏れを防ぐ。熱的に成長さ
れた二酸化シリコン層のようなマスク（図示され
ず）が、エピタキシヤル層７３の表面に形成さ
れ、適当なフオトリソグラフイ及び食刻の技術に
より、マスク開孔がそれらに形成される。 次の一連のステツプは、単結晶シリコンの領域
を単結晶シリコンの他の領域から分離するための
分離手段の形成を含む。分離は、逆バイアスの
PN接合、部分的な誘電体分離若しくは完全な誘
電体分離である。用いられる誘電体物質は、二酸
化シリコン、ガラス等である。高密度に集積され
た回路にとつて好ましい分離は、誘電体分離であ
る。第７Ａ図は、誘電体領域７５がシリコン基体
の単結晶シリコン領域を互いに分離し、そして領
域７６がコレクタ・リーチ・スルー領域からベー
ス・エミツタ領域を分離している部分的な誘電体
分離を示している。この型の誘電体領域を形成す
る方法は、当分野には多くある。1971年７月７日
出願の米国特許出願通し番号第150609号又は米国
特許第3648125号に開示されているプロセスを用
いることが好ましい。代わりに、米国特許第
4104086号に開示されたプロセスを用いることも
できる。上記特許出願及び特許には、領域７５及
び７６についての部分的な誘電体分離を形成する
ためのプロセスが、詳細に述べられている。 サブコレクタ領域７２へのＮ＋コレクタ・リー
チ・スルー領域８３は、標準のリソグラフイ、食
刻及び拡散又はイオンン注入の技術を用いて、形
成される領域８３は、典型的には、燐ドーパント
で形成される。 この時点で、標準のリソグラフイ、食刻及び拡
散又はイオン注入の技術と共に二酸化シリコンの
マスキングを用いて、Ｐ＋ベース領域８０が形成
される。図面に示されているように、ベース領域
は誘電体分離に隣接することが好ましい。それか
らマスキング及びリソグラフイ層が取り除かれ
る。熱的に成長された二酸化シリコン７８と化学
気層付着された窒素シリコン７９との合成層であ
る第１の絶縁層７７が、シリコン基体の表面上に
形成される。この絶縁層は代わりに、二酸化シリ
コン、窒化シリコン、三酸化アルミニウム等のよ
うな公知の絶縁物質のうちの１つ若しくはそれら
の組合せでも良い。二酸化シリコン層７８は、約
925℃の温度の酸素若しくは酸素と水蒸気の雰囲
気中で、熱的に成長される。二酸化シリコンを成
長させる第２の方法は、大気圧若しくはそれ以下
の圧力条件における約450℃のSiH₄、O₂又は約
800℃の温度におけるSiH₂Cl₂、N₂Oの化学気相
付着プロセスの使用を含む。窒化シリコンの付着
は、通常、以下のプロセス条件を用いる化学気相
付着により形成される。即ち、米国特許第
4089992号に開示されているような、大気圧若し
くは低圧の条件での約800℃の温度における
SiH₄、NH₃及びN₂のキヤリヤ・ガスを用いるも
のである。 さて、ポリシリコン被膜８２は、例えば、500
乃至1000℃の温度範囲の水素雰囲気中でシランを
用いることにより、ウエハ全体上に付着される。
ポリシリコンの実施厚は、8000乃至15000Åであ
り、12000Åが好ましい。厚さが約15000Åよりも
大きいなら、平坦性の問題を生じ、且つ高密度の
回路チツプを製造することを困難にする。もし厚
さが約5000Åよりも小さいなら、誘電体スタツド
の頂上部から導電層を選択的に除去する際に、ス
タツドでない領域から導電層が除去されないよう
に制御するのを困難にする。ポリシリコンは第１
の絶縁層７７の上に形成されるので、シリコン基
体への電気接点は何も作られない。 ポリシリコンの表面に窒化シリコン層８４のよ
うな第２絶縁層を形成するために、構造体は化学
気相付着の雰囲気中に置かれる。エミツタ領域及
びコレクタ・リーチ・スルー領域となるべき領域
の上の窒化シリコン層８４中に開孔を形成するた
めに、標準のフオトリソグラフイ及び食刻の技術
が使用される。代わりに、化学気相付着された二
酸化シリコン、窒化シリコンのような他の物質又
はこれらの物質の組合せが、熱成長された二酸化
シリコン層の代わりに用いられ得る。第２の絶縁
層マスクの厚さは、典型的には、500乃至2000Å
である。構造体は、以下のような条件を典型的に
は有するポリシリコンに対する反応性イオン若し
くはプラズマの食刻雰囲気中に置かれる。即ち、
例えば、Cl₂−アルゴン若しくはCCl₄−アルゴン、
約10ミクロンの圧力、0.16ワツト／cm²の電力密度
及び10CC／分の流量速度のR.F.の平行プレート
構造であつて、1975年７月９日出願の米国特許出
願通し番号第594413号及び1977年８月８日出願の
米国特許出願通し番号第822775号に開示された装
置を用いて行なうことである。反応性イオン食刻
プロセスは、誘電体層７９に達した時に終了す
る。ポリシリコンの反応性イオン食刻について
は、ポリシリコン対SiO₂（又はSi₃N₄）の食刻速
度の比は10：１以上である。 この結果の構造体が、第７Ｂ図に示されてい
る。この図では、エミツタの窓及びコレクタ・リ
ーチ・スルーの窓は、シリコン構造体中に、水平
な表面８６及び垂直な表面８７を有する領域を形
成している。コンフオーマルな層８８が、実質的
に水平な表面８６及び実質的に垂直な表面８７の
両方に付着される。この層８８は、典型的には、
化学気相付着により形成される。このコンフオー
マルな層は、形成時に電気絶縁体又は絶縁体に変
換され得るようなものでなければならない。それ
は、二酸化シリコン、窒化シリコン、酸化アルミ
ニウム、ポリシリコンのような幾くつかの絶縁物
質のうち１つか、又はこれらの物質の組合せであ
る。この例では、通常の化学気相付着される二酸
化シリコン層が用いられる。 第７Ｃ図は、このステツプの結果を示す。コン
フオーマルな層８８の厚さは、配線と配線とを分
離するような装置の設計目的に対して選択され
る。コンフオーマルな層の厚さは、約3000乃至
12000Åであり、好ましくは7000Åである。厚さ
は、用いられる特定の層に依存する。例えば、ポ
リシリコンの場合には、表面が最終的には酸化さ
れているので、絶縁体のコンフオーマルな被膜が
初めから付着される場合に比べて、より薄いポリ
シリコン層が用いられる。厚さが15000Åよりも
大きい場合には、より長い食刻時間が必要であ
る。厚さが5000Å以下では、隣接する配線ライン
間の容量が大きくなる。第７Ｃ図の構造体は、層
８８の物質に対する適当な反応性イオン食刻の雰
囲気中に置かれる。例えば、二酸化シリコンの食
刻においては、SiO₂：Siの食刻が約10：１であ
るような条件が望ましい。SiO₂が確実に除去さ
れるためには過剰食刻が必要であり、乃至は食刻
停止表示器が用いられる。反応性イオン食刻プロ
セスは、実質的に層８８の水平な部分を除去し、
第７Ｄ図に示されているようなシリコン基体上に
狭い寸法の垂直な領域のパターンを提供する。 次のステツプは、エミツタ９０及びコレクタ・
リーチ・スルー９２の領域を提供するものであ
る。熱拡散によりＮ＋エミツタ領域９０及びコレ
クタ・リーチ・スルー領域９２を形成することが
所望される場合には、層８８の反応性イオン食刻
はシリコン表面が露出するまで、ずつと行なわれ
る。そして、例えば1000℃におけるヒ素のカプセ
ル拡散のように、所望のエミツタの深さに依存し
てエミツタの拡散を行なう通常の条件で、ヒ素若
しくは燐のようなＮ型不純物の熱拡散プロセスが
使用される。エミツタ領域９０及びコレクタ・リ
ーチ・スルー領域９２を形成するために、不純物
を基体中へイオン注入することが望まれる場合に
は、薄い絶縁性のスクリーン層（図示されず）を
通してこれらの不純物を注入することが好まし
い。このスクリーンの形成は、薄いスクリーン層
を残すように水平な表面から絶縁体を除去する反
応性イオン食刻を行なうことにより、簡単に行な
われる。代わりに、絶縁体を完全に除去し、スク
リーンを形成するために薄い二酸化シリコンを成
長させることもできる。それから構造体は、イオ
ン注入装置内に置かれ、拡散領域９０及び９２を
形成するために、ヒ素、燐等のような所望の不純
物がスクリーン層を通過する。このようなイオン
注入プロセスの条件としては、50KeVの電力で
の9.5×10¹⁵原子／cm²のヒ素注入量があげられる。
ドライブ・イン・ステツプは、酸化雰囲気に続く
不活性ガス中での約1000℃の温度を含む。 第７Ｅ乃至第７Ｇの図及び第８図を参照する。
第７Ｅ図の構造体を形成するために、Si₃N₄層８
４のH₃PO₄食刻に続いて、パイロカテコール食
刻溶液による残つているポリシリコン層８２の除
去が必要である。第７Ｅ図の構造体を形成するよ
うに装置への接点開孔を開けるために、層７７は
湿質食刻、若しくは反応性イオン食刻又はプラズ
マ食刻される。第７Ｆ図の構造体を形成するため
に、狭い寸法の誘電体領域のパターン上に、配線
物質の全面被覆膜９４が付着される。好ましい配
線層は、蒸着又はスパツタリングによるクロム若
しくはアルミニウム−銅である。配線層は狭い寸
法の誘電体領域上及びそれらの間の領域内に全面
付着される。それで、第２の絶縁層で覆われない
狭い誘電体領域の間の領域内には、単結晶シリコ
ン基体内の素子への電気接点が形成される。第７
Ｆ図の構造体の表面は、配線層の上にプラスチツ
ク物質を全面付着することにより、平らにされ
る。このプラスチツク物質は、典型的には、フオ
トレジスト又はポリイミド等の物質である。フオ
トレジスト又はポリイミドの適用プロセスとして
通常行なわれるように、プラスチツク物質はスピ
ン・オン技術を用いて付着される。商業的に利用
できる1.0乃至2.0ミクロン程度のフオトレジスト
が典型的には用いられる。そして、3000乃至
4000rpmの回転速度で適用され、1.3乃至1.5ミク
ロンの公称の膜厚が得られる。誘電体スタツド上
のプラスチツク層の厚さは、典型的には、1000乃
至3000Åである。 平らにされた構造体は、反応性イオン食刻雰囲
気中に置かれる。全てのプラスチツク層に対し酸
素雰囲気中で食刻が行なわれ、3000乃至5000Åが
除去される。誘電体スタツド上の導電層が露出さ
れるが、しかし酸素の食刻によつては影響されな
い。続いて、誘電体スタツド上の金属は、通常の
湿質化学食刻、プラズマ食刻、又は反応性イオン
食刻により、取り除かれる。この食刻の間に、残
つたプラスチツク層は、導電層のスタツドでない
領域をマスクするのに役立つ。代わりに、狭い寸
法の誘電体領域の頂上部に達するまで、反応性イ
オン食刻により、プラスチツク及び配線層を一律
に食刻しても良い。残つているプラスチツク物質
は、例えば、酸素灰化法又は他の適当なプロセス
により除去される。フオトレジストの灰化は、30
乃至60分の間、300乃至400ワツトで操作される商
業的に利用できるたる（barrel）型のプラズマ食
刻装置を用いて、酸素雰囲気中で行なわれる。 プロセスの結果、第７Ｇ図の実質的に平らな構
造体となる。９５，９６及び９７は、各々エミツ
タ接点、ベース接点及びコレクタ接点である。第
８図は、構造体の平面図を示す。第７Ｇ図は、第
８図の７Ｇ−７Ｇに沿つた断面図である。 この結果、セルフ・アラインされた配線構造で
は、ベース接点上の導電物質がエミツタの端部か
ら約3500Å以内に設けられ、これにより本質的
に、装置の外因（extrinsic）ベース抵抗を除去
している。ベース抵抗の減少は、バイポーラ装置
の性能を向上させる主要な目的の１つである。本
発明の技術で達成されたベース抵抗の減少は、外
因ベース抵抗を減少させるために、ドープされた
ポリシリコン又はポリシリコンの金属シリサイド
を用いる先行技術の構造体よりも、はるかに勝れ
ている。 第８図のレイアウトは、Ｎ＋エミツタ領域の上
の導電体がどのように、他のＮ＋領域即ちコレク
タの上の導電体から、及び配線と配線との間隔が
サブミクロンである間のＰベース領域から、分離
され得るかを示している。 第９Ａ乃至第９Ｈの図は、セルフ・アラインさ
れた配線を有する集積された回路構造体を形成す
るための方法の他の実施例を示す。第９Ａ図は、
その製造の中間段階におけるこのような集積回路
の非常に拡大された部分を示す。製造される特定
の集積回路構造体は、NPNバイポーラ・トラン
ジスタ及びシヨツトキ・バリア・ダイオードを含
む。第９Ａ図の構造体は、ある部分を除き、前記
第７Ａ図に開示された方法と同一の方法で製造さ
れた。その主要な違いは、1971年６月７日に出願
された米国特許出願通し番号第150609号及び米国
特許第3648125号に開示された埋設酸化物分離プ
ロセスの選択である。このプロセスは、第９Ａ乃
至第９Ｈの各図の構造体に見られるように特微的
な“鳥の頭”及び“鳥のくちばし”構造を生じ
る。第２の主要な違いは、エミツタ、ベース及び
コレクタ・リーチ・スルーの接点についてと同様
シヨツトキ・バリア・ダイオードについても開孔
が第１の絶縁被膜に形成されることである。さら
に、エミツタ及びベースの接点開孔は単一の開孔
に変わつていることがわかる。第３の違いは、第
９Ａ図は、ベース領域とコレクタ・リーチ・スル
ー領域との間に埋設酸化物分離構造を用いていな
いことである。同じ成分が示されているところ
は、第７Ａ図と第９Ａ図との間では同じ番号が与
えられている。 第９Ａ図の構造体は、第９Ａ図に示された接点
開孔上に第１の絶縁層の部分を再成長させるため
に、925℃の温度で酸素乃至水蒸気のような熱酸
化雰囲気にさらされる。その結果、二酸化シリコ
ン層１００が形成される。さてポリシリコンの第
１の層１０２が、第１の絶縁層７７及び１００の
上に形成される。このポリシリコン層を形成する
ための好ましい方法は、その好ましい厚さ同様、
第７Ａ図に関し述べたものと同じである。実質的
に垂直及び実質的に水平な表面を形成するため
に、構造体は、前記第７Ｂ図に関し述べたような
反応性イオン食刻雰囲気中に置かれる。ポリシリ
コン第１の層１０２中には、エミツタ及びコレク
タ・リーチ・スルーの上の指定された領域に開孔
が形成される。第９Ｂ図の右側に示されているよ
うに、シヨツトキ・バリア・ダイオードが設けら
れる領域は、ポリシリコン層で覆われたままであ
る。窒化シリコン層１０３は、ポリシリコンの第
１の層に対する食刻マスクとして用いられた。そ
れから構造体は、ポリシリコン層１０２のマスク
されていない表面全体に二酸化シリコン層１０４
を形成するために、通常の熱酸化にさらされる。
窒化シリコン層１０５が、前記のように通常の技
術により、二酸化シリコン層１０４の頂上部上に
も化学気相付着される。ポリシリコンの第２のコ
ンフオーマルな層１０６が、二酸化シリコン及び
窒化シリコンの層１０４及び１０５上に付着され
る。この一連のプロセス・ステツプの結果が、第
９Ｃ図に示されている。 さて狭い寸法の誘電体領域のパターンが、第９
Ｄ乃至第９Ｇの図に示されているステツプにより
形成される。第９Ｃ図の構造体は、層１０２を食
刻するプロセスと同じ反応性イオン食刻雰囲気中
に置かれる。典型的な食刻プロセスは、70乃至
120ミクロンHgの系の圧力でHeキヤリヤ・ガス
中のSF₆＋Cl₂及び0.14乃至0.18ワツト／cm²の電力
密度入力を用いる、R.F.並行プレート型の反応器
中で行なわれる。SF₆：Cl₂：Heは7.5：2.5：90.0
で、流量速度範囲は20乃至50CC／分である。ポ
リシリコン対Si₃N₄の食刻速度の比は10：１以上
である。この結果の構造体が第９Ｄ図に与えられ
ている。この図では、垂直な表面上のポリシリコ
ン領域が残り、一方層１０６の水平な領域は全
て、反応性イオン食刻プロセスにより除去されて
しまつた。もし必要なら、ポリシリコンの狭い寸
法領域のパターンの部分を除去するために、フオ
トリソグラフイ及び食刻の技術が用いられ得る。
これは、第９Ｅ図に示されているようにポリシリ
コン・パターンの一部分が除去された１０８にお
いて示される。さてポリシリコン層のパターン１
０９は、ポリシリコン層１０６の表面を二酸化シ
リコン層１０９へ酸化するために、通常の温度で
の熱酸化雰囲気にさらされる。二酸化シリコンへ
の酸化は、第９Ｆ図の構造体に示されているよう
に、ポリシリコン領域全部を使う必要はない。接
点領域を覆う第１の絶縁層の部分として指定され
た領域上の絶縁層１００、即ち二酸化シリコン層
１００の部分は、CF₄を用いる反応性イオン食刻
又は通常の湿質化学食刻のような、通常の二酸化
シリコン食刻により、取に除かれる。Ｎ＋エミツ
タ及びコレクタ・リーチ・スルーの領域１１０及
び１１１の各々を形成するために、ヒ素又は燐の
ドーパントを用いる熱拡散が行なわれる。又は、
スクリーン酸化と、ヒ素又は燐のイオンを用いる
イオン注入ステツプと、エミツタ及びコレクタ・
リーチ・スルーの領域１１０及び１１１を完全に
形成する、即ち活性化するための通常のアニーリ
ングサイクルとを用いてもなわれる。拡散又はイ
オン注入の後に、Ｎ＋領域１１０及び１１１の上
に約30Å乃至400Åの薄い二酸化シリコン層を形
成するのが望ましい。これで第９Ｆ図の構造体を
形成するステツプが終了する。窒化シリコン層１
０５は、熱H₃PO₄を用いる食刻又はCF₄等の食刻
剤を用いるRIE（反応性イオン食刻）により、除
去される。さて、ポリシリコンの残つている第１
の層１０２を完全に除去するために、パイロカテ
コール食刻剤が使用される。この時点で、狭い寸
法の誘電体領域のパターンのみが、シリコン基体
の主表面に残つている。これらの領域は、二酸化
シリコン、窒化シリコン、及びポリシリコンの残
つている第２の層の内側の芯部の合成で構成され
ている。これらの領域の寸法は、典型的には、幅
が0.5乃至1.2ミクロン、高さが0.8乃至1.5ミクロ
ンの範囲である。エミツタ・ベース、コレクタ・
リーチ・スルー、シヨツトキ・ダイオードの領域
及び拡散抵抗体領域（図示されず）のような、
種々の接点開孔上に存在する二酸化シリコン層
は、フツ化水素酸の食刻剤を用いる通常の浸漬食
刻プロセスにより、除去される。 パラジウム、白金、チタン等のような接点金属
が付着され、焼成されて、以下の条件の下で食刻
される。PtSi接点配線が用いられるなら、反応を
示さない白金は、焼成後王水中で除去される。同
様に、他のシリサイドが用いられるなら、他の適
当な食刻剤が用いられる。接点金属は、500乃至
1000Åの厚さにスパツタ又は蒸着される。この結
果の接点は、これらの領域の各々の表面上に形成
された薄い金属シリサイド構造体である（図示さ
れず）。アルミニウム、アルミニウム−銅、又は
クロムとアルミニウム−銅のような金属が、シリ
コン基体の成分への開孔、第１の絶縁層７７及び
誘電体領域のパターンを含む主表面上に、全面付
着される。この付着の結果は、むしろ平らでない
表面となる。表面は、第７Ｆ及び第７Ｇの図のプ
ロセスに関して述べたように、プラスチツク物質
を付着することにより平らにされる。プラスチツ
ク物質は、第７Ｇのプロセスに関して述べたよう
に、典型的には、酸素の反応性イオン食刻により
除去される。この結果の構造体が第９Ｈ図に示さ
れている。電気装置への接点は、狭い寸法の領域
に対しセルフ・アラインされる。構造体は実質的
に平らである。第９Ｈ図に示された構造体は、シ
ヨツトキ陽極接点が１１３であるシヨツトキ・バ
リア・ダイオード領域１１２、並びにエミツタ接
点１１４、ベース接点１１５及びコレクタ・リー
チ・スルー接点１１６を有するNPNトランジス
タへの接点を含む。 第１０図乃至第１２の図は、集積されたシヨツ
トキ・バリア・ダイオード及びＰ拡散抵抗を有す
る、ダブル・エミツタ・メモリ・セルのレイアウ
ト及び回路の設計を示す。第１０及び第１１の図
のレイアウトは、第９Ａ乃至第９Ｈの図に示され
たプロセスを製造に使用している。第９Ｇ及び第
９Ｈの図並びに第１０乃至第１２の図では、同じ
番号が同じ成分を示す。 第１０図は、埋設酸化物分離７５、ベース領域
８０、Ｅ２エミツタ領域１１０、Ｎ＋コレクタ・
リーチ・スルー接点１１１、イオン注入された抵
抗体Ｒ１及びＲ２、並びに狭い寸法の領域１０９
のパターンを示す。エミツタＥ１は、スペースの
関係上、断面図の第９Ｇ又は第９Ｈの図には示さ
れてないことに、注意すべきだ。それは、示され
ているＥ２と同じである。 第１１図は、食刻技術によるパターンの部分の
選択的な除去後のスタツド１０９のパターンを示
す。この図には、エミツタ１１４、ベース１１５
及び抵抗体Ｒ１，Ｒ２、コレクタ１１６のNPN
接点、並びにシヨツトキ・ダイオードの陽極接点
１１３が示されている。第２レベルの配線は水平
に走り、開口１３０及び１３２を通して、抵抗体
へ正のバイアス（VCC）を提供するように用い
られている。第２レベルの配線はまた、第１１図
に示されているように、開孔１３４を通して２つ
のエミツタをワード・ラインＷ／Ｌに接続する。
ビツト・ラインＢ／L1、Ｂ／L2及びセルの相互
接続は、第１レベルの配線で行なわれる。第１及
び第２のレベルの配線パターンを画成するため
に、リフト・オフ・プロセスが用いられる。リフ
ト・オフ・プロセスは、このようなプロセスの１
例である米国特許第4004044号公報によりさらに
良く理解され得る。第１２図は、第１１図に示さ
れたセルの電気的な等価回路を示す。 上記のプロセスには、数多くの変化が存在す
る。高密度に集積された回路における最も臨界的
な問題の１つは、エミツタの構造である。第１３
Ａ乃至第１３Ｄの図は、セルフ・アラインされた
配線プロセスのエミツタを形成する改良された方
法を示す。エミツタの大きさは、電流密度を考慮
して決められる。2.5ミクロンの最小ライン幅の
グランド・ルール（ground rule）を用いると、
2.5ミクロンのエミツタ幅のラインが考えられる。
そしてこの結果、0.9ミクロンの本発明のセル
フ・アラインされた配線構造を用いた装置の大き
さを生じる。この狭くされるエミツタの問題を解
決するために、ベース接点については電流密度が
無視できるので、ベース接点は減少され得る。上
記プロセスで示されるように、“内側”というよ
りもむしろ“外側”からエミツタの狭い寸法の誘
電体領域即ち側壁が決められるなら、これは達成
され、ベース接点窓は装置の特性を変化させるこ
となく減少され得る。そして20％の密度向上が達
成される。この有利な密度向上を達成するため
に、プロセスは次のように変更される。ベース拡
散及び再酸化の後、ベース二酸化シリコンは食刻
により除去され、約250Åの二酸化シリコン層１
２０へ再酸化される。ポリシリコンの第１の層１
２１がその上に付着される。それから窒化シリコ
ン層１２２が、ポリシリコン層１２１の表面上に
形成される。それから接点開孔が、フオトリソグ
ラフイ及び食刻の技術により、窒化シリコン層１
２２中に画成される。そしてシリコン基体の主表
面上に実質的に水平及び実質的に垂直な領域を形
成するために、ポリシリコン層１２１は、二酸化
シリコン層１２０まで反応性イオン食刻される。
さてプロセスは、第７Ａ乃至第７Ｆの図の実施例
に示されたような二酸化シリコンの絶縁体等のコ
ンフオーマルな層、又は第９Ａ乃至第９Ｈの図の
実施例に示されたような二酸化シリコン、窒化シ
リコン及びポリシリコンの狭い寸法の誘電体領域
の合成パターンを用いて、続けられる。例示のた
めに、狭い寸法の誘電体合成領域のパターンが番
号１２４として示されている第１３Ｂ図の構造体
を結果として生じるように、第９Ａ乃至第９Ｈの
図の実施例が示されている。主表面全体の上に約
1.2ミクロンの厚さの被膜を形成するために、通
常の技術により、フオトレジスト又はポリイミド
のようなプラスチツク物質１２５が表面上に回転
付着される。ポリシリコン層１２１上の窒化シリ
コン層１２２の頂上表面を露出するために、反応
性イオン食刻ステツプが使用される。それから第
１３Ｂ図に示されているように、窒化シリコン層
１２２は、それを完全に除去するために、反応性
イオン食刻される。そしてポリイミド又はフオト
レジストの層１２５は、酸素灰化により除去され
る。ポリシリコン層１２１は、パイロカテコール
溶液等中で除去される。エミツタ１２７は、薄い
二酸化シリコン層１２０を通して注入される。こ
れはパイロカテコールが二酸化シリコン物質を実
質的には食刻しないので、可能である。ベース接
点領域１２８又はシヨツトキ・バリア・ダイオー
ド領域（図示されず）に対するこのエミツタのイ
オン注入は、熱二酸化シリコン層１２０及び窒化
シリコンによりマスクされる。900℃乃至1000℃
の温度にエミツタアニーリング・ステツプ後に、
不所望の窒化シリコンは熱H₃PO₄中で除去され、
そしてエミツタの二酸化シリコン層１２０は反応
性イオン食刻により除去される。残つているベー
ス及びシヨツトキ・バリア・ダイオードの二酸化
シリコン層１２０は、プロセスのその部分を終了
するために、浸漬食刻され得る。配線物質の全面
付着並びに第７Ａ乃至第７Ｆの図及び第９Ａ乃至
第９Ｈの図に関して示された反応性イオン食刻の
技術により、第１３Ｄ図のセルフ・アラインされ
た配線構造体は終了され得る。第１３Ｄ図からわ
かるように、NPNトランジスタ装置の大きさは、
エミツタの大きさを変えることなく、選択したグ
ランド・ルールの最小幅以下に減少される。プロ
セスはまた、エミツタ領域への可能な食刻の必要
を省くプロセスの間に、指定されたエミツタ領域
を保護する利点を有している。 セルフ・アラインされた配線プロセスを用いて
改良されたエミツタ構造を形成するための他の実
施例が、第１４Ａ乃至第１４Ｃの図に示されてい
る。このプロセスから結果として得られる構造体
は、エミツタ接点開孔に単結晶シリコンへのポリ
シリコン接点の自動的な位置合せを生じる。プロ
セスは、狭い寸法の誘電体領域即ち側壁構造体１
３０のパターンによる、第７Ａ乃至第７Ｆの図及
び第９Ａ乃至第９Ｈの図に示されたものと同じで
ある。第１の絶縁層１３１は、その上に形成され
たポリシリコンの第１の層１３２及びポリシリコ
ン層の上に付着された窒化シリコン層１３３を有
している。Ｐ型のベース領域１３４を含む集積回
路構造体のその部分のみが、第１４Ａ乃至第１４
Ｃの図に簡単に示されている。第１４Ａ図の構造
体を形成するために、エミツタ接点開孔が浸漬食
刻して開けられる。例えば約500Åの薄い厚さの
ポリシリコンの第２の層１３５が、第１４Ｂ図に
示されているように形成される。熱酸化により、
約250Åの二酸化エミツタ・スクリーン１３６が、
ポリシリコン層１３５の上に形成される。それか
らＮ又はＰの所望のドーパントが、二酸化シリコ
ンのスクリーン層１３６を通してポリシリコン層
１３５中へイオン注入される。ヒ素のエミツタに
対する典型的な注入条件は、50KeVのエネルギ
ーで注入される1.0×10¹⁶イオン／cm²の注入量、
又は浅い装置に対する70KeVでの⁷⁵As⁺の5.0×
10¹⁵イオン／cm²の注入量である。フオトレジスト
物質、ポリイミド等のような適当なプラスチツク
物質の約0.8乃至1.2ミクロンの平坦化膜が、通常
のスピン・オン・プロセスにより付着される。そ
れから構造体は、第１４Ｂ図に示されているよう
に、二酸化シリコン層１３６までプラスチツク層
１３７を除去するために、反応性イオン食刻雰囲
気中に置かれる。反応性イオン食刻は典型的に
は、平行なプレートの装置を用いて酸素雰囲気中
で行なわれる。二酸化シリコンのエミツタ・スク
リーン層１３６、ポリシリコン層１３５及び窒化
シリコン層１３３を除去するために、第１４Ｂ図
の構造体は、四フツ化炭素（CF₄）の反応性イオ
ン食刻雰囲気にさらされる。残つているプラスチ
ツク層１３７の真下の層１３５及び１３６のみ
が、このステツプの後も構造体上に残つている。
プラスチツク・レジスト物質１３７は、前記のよ
うな適当な酸素の灰化プロセスにより除去され
る。そして熱い酸の浄化ステツプが提供される。
セルフ・アラインされたポリシリコンのエミツタ
接点１３５から拡散によりＮ＋エミツタ１３８を
形成するために、構造体はアニールされる。ポリ
シリコンの第１の層１３２はパイロカテコール食
刻剤により除去され、残つている二酸化シリコン
層１３６は、緩衝されたフツ化水素酸である適当
な通常の食刻剤又は反応性イオン食刻により除去
される。それから、ベース領域にセルフ・アライ
ンされた接点、ポリシリコンのエミツタ接点１３
５、コレクタ・リーチ・スルーの接点（図示され
ず）及び高密度に集積された回路構造体のその他
の接点を形成するために、第７Ｆ及び第９Ｈの図
に関して示されたように、セルフ・アラインされ
た配線層が形成される。 以下の例は、単に本発明の理解を助けるために
示されているのであり、当業者は本発明の範囲内
で種々の変更を行ない得る。 例 セルフ・アラインされた配線の高密度集積回路
構造体として実行可能な構造体が、シリコン基体
上に形成された。400Åの第１絶縁層が、シリコ
ン基上に熱酸化により形成された。10400Åのポ
リシリコンの第１の層が、低圧化学気相付着によ
り付着された。1600Åの窒化シリコン層（示され
ず）が、NH₃＋Si₃H₄の雰囲気中1000℃の条件で
化学気相付着プロセスにより付着された。フオト
レジスト層は酸素灰化法により除去された。窒化
シリコン層をマスクとして用いて、0.14乃至0.18
ワツト／cm²及び平行なプレートのR.F.反応器中の
圧力が約50乃至100ミクロンHgの条件で、SF₆＋
Cl₂の反応性イオン食刻雰囲気に、ポリシリコン
層はさらされた。ポリシリコンの第１の層このよ
うに食刻され、基体上に実質的に水平及び実質的
に垂直な表面を形成した。構造体は、ポリシリコ
ン層の表面に800Åの二酸化シリコン層を形成す
るために、熱酸化雰囲気中に置かれた。熱酸化の
条件は、湿質HCL（１：１）の熱酸化雰囲気中に
おいて925℃、20分であつた。500Åの厚さの窒化
シリコン層層は、H₂のキヤリア・ガスにSiH₄＋
NH₃を用いた1000℃における化学気相付着によ
り付着された。7000Åの厚さのポリシリコンの第
２層が、N₂のキヤリヤ・ガスにSiH₄を用いた625
℃における低圧化学気相付着により付着された。
ポリシリコンの第２層は、狭い寸法の誘電体領域
即ち側壁のパターンを形成するために、約0.14乃
至0.18ワツト／cm²、約50乃至100ミクロンHgの圧
力の平行なプレートの反応器中における、90％
H₂中のSF₆＋Cl₂（7.5％、2.5％）の反応性イオン
食刻の雰囲気にさらされた。ポリシリコンの第２
層は、側壁上に二酸化シリコン表面を形成するた
めに酸化され、その結果、最終的な側壁構造を生
じる。側壁の反応性イオン食刻ステツプ及び再酸
化の間に食刻ストツプ及び酸化障壁として働らく
薄い約500Åの窒化シリコン層層は、約40ミクロ
ンHgの圧力、0.18乃至0.26ワツト／cm²の範囲の電
力密度、20乃至40CC／分のガス流速であるCF₄
等の雰囲気を用いた平行なプレートの反応器中に
おける反応性イオン食刻により、除去される。反
応性イオン食刻による除去は、接点領域のアンダ
ーカツトを無くしてくれる。ポリシリコン上の残
つているSi₃N₄層は、熱せられた（165℃）
H₃PO₄を用いて除去される。ポリシリコン層は、
約115℃に加熱されたパイロカテコール食刻溶液
を用いて除去される。食刻溶液は、エチレンジア
ミン、パイロカテコール及びイオン化されていな
い（de−ionized）水（7.5ml：2.5ｇ：１mlの比）
を含む。このプロセスの結果、絶縁層上に狭い寸
法の誘電体領域即ち側壁のパターンを生じる。ア
ルミニウム層が、第１絶縁層及び側壁の全表面上
に真空蒸着で全面付着される。このアルミニウム
層の厚さは約8000Åである。狭い寸法の合成領域
は、二酸化シリコン、窒化シリコン、ポリシリコ
ンの第２層及びポリシリコンの第２層の酸化から
形成された二酸化シリコン層より成る。ポリイミ
ド層は通常のスピン・オン・プロセスにより適用
される。構造体は反応性イオン食刻される。食刻
は、約40ミクロンHgの圧力及び500ワツトの入力
電力で、酸素雰囲気を用いる平行なプレートの反
応器中で行なわれる。写真中の白い塊は、試料の
準備中に生じたシリコン片である。塊は、本来の
構造体における欠陥ではない。金属層は、800ml
の燐酸、50mlの硝酸、50mlの酢酸、100mlのイオ
ン化されていない水、45℃の温度の表面活性剤２
乃至３mlを含む溶液を用いて食刻される。残つて
いるポリイミド層は、たる（barrel）型のプラズ
マ食刻装置、酸素雰囲気及び300乃至400ワツトの
入力電力を用いる典型的な酸素灰化プロセスより
除去される。金属の側壁即ち狭い寸法の領域が互
いに金属接点領域を分離する。 ポリシリコンの第１の層のRIE（反応性イオン
食刻）の間、熱二酸化シリコンに対するポリシリ
コンの食刻速度の比が10倍より大きいので、エピ
タキシヤル・シリコン基への影響は、食刻ストツ
プとして働らく二酸化シリコン層のような第１の
絶縁層により妨げる。ポリシリコンの第１の層の
食刻後に成長された800ÅのSiO₂及び500Åの
Si₃N₄の膜は、エミツタ・ベース接合に対して表
面安定化を提供する。さらに、500ÅのSi₃N₄膜
は、側壁形成の間に食刻ストツプ及び接点の酸化
障壁として働らく。ポリシリコンの第２の付着は
主に、狭い寸法の絶縁領域の幅を決める。3700Å
の再酸化層は、ポリシリコンの第１の層の除去の
間、ポリシリコンの第２の層を保護する。他の全
ての領域もまた、ポリシリコンの第１の層により
保護される。 金属の付着後、金属はスタツドの側面上では実
質的により薄くなる。スタツド間の金属ライン幅
は、3.0μのフオトリソグラフイ画成開孔から
1.4μmまで減少された。これらの試料のスタツド
幅は0.8μmであり、高さは約1.1μmである。 最終的な構造体が、第１５Ｆ図に示されてい
る。隣接する金属ラインの完全な分離を達成する
ために、スタツドの頂上から全ての金属が除去さ
れた。幾くつかの異なる形状の構造体について、
電気的な連続性のテスストが行なわれた。金属の
シヨートは全く見つからなかつたし、二酸化シリ
コンの第１の絶縁層のブレークダウンが約25Vで
起つた後においてのみ、構造体はテストがうまく
行かなかつた。曲線のグラフが第１５図に示され
ている。 制限されずに立つた側壁のスタツド構造体が製
造された。反応性イオン食刻及び側壁のポリシリ
コンの食刻の間に、下のエピタキシヤル層は、全
ての領域にSiO₂膜が存在するので、影響されな
い。スタツドの高さは1.1μmであり、幅は0.8μm
であつた。 さらに、金属ラインの分離を得るために、スタ
ツド領域の上の金属の選択的な露出及び除去が達
成され得ることが、示された。金属ラインの幅
は、公称値から1.6μmも減少され得る（3μmから
1.4μmへ）。さらに、完全な金属の適用範囲が全
ての接点領域で得られる。全ての金属の像は、
“ピーク”の金属の食刻後、それらの大きさに独
立に得られた。

【図面の簡単な説明】

第１図及び第２図は、公知の先行技術によるバ
イポーラ・トランジスタ構造体を概略的に示す。
第３図は、本発明によるバイポーラ・トランジス
タ構造体の１実施例を概略的に示す。第４図は、
第１及び第２の図に示された先行技術の構造体と
第３図の実施例との間の電流スイツチ・エミツ
タ・フオロア論理ゲート機能の比較を示す。第５
Ａ乃至第５Ｆの図は、本発明の装置構造を形成す
るためのある方法の実施例を示す。第６図は、本
発明の電界効果トランジスタの実施例を示す。第
７Ａ乃至第７Ｇの図は、本発明により装置構造体
を製造する他の方法の実施例を示す。第８図は、
第７Ａ乃至第７Ｇの図のプロセスの結果の平面図
を示す。第９Ａ乃至第９Ｈの図は、本発明により
製品を形成するためのさらに他の方法の実施例及
びその結果出来る構造体を示す。第１０及び第１
１の図は、本発明により作られる第１２図のメモ
リ・セルについての製造の２つの異なる段階にお
ける水平方向のレイアウトを示す。第１３Ａ乃至
第１３Ｄの図は、本発明の他の方法の実施例を使
用してさらに小さなバイポーラ・トランジスタを
作るプロセスを示す。第１４Ａ乃至第１４Ｃの図
は、本発明の一部分としてセルフ・アラインされ
たポリシリコンのエミツタ接点の形成方法の実施
例を示す。第１５図は、テスト・パターンについ
ての連続性のテスト結果を示すグラフである。 ５０……基体、５２……第１絶縁層、５３……
ポリシリコン層、５５……第２絶縁層、５６……
狭い寸法の領域、５７……導電体層。

Claims (1)

1. 【特許請求の範囲】 １ 表面にベース領域を有する半導体基板を準備
   し、 前記基板の表面に絶縁性の第１の層を形成し、 前記第１の層の上にドライ食刻可能な中間層を
   形成し、 垂直方向に優先食刻するドライ食刻により、エ
   ミツタ接点形成位置において前記中間層に実質的
   水平面及び実質的垂直面を有する開孔を形成し、 前記実質的水平面及び前記実質的垂直面に第２
   の層を形成して、垂直方向に優先食刻するドライ
   食刻で前記第２の層を食刻することにより、前記
   実質的水平面上の前記第２の層を除去するととも
   に前記実質的垂直面に前記第２の層を残して、前
   記実質的垂直面に絶縁層を形成し、 前記基板の表面にエミツタ領域を形成し、 前記中間層を食刻して、前記実質的垂直面の前
   記絶縁層を前記基板に残し、 前記第１の層に前記ベース領域への接点開孔を
   形成し、 前記実質的垂直面の前記絶縁層により電気的に
   分離されて前記ベース領域及び前記エミツタ領域
   に接触する部分を有する導電体層を形成すること
   を含むバイポーラ型半導体装置の製造方法。 ２ 前記第２の層が絶縁物質に変換可能な半導体
   物質であり、前記実質的垂直面に絶縁層を形成す
   ることが、前記半導体物質を絶縁物質に変換する
   ことを含む、特許請求の範囲第１項記載のバイポ
   ーラ型半導体装置の製造方法。