JPH04320565A - マルチプロセッシング処理に関する一方式 - Google Patents

マルチプロセッシング処理に関する一方式

Info

Publication number
JPH04320565A
JPH04320565A JP8843891A JP8843891A JPH04320565A JP H04320565 A JPH04320565 A JP H04320565A JP 8843891 A JP8843891 A JP 8843891A JP 8843891 A JP8843891 A JP 8843891A JP H04320565 A JPH04320565 A JP H04320565A
Authority
JP
Japan
Prior art keywords
program
control
programs
central processing
multiprocessing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8843891A
Other languages
English (en)
Inventor
Daizo Kikko
大造 橘高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8843891A priority Critical patent/JPH04320565A/ja
Publication of JPH04320565A publication Critical patent/JPH04320565A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一つ以上の中央処理
装置をもつ計算機システムのオペレーティングシステム
に関するものである。
【0002】
【従来の技術】従来この種の実現方式として、図1に記
すものが有った。この図において、 1  各種のIOデバイスを意味する。 2  IOデバイスと3:中央処理装置を繋ぐバスを意
味する。 3  中央処理装置 4  5:制御プログラムのコントロールテーブル5 
 各種制御プログラム 6  各種問題プログラム
【0003】図1は、計算機システムを描いたもので有
る。処理の流れを順に説明する。 (1)問題プログラム6からオペレーティングシステム
を構成する制御プログラム5に要求がでる。 (2)制御プログラム5は、自分のコントロールテーブ
ル4の中央処理装置3間の競合を避け、自らの処理を行
なう。その後、順次それぞれの制御プログラムに処理を
渡す。 (3)個々の中央処理装置3は、2のバスを通じて、ど
れかのIOデバイスに要求を出す。このとき、どの中央
処理装置もすべてのIOデバイスに要求が出せる。 上記処理の流れは、マルチプログラミング環境で処理さ
れる。すなわち、問題プログラム6のa〜cまでが、タ
イムシェヤで実行される。ここでの、制御プログラムと
は論理的なファイルの入出力制御するプログラムや、I
OデバイスにスタートIOを出すプログラム、回線のプ
ロトコルを制御するプログラム、端末の制御を行なうプ
ログラムなどからなる。
【0004】
【発明が解決しようとする課題】従来の技術で最もS/
Wのプログラミングとして困難な課題は、ある種の制御
プログラムが、同時に複数の中央処理装置で実行される
ことにより、その制御を司るコントロールテーブルの排
他制御を行なう点にある。制御プログラムが、このコン
トロールテーブルを変更するタイミングは、その処理の
過程で幾く箇所もあるのが通常である。その全ての点に
於て排他制御が確実に行なえなければシステムは安全に
稼動できない。図1のような構成の従来のシステムでは
、この競合点の多さが技術的な問題点となっている。
【0005】この発明は上記のような問題点を解消する
ためになされたもので、制御プログラムによるコントロ
ールテーブルの競合を可能な限り最少にすることを目的
としている。
【0006】
【課題を解決するための手段】この発明は、それぞれの
制御プログラムを問題プログラムと同等のスケジューリ
ング対象となる複数のプロセスとして実行し、同じ処理
を行なうのプロセスは必ず同一の中央処理装置で実行す
るようにしたものである。
【0007】
【作用】上記のように、同一の制御を行なう制御プロセ
スを必ず同一の中央処理装置で実行することにより、そ
の制御プログラムが管理するコントロールテーブルが同
時に変更するされることはなくなる。このことにより、
その制御プログラムはコントロールテーブルの排他制御
を行なう必要はなくなる。したがって、制御プログラム
の作りが非常に単純となる。
【0008】
【実施例】図2に本発明の実施例を記す。5を除く要素
は図1と同等なので説明を割愛する。5’図1で制御プ
ログラムとして、オペレーティングシステムの中にあっ
たが、本発明では、これらの制御プログラムは、問題プ
ログラムと同等のスケジュール単位として存在する。7
  オペレーティングシステムを構成するプログラムの
内、スケジュールなどのプロセスの管理やメモリ管理や
プロセス間の通信機能など行なう中核のプログラムであ
る。
【0009】図2について説明する。ここで、スケジュ
ールの対象となるプログラムをプロセスと呼ぶことにす
る。図1でオペレーティングシステムの一部を構成して
いた制御プログラムはスケジュール対象として6a〜6
bの問題プログラムと同等に扱われる。ただし、問題プ
ログラムとちがって、これらの制御プロセスは、一度あ
るCPUにスケジュールされたら以降他のCPUで実行
されることはない。制御プロセスは、5d’のように処
理の効率化のため複数のプロセスからなることもあるが
、同種のプログラムは必ず同じCPUにスケジュールさ
れる。このことにより、個々の制御プログラムが参照す
るコントロールテーブルは必ず一つのCPUからしかア
クセスされなくなる。したがって、制御プログラムはコ
ントロールテーブルの競合の為に排他制御を行なう必要
はなくなる。
【0010】
【発明の効果】以上のように本発明により、オペレーテ
ィングシステムを構成する制御プログラムを分割し、同
種の制御プログラム間でのコントロールテーブルの排他
制御の必要をなくしたことにより、それぞれの制御プロ
グラムが容易に開発することができる。
【図面の簡単な説明】
【図1】従来の対称型マルチプロセッシングオペレーテ
ィングシステムの構成図。
【図2】本発明を適用した際の対称型マルチプロセッシ
ングオペレーティングシステムの構成図。
【符号の説明】
1  各種IOデバイス 2  バス 3  中央処置装置 4  制御プログラムのコントロールテーブル5  各
種プログラム 6  各種問題プログラム

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  一つ以上の中央処理装置(CPU)と
    、磁気ディスクや回線などの入出力装置を備えた計算機
    システムにおいて、各IOデバイス毎の下位プログラム
    と、論理的にファイルを扱うプログラムと、回線のプロ
    トコルを扱うプログラムと、端末を制御するプログラム
    などに計算機上の処理を分割し、個々をスケジューリン
    グ対象の制御プロセスとして扱うこと、分割された制御
    プロセスと処理対象となる問題処理プログラムを、個々
    のCPUに静的に配置し処理を行なう様にしたことを特
    徴としたマルチプロセッシング処理に関する方式である
JP8843891A 1991-04-19 1991-04-19 マルチプロセッシング処理に関する一方式 Pending JPH04320565A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8843891A JPH04320565A (ja) 1991-04-19 1991-04-19 マルチプロセッシング処理に関する一方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8843891A JPH04320565A (ja) 1991-04-19 1991-04-19 マルチプロセッシング処理に関する一方式

Publications (1)

Publication Number Publication Date
JPH04320565A true JPH04320565A (ja) 1992-11-11

Family

ID=13942804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8843891A Pending JPH04320565A (ja) 1991-04-19 1991-04-19 マルチプロセッシング処理に関する一方式

Country Status (1)

Country Link
JP (1) JPH04320565A (ja)

Similar Documents

Publication Publication Date Title
US6820187B2 (en) Multiprocessor system and control method thereof
DE60127357T2 (de) Ausführung von einem PCI-Arbiter mit dynamischem Prioritätsschema
JPH04320565A (ja) マルチプロセッシング処理に関する一方式
JPH1049388A (ja) 入出力制御装置
JPS6347835A (ja) パイプライン計算機
JPS61136159A (ja) シングルチツプマイクロコンピユ−タ
JPS5878237A (ja) デ−タ転送処理切換方法
JP2511012B2 (ja) タスクタ−ミネ−シヨン方式
JPS63636A (ja) タスク制御方式
JPS59111563A (ja) マルチプロセツサの制御方式
JP3038257B2 (ja) 電子計算機
JPS6162158A (ja) デ−タ授受システム
JPS6223895B2 (ja)
JPS62209635A (ja) 非同期通信におけるシステム管理フアイルアクセス方式
JPH03116261A (ja) マルチプロセッサ制御方式
JPS63113637A (ja) ハツシユ・テ−ブル・エントリ排他処理方式
JPH03109661A (ja) データ処理装置
JPH02230429A (ja) データアクセス制御方式
JPS63153635A (ja) デ−タ転送速度指定方式
JPH0690671B2 (ja) 入出力装置のアクセス方法
JPS61216069A (ja) チヤネル制御方式
JPH01166223A (ja) 情報処理方式
JPH0492953A (ja) 起動受け付け方法
JPH03100853A (ja) プロセッサ間通信方式
JPH0581217A (ja) マルチプロセツサ制御システムのプログラム供給方法