JPH04321334A - 多重化データマスク制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数チャネルのデータを
予め決められたタイムスロット位置に多重化したデータ
に対しその中の特定のチャネルのデータをマスクするた
めの多重化データマスク制御回路に関する。

【０００２】

【従来の技術】従来のこの種の多重化データマスク制御
回路は、各タイムスロットごとにマスク用のタイミング
信号を発生させておき、マスクすべきチャネル番号を示
す指定信号をアドレス信号に変換した信号でそのチャネ
ルのマスク用タイミング信号を選択し、これによりメモ
リからの読出しデータをマスクしている。

【０００３】図３は従来の多重化データマスク制御回路
の回路図であり、アドレス変換部１，アドレス制御部２
，メモリ部３，タイミング作成部７，タイミング選択部
８，論理積回路５から成る。

【０００４】図４は図３の回路の動作を示す信号タイミ
ング図である。次に図３，図４を用いて従来回路の動作
を説明する。

【０００５】入力データ（信号ａ）は、アドレス制御部
２の制御によりメモリ部３に書き込まれ、次に各チャネ
ルのデータＤ１〜Ｄ８は決められた順番で各タイムスロ
ット位置にメモリ部３から読み出される（信号ｂ）。一
方マスクするべきチャネル番号の指定信号は、アドレス
変換部１に入力されてマスク指定チャネルアドレス信号
ｃに変換されタイミング選択部８へ送られる。タイミン
グ作成部７にて作成された各チャネルのマスク用タイミ
ング信号ｆ〜ｍがタイミング選択部８へ入力されており
、この中からマスク指定チャネルアドレス信号ｃで指定
されるタイミング信号（図４では第５チャネル用の信号
ｊ）を選択する。そして、選択された信号ｊとメモリ出
力の信号ｂとの論理積をとることにより、指定されたチ
ャネルのデータをマスクした出力データ（信号ｅ）を得
ている。

【０００６】

【発明が解決しようとする課題】上述した従来の多重化
データマスク制御回路では、各チャネルのマスク用のタ
イミング信号を予め作成しておき、所要のタイミング信
号をアドレス信号で選択してデータをマスクさせている
ので、各チャネルのマスク用タイミング信号作成のため
に大規模な回路が必要であるという欠点がある。

【０００７】

【課題を解決するための手段】本発明の回路は、予め定
めた周期ごとに複数のチャネルのデータを書き込み、こ
れを決められた順番で読み出して送出するメモリ部と、
このメモリ部の読み出しアドレス信号をラッチし出力す
るアドレスラッチ部と、マスクすべきチャネル番号を前
記メモリ部のアドレス信号に変換するアドレス変換部と
、このアドレス変換部にて変換した信号と前記アドレス
ラッチ部の出力信号との排他的論理和信号を発する第１
のゲート回路と、この排他的論理和信号と前記メモリ部
の読み出しデータとの論理積信号を発し出力する第２の
ゲート回路とを備えている。

【０００８】

【実施例】次に本発明について、図面を参照して説明す
る。

【０００９】図１は本発明の一実施例を示す回路図であ
り、図２は本実施例の動作を例示する信号タイミング図
である。本実施例の回路は、アドレス変換部１，アドレ
ス制御部２，メモリ部３，排他的論理和回路４，論理積
回路５，アドレスラッチ部６を有しており、入力データ
（信号ａ）はアドレス制御部２の制御によりメモリ部３
に書き込まれ、次に第１ないし第８チャネルの各データ
Ｄ１〜Ｄ８は決められた順番で各タイムスロット位置に
メモリ部３から読み出される（信号ｂ）。

【００１０】この時、アドレス制御部２からメモリ部３
へ送られる読み出し用アドレス信号をアドレスラッチ部
６にラッチ信号（信号ｄ）として出力する。この信号ｄ
と、マスクすべきチャネル番号の指定信号をアドレス変
換部１で処理して得るマスク指定チャネルアドレス信号
（信号ｃ）とを、排他的論理和回路４へ送って、両者が
一致したタイムスロッロ位置（図２では第５チャネルの
データＤ５のタイムスロット位置）でだけ“０”を出力
させる。この排他的論理和回路４の出力信号とメモリ部
３から出力される信号ｂとを論理積回路５に入力するこ
とにより、指定されたチャネルのデータ（図２ではデー
タＤ５）をマスクした出力データ（信号ｅ）を得る。

【００１１】

【発明の効果】以上説明したように本発明によれば、マ
スクすべきチャネルの番号を示す指定信号をメモリのア
ドレス信号に変換した信号とメモリの読み出しアドレス
信号をラッチした信号との排他的論理和をとり、指定チ
ャネルのデータをマスクさせることにより、大規模なタ
イミング作成回路が不要となり、回路規模を従来よりも
小形化できる。

【図面の簡単な説明】

【図１】本発明の実施例の回路図。

【図２】本発明の実施例の信号タイミング図。

【図３】従来回路の回路図。

【図４】従来回路の信号タイミング図。

【符号の説明】

１　　　　アドレス変換部 ２　　　　アドレス制御部 ３　　　　メモリ部 ４　　　　排他的論理和回路 ５　　　　論理積回路 ６　　　　アドレスラッチ部 ７　　　　タイミング作成部 ８　　　　タイミング選択部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　予め定めた周期ごとに複数のチャネル
   のデータを書き込み、これを決められた順番で読み出し
   て送出するメモリ部と、このメモリ部の読み出しアドレ
   ス信号をラッチし出力するアドレスラッチ部と、マスク
   すべきチャネル番号を前記メモリ部のアドレス信号に変
   換するアドレス変換部と、このアドレス変換部にて変換
   した信号と前記アドレスラッチ部の出力信号との排他的
   論理和信号を発する第１のゲート回路と、この排他的論
   理和信号と前記メモリ部の読み出しデータとの論理積信
   号を発し出力する第２のゲート回路とを備えていること
   を特徴とする多重化データマスク制御回路。