JPH0432242A - 半導体ｉｃの自動接続方法 - Google Patents
半導体ｉｃの自動接続方法Info
- Publication number
- JPH0432242A JPH0432242A JP2139394A JP13939490A JPH0432242A JP H0432242 A JPH0432242 A JP H0432242A JP 2139394 A JP2139394 A JP 2139394A JP 13939490 A JP13939490 A JP 13939490A JP H0432242 A JPH0432242 A JP H0432242A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- chip
- wire
- lead frame
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体ＩＣのチップ部とパッケージピン、す
なわち、チップの周囲に配設された多数のパッドとチッ
プの前記パッドに対応して設けられるリードフレームと
をＣＡＤ又はＡＤ等により自動的に接続する接続方法に
関する。
なわち、チップの周囲に配設された多数のパッドとチッ
プの前記パッドに対応して設けられるリードフレームと
をＣＡＤ又はＡＤ等により自動的に接続する接続方法に
関する。
半導体ＩＣチップはパッケージに固定され、パッケージ
のリードとチップの電極はボンディングによって接続さ
れ、次いでチップはモールドされ仕上げ処理がされる。
のリードとチップの電極はボンディングによって接続さ
れ、次いでチップはモールドされ仕上げ処理がされる。
前記ボンディング工程は、主にワイヤボンディング法に
より行なわれるが、この際パッドとリードフレームとは
できるだけ近い距離に存在するもの同士を接続すること
あるいは接続ワイヤが互いに交叉しないことが望まれる
。また、近年のＬＳＩの高集積化に伴い、チップ内部の
高密度化と共にパッケージビン数も数百本というように
増大し、チップとパッケージピン間を接続する作業を正
確に素早く行なうことが要求されている。
より行なわれるが、この際パッドとリードフレームとは
できるだけ近い距離に存在するもの同士を接続すること
あるいは接続ワイヤが互いに交叉しないことが望まれる
。また、近年のＬＳＩの高集積化に伴い、チップ内部の
高密度化と共にパッケージビン数も数百本というように
増大し、チップとパッケージピン間を接続する作業を正
確に素早く行なうことが要求されている。
従来のパッケージとチップのパッドとの接続は、図面上
にチップとパッケージのピン情報を記載し、経験的に得
られた接続ルールに従ってパッドとリードフレーム間の
接続情報を手動で得るようにしていた。
にチップとパッケージのピン情報を記載し、経験的に得
られた接続ルールに従ってパッドとリードフレーム間の
接続情報を手動で得るようにしていた。
ところが、ＬＳＩチップの高密度化とパッケー、ジピン
数の増大により、接続情報の図面への記入に多大な時間
がかかり、かつその接続情報が図面上で複雑であるため
、各ワイヤに対応する図面上の接続線が接続ルールに従
っているか否かのチツェックも容易ではなくなった。し
たがって、ＬＳＩ製作後の試験で接続ミスが発見され、
再びＬＳＩ製作をやり直さなければならないということ
がしばしば生じている。
数の増大により、接続情報の図面への記入に多大な時間
がかかり、かつその接続情報が図面上で複雑であるため
、各ワイヤに対応する図面上の接続線が接続ルールに従
っているか否かのチツェックも容易ではなくなった。し
たがって、ＬＳＩ製作後の試験で接続ミスが発見され、
再びＬＳＩ製作をやり直さなければならないということ
がしばしば生じている。
本発明は、かかる点に鑑み、チップとパッケージのピン
情報をデータベース化し、更にチップとピン間の接続ル
ールをもデータベース化することにより、プログラムに
よりそのデータベースを参照しながらチップとパッケー
ジ間の接続を自動的に行うことにより、ルールに基づい
た正確な接続情報を素早く自動生成することを目的とす
る。
情報をデータベース化し、更にチップとピン間の接続ル
ールをもデータベース化することにより、プログラムに
よりそのデータベースを参照しながらチップとパッケー
ジ間の接続を自動的に行うことにより、ルールに基づい
た正確な接続情報を素早く自動生成することを目的とす
る。
ｍ１図は本発明の原理説明図である。ＬＳＩのチップ部
のパッドの位置情報とチップ部の周りに配設されたリー
ドフレームの位置情報を図形パターンに展開して記録し
たファイル１と、前記バットとリードフレームとを接続
する際の経験的に割り出した接続ルールを記録した接続
ルールファイルとを準備し、これら両ファイルがらの情
報を処理装置３に入力して前記図形パターン上で接続ル
ールに従って所定のプログラムで接続線を配線し、その
配線情報を接続情報ファイル４に記録し、この接続情報
に従ってボンディング装置を作動せしめる。
のパッドの位置情報とチップ部の周りに配設されたリー
ドフレームの位置情報を図形パターンに展開して記録し
たファイル１と、前記バットとリードフレームとを接続
する際の経験的に割り出した接続ルールを記録した接続
ルールファイルとを準備し、これら両ファイルがらの情
報を処理装置３に入力して前記図形パターン上で接続ル
ールに従って所定のプログラムで接続線を配線し、その
配線情報を接続情報ファイル４に記録し、この接続情報
に従ってボンディング装置を作動せしめる。
本発明では、第１図の如く、処理装置３がプログラムに
従って動作することにより、チップ情報とパッケージピ
ン情報をデータベースファイル１より認識し、接続ルー
ルファイル２を参照しながらチップとピン間の接続を行
い、接続情報を自動生成してファイル７に格納する。
従って動作することにより、チップ情報とパッケージピ
ン情報をデータベースファイル１より認識し、接続ルー
ルファイル２を参照しながらチップとピン間の接続を行
い、接続情報を自動生成してファイル７に格納する。
従ってプログラムにより配線を自動的に行うので、人間
が行う場合よりも正確に素早くパッケージとチップ間の
接続を自動的に行うことが可能となる。
が行う場合よりも正確に素早くパッケージとチップ間の
接続を自動的に行うことが可能となる。
以下図面を参照して本発明の一実施例について説明する
。
。
第２図において、符号１０はパッケージを示し、このパ
ッケージ１０上の中央部分にはチップ部１１が固定され
ている。このチップ部１１の周辺近傍には所定間隔でパ
ッド１２．１２・・・１２が配設され、一方前記チツブ
部１１の周辺に沿ってす−ドフレーム１３．１３・・・
１３が配設されている。
ッケージ１０上の中央部分にはチップ部１１が固定され
ている。このチップ部１１の周辺近傍には所定間隔でパ
ッド１２．１２・・・１２が配設され、一方前記チツブ
部１１の周辺に沿ってす−ドフレーム１３．１３・・・
１３が配設されている。
前記多数のパッドｊ−２とこれに対応して設けられた多
数のリードフレーム１３間にワイヤーボンディング法に
よってワイヤＷが接続されている。これら多数のワイヤ
Ｗはボンディング装置によって以下に示すような方法で
得られたワイヤの接続情報に基づいて接続される。
数のリードフレーム１３間にワイヤーボンディング法に
よってワイヤＷが接続されている。これら多数のワイヤ
Ｗはボンディング装置によって以下に示すような方法で
得られたワイヤの接続情報に基づいて接続される。
第３図は本発明の一実施例であるワイヤーボンディング
方法のフローチャートを示したものである。このフロー
チャートは、ＣＡＤあるいはＤＡ等の処理装ｒ１３にお
ける動作を示したものであり、前記処理装置３内には、
チップ１．１とパッケージ】０のリードフレーム１３の
配置関係を示した図形パターンファイル１が収納される
と共に、前記ワイヤＷを接続するときの接続ルールが記
録された接続ルールファイル２が予め収納されている。
方法のフローチャートを示したものである。このフロー
チャートは、ＣＡＤあるいはＤＡ等の処理装ｒ１３にお
ける動作を示したものであり、前記処理装置３内には、
チップ１．１とパッケージ】０のリードフレーム１３の
配置関係を示した図形パターンファイル１が収納される
と共に、前記ワイヤＷを接続するときの接続ルールが記
録された接続ルールファイル２が予め収納されている。
前記処理装置３内には、第３図に示すようなボンディン
グワイヤ情報の自動生成プログラムが記録されている。
グワイヤ情報の自動生成プログラムが記録されている。
まず処理装置３の初期設定が行なわれる（ステップＳｌ
）。この初期設定においては使用するメモリ領域の初期
設定あるいは使用するテーブル領域の初期設定が行なわ
れる。一般に、ＣＡＤ等においては前記図形パターンフ
ァイル１に記録されている情報はＣＲＴ上に表示され、
オペレータはＣＲＴの画面を見ながらワイヤＷを配線し
ていく。
）。この初期設定においては使用するメモリ領域の初期
設定あるいは使用するテーブル領域の初期設定が行なわ
れる。一般に、ＣＡＤ等においては前記図形パターンフ
ァイル１に記録されている情報はＣＲＴ上に表示され、
オペレータはＣＲＴの画面を見ながらワイヤＷを配線し
ていく。
ボンディングワイヤＷの接続処理においては（ステップ
Ｓ２）、まず第４図に示すようにチップ部ゴー１の各片
の両端のパッドとリードフレーム等を接続する。すなわ
ち、チップ部１１の上辺の両端部分ノパッド１２ ａ、
、 １２ ａと、これに対応するリードフレーム１３ａ
、１３ａを接続する。
Ｓ２）、まず第４図に示すようにチップ部ゴー１の各片
の両端のパッドとリードフレーム等を接続する。すなわ
ち、チップ部１１の上辺の両端部分ノパッド１２ ａ、
、 １２ ａと、これに対応するリードフレーム１３ａ
、１３ａを接続する。
次いでこれと共に残りの各辺の両端部分のパッド１２ｂ
、１２ｂと１３ｂ、１３ｂ、パッド１２Ｃ１３−２ｃと
リードフレーム１３ｃ、１３ｃおよびパッド１２ｄ、１
２ｄとリードフレーム１３ｄ１１、３ ｄとをそれぞれ
接続する。次いで、チップ部１１の中心部Ｏからコーナ
ーに存在するコーナーリードフレーム１３ａ、１３ｂ、
１３ｃ、１３ｄを除く各リードフレームに直線ＩＳ１・
・・ｌを引き、各リードフレーム１３に対応する直線ｌ
に最も近いパッド１２を対象としてパッド１２とリード
フレーム１３間を接続していく。
、１２ｂと１３ｂ、１３ｂ、パッド１２Ｃ１３−２ｃと
リードフレーム１３ｃ、１３ｃおよびパッド１２ｄ、１
２ｄとリードフレーム１３ｄ１１、３ ｄとをそれぞれ
接続する。次いで、チップ部１１の中心部Ｏからコーナ
ーに存在するコーナーリードフレーム１３ａ、１３ｂ、
１３ｃ、１３ｄを除く各リードフレームに直線ＩＳ１・
・・ｌを引き、各リードフレーム１３に対応する直線ｌ
に最も近いパッド１２を対象としてパッド１２とリード
フレーム１３間を接続していく。
このようにして各ワイヤＷの接続が終了したならば、接
続内容を接続ルールに従ってチエツクしていく （ステ
ップＳ３）。前記接続ルールにはワイヤＷの配線状態に
おけるルールと電気的ルールの２つのルールがある。ワ
イヤの配置に関する接続ルールとしては、ワイヤのチッ
プ部への入射角（ワイヤとチップ部が交わるところの鋭
角側をいう）、ワイヤ同士の交叉、ワイヤ長、ワイヤと
リードフレーム間の距離、ワイヤのチップを横切る距離
及びワイヤのリードフレームを横切る距離等の項目が挙
げられる。また電気的ルールとしてはパッケージとチッ
プ間の接続部分の電位が所定電位を有しているかという
ことが挙げられる。
続内容を接続ルールに従ってチエツクしていく （ステ
ップＳ３）。前記接続ルールにはワイヤＷの配線状態に
おけるルールと電気的ルールの２つのルールがある。ワ
イヤの配置に関する接続ルールとしては、ワイヤのチッ
プ部への入射角（ワイヤとチップ部が交わるところの鋭
角側をいう）、ワイヤ同士の交叉、ワイヤ長、ワイヤと
リードフレーム間の距離、ワイヤのチップを横切る距離
及びワイヤのリードフレームを横切る距離等の項目が挙
げられる。また電気的ルールとしてはパッケージとチッ
プ間の接続部分の電位が所定電位を有しているかという
ことが挙げられる。
次にワイヤの接続ルールについて詳細に説明する。
第５図は、ワイヤＷのチップ部１１ａの入射角を示した
ものであり、ここで入射角とはワイヤＷとチップ部１１
のチップ枠１１ａとが父わるところの鋭角側をいう。各
ワイヤＷについてはＡ、Ｂ。
ものであり、ここで入射角とはワイヤＷとチップ部１１
のチップ枠１１ａとが父わるところの鋭角側をいう。各
ワイヤＷについてはＡ、Ｂ。
Ｃ，Ｄ、Ｅが入射角となる。この入射角は経験則上４０
°よりも大きいことが望ましく、第５図の状態において
は入射角ＡＢＣが４０°よりも大きくなっており、入射
角り及びＥが４０°よりも小さくなっており、２つのワ
イヤＷが適切に配線されていないこととなる。
°よりも大きいことが望ましく、第５図の状態において
は入射角ＡＢＣが４０°よりも大きくなっており、入射
角り及びＥが４０°よりも小さくなっており、２つのワ
イヤＷが適切に配線されていないこととなる。
第６図はワイヤＷ同士が交叉して接触している状態を示
し、ワイヤＷが、他のワイヤＷ上を横切らないように、
配線することが必要である。第６図に示すようにワイヤ
同士が交叉する場合には、パッド１２及びリードフレー
ム１３の配置を変化させる必要がある。尚このルールは
同一リードフレーム１３に複数のワイヤＷを配線する場
合には適用しないこととする。
し、ワイヤＷが、他のワイヤＷ上を横切らないように、
配線することが必要である。第６図に示すようにワイヤ
同士が交叉する場合には、パッド１２及びリードフレー
ム１３の配置を変化させる必要がある。尚このルールは
同一リードフレーム１３に複数のワイヤＷを配線する場
合には適用しないこととする。
ワイヤを互いに交叉させないというチエツク項目に対す
る第６図の各ワイヤの判定を表１に示す。
る第６図の各ワイヤの判定を表１に示す。
表１
５０ミクロン離れていることが必要である。このチエツ
ク項目に関し、パッケージがプラスチックの場合にはそ
の距離が１００ミクロン以上必要であり、セラミックの
場合には１段目は１００ミクロン以上、２段目は５０ミ
クロン以上必要とされる。第７図においてワイヤＷ１と
隣接するリードフレーム１３との距離Ｌ１は１２０ミク
ロンでありワイヤＷ２と隣接するリードフレーム１３と
の距離Ｌ２は９０ミクロンであり、更にワイヤＷ３と隣
接するリードフレーム１３との距離Ｌ１３は１８０ミク
ロンである。従ってその判定結果は表２に示すようにな
る。
ク項目に関し、パッケージがプラスチックの場合にはそ
の距離が１００ミクロン以上必要であり、セラミックの
場合には１段目は１００ミクロン以上、２段目は５０ミ
クロン以上必要とされる。第７図においてワイヤＷ１と
隣接するリードフレーム１３との距離Ｌ１は１２０ミク
ロンでありワイヤＷ２と隣接するリードフレーム１３と
の距離Ｌ２は９０ミクロンであり、更にワイヤＷ３と隣
接するリードフレーム１３との距離Ｌ１３は１８０ミク
ロンである。従ってその判定結果は表２に示すようにな
る。
第７図は、ワイヤとリードフレームの距離のチエツク項
目を示す接続ルール説明図であり、一般には、ワイヤＷ
が他の同一平面上のリードフレーム１３から少なくとも
１００ミクロン以上離れているようにパッド１２を配置
する。尚、２段ＰＫＧの場合下の段の場合のリードフレ
ームから第８図はワイヤの長さに関する接続ルール説明
図であり、セラミックワイヤの場合に、最大ワイヤ長が
３ｍ以下になるように各パッド１２を配置する。この場
合超音波ＡＬワイヤ逆ボンディングの場合はその長さを
２．５ｔｍ以下とする。またワイヤピッチ１７０ミクロ
ン以上のＡＬ順ボンドは３．５閣以下とする。更に段差
Ｈが２５０ミクロン以上ある場合はＡＬ逆ボンドも３ｍ
以下とする。
目を示す接続ルール説明図であり、一般には、ワイヤＷ
が他の同一平面上のリードフレーム１３から少なくとも
１００ミクロン以上離れているようにパッド１２を配置
する。尚、２段ＰＫＧの場合下の段の場合のリードフレ
ームから第８図はワイヤの長さに関する接続ルール説明
図であり、セラミックワイヤの場合に、最大ワイヤ長が
３ｍ以下になるように各パッド１２を配置する。この場
合超音波ＡＬワイヤ逆ボンディングの場合はその長さを
２．５ｔｍ以下とする。またワイヤピッチ１７０ミクロ
ン以上のＡＬ順ボンドは３．５閣以下とする。更に段差
Ｈが２５０ミクロン以上ある場合はＡＬ逆ボンドも３ｍ
以下とする。
またプラスチックワイヤの場合において、ＡＵワイヤ３
０μφ及び３８μφの場合にはそのワイヤ長を１．３〜
３ｍとし、ＡＵワイヤ２２μφの場合にはそのワイヤ長
を１．３〜２．５ｍｍとし、ＰＫＧの場合にはそのワイ
ヤ長を１．．３〜４閣の範囲とする。これら各長さは過
去の経験則上定まったものである。
０μφ及び３８μφの場合にはそのワイヤ長を１．３〜
３ｍとし、ＡＵワイヤ２２μφの場合にはそのワイヤ長
を１．３〜２．５ｍｍとし、ＰＫＧの場合にはそのワイ
ヤ長を１．．３〜４閣の範囲とする。これら各長さは過
去の経験則上定まったものである。
第８図においてはワイヤＷ１乃至Ｗ６までの各長さが示
されており、以下に示す表３には各ワイヤの種類とその
ワイヤ長の判定結果が示されている。
されており、以下に示す表３には各ワイヤの種類とその
ワイヤ長の判定結果が示されている。
表３
第９図は各ワイヤがチップ部１１及びリードフレームを
横断する長さに関する接続ルールを示したものであり、
ワイヤがセラミックからなる場合にα−Ｃｏａｔ品種の
時にはチップ部１１を横切る長さＬｌは５００ミクロン
以下であることが必要であり、またワイヤの材質がプラ
スチックの場合においてその長さが２ｍｍ〜３ｍｍの時
にはチップ部１１を横切る長さＬｌは５００ミクロン以
下であることが必要であり、リードフレームを横切る長
さＬ２は４００ミクロン以上であることが必要である。
横断する長さに関する接続ルールを示したものであり、
ワイヤがセラミックからなる場合にα−Ｃｏａｔ品種の
時にはチップ部１１を横切る長さＬｌは５００ミクロン
以下であることが必要であり、またワイヤの材質がプラ
スチックの場合においてその長さが２ｍｍ〜３ｍｍの時
にはチップ部１１を横切る長さＬｌは５００ミクロン以
下であることが必要であり、リードフレームを横切る長
さＬ２は４００ミクロン以上であることが必要である。
またワイヤの長さＬが１．３ｍｍ〜２ｗｌ１の範囲内の
時にはチップ部１１を横切るワイヤの長さＬ】−は３０
０ミクロン以下であることが必要であり、その時リード
フレームを横切る長さＬ２は２００ミクロン以下である
ことが必要である。又ＰＫＧを使用する時にはチップ部
１１を横切る長さには制限はないが、リードフレーム１
３を横切る長さＬ２は４００ミクロン以上であることが
必要である。第９図の各ワイヤの接続ルールに対する判
定結果とワイヤの種類が表４に示される。
時にはチップ部１１を横切るワイヤの長さＬ】−は３０
０ミクロン以下であることが必要であり、その時リード
フレームを横切る長さＬ２は２００ミクロン以下である
ことが必要である。又ＰＫＧを使用する時にはチップ部
１１を横切る長さには制限はないが、リードフレーム１
３を横切る長さＬ２は４００ミクロン以上であることが
必要である。第９図の各ワイヤの接続ルールに対する判
定結果とワイヤの種類が表４に示される。
前述したような各接続ルールに従って接続内容をチエツ
クしくステップＳ３）、各項目ごと接続ルールに合致し
ているかどうかをチツエクしくステップＳ４）、全ての
項目が接続ルールに合致している場合にはワイヤの配線
作業を終了し、もし１つでもチエツク項目に合致してい
ない場合には配線修正を行い（ステップＳ５）、配線修
正をしたならば再びステップＳ３に戻る。
クしくステップＳ３）、各項目ごと接続ルールに合致し
ているかどうかをチツエクしくステップＳ４）、全ての
項目が接続ルールに合致している場合にはワイヤの配線
作業を終了し、もし１つでもチエツク項目に合致してい
ない場合には配線修正を行い（ステップＳ５）、配線修
正をしたならば再びステップＳ３に戻る。
このようにＣＡＤ或いはＡＤ等を使用してワイヤボンデ
ィングのための接続情報を得、この接続情報に基づいて
ワイヤーボンディング装置を作動せしめ実際に半導体チ
ップのパッドとリードフレームと接続する。
ィングのための接続情報を得、この接続情報に基づいて
ワイヤーボンディング装置を作動せしめ実際に半導体チ
ップのパッドとリードフレームと接続する。
本発明は以上のように構成したので、半導体ＩＣのチッ
プ部とリードフレーム間の接続線の接続を自動的に行う
ことができ、短時間でしかも正確に接続線の配線を行う
ことができるという効果を奏する。
プ部とリードフレーム間の接続線の接続を自動的に行う
ことができ、短時間でしかも正確に接続線の配線を行う
ことができるという効果を奏する。
第１図は本発明の原理説明図、
第２図は半導体ＩＣの接続状態説明図、第３図は自動接
続処理のフローチャート、第４図は本発明の接続処理方
法を示す図、第５図乃至第９図は本発明に関する接続ル
ールの説明図である。 １・・・図形パターンファイル ２・・・接続ルールファイル ３・・・処理装置 ４・・・接続情報ファイル １０・・・パッケージ １１・・・チップ部 １２・・・パッド １３・・・リードフレーム 本発明の原理鉋明ｇ ＃ ｆ 回 本発朗Ｏ栴貌幻Ｊ１方光（示す図 燕４ ｇ
続処理のフローチャート、第４図は本発明の接続処理方
法を示す図、第５図乃至第９図は本発明に関する接続ル
ールの説明図である。 １・・・図形パターンファイル ２・・・接続ルールファイル ３・・・処理装置 ４・・・接続情報ファイル １０・・・パッケージ １１・・・チップ部 １２・・・パッド １３・・・リードフレーム 本発明の原理鉋明ｇ ＃ ｆ 回 本発朗Ｏ栴貌幻Ｊ１方光（示す図 燕４ ｇ
Claims (1)
- 半導体ＩＣのチップ部とチップ部の周囲に設けられる
パッケージのリードフレームとを接続線で接続する接続
方法において、前記チップ部とパッケージのリードフレ
ームの配置関係を記録した図形パターンファイルと、前
記チップ部とリードフレームとを接続する際の接続ルー
ルを記録した接続ルールファイルとを準備し、これら両
ファイルの情報に基づいて予め定めた接続制御プログラ
ムに従って自動的に接続情報を得、この接続情報に基づ
いて接続線を接続することを特徴とする半導体ＩＣの自
動接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139394A JP2524649B2 (ja) | 1990-05-29 | 1990-05-29 | 半導体ｉｃの自動接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139394A JP2524649B2 (ja) | 1990-05-29 | 1990-05-29 | 半導体ｉｃの自動接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0432242A true JPH0432242A (ja) | 1992-02-04 |
| JP2524649B2 JP2524649B2 (ja) | 1996-08-14 |
Family
ID=15244270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2139394A Expired - Fee Related JP2524649B2 (ja) | 1990-05-29 | 1990-05-29 | 半導体ｉｃの自動接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2524649B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171963A (ja) * | 1988-12-26 | 1990-07-03 | Nec Corp | リード配置設計システム |
-
1990
- 1990-05-29 JP JP2139394A patent/JP2524649B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171963A (ja) * | 1988-12-26 | 1990-07-03 | Nec Corp | リード配置設計システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2524649B2 (ja) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100403502C (zh) | 半导体器件的辅助设计装置 | |
| US6802048B2 (en) | Design support apparatus and method for designing semiconductor packages | |
| JP2002009105A (ja) | パターンの認識方法及びこのためのクランプ | |
| JPH0432242A (ja) | 半導体ｉｃの自動接続方法 | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| JPS62130549A (ja) | 集積回路チツプ | |
| JP2524649C (ja) | ||
| US20190214363A1 (en) | Systems and methods of operating wire bonding machines including clamping systems | |
| JP2871696B2 (ja) | 集積回路装置 | |
| JPH05190758A (ja) | 半導体装置及びその製造方法 | |
| JP3204716B2 (ja) | レイアウト編集装置及び図作成装置 | |
| JP2536326B2 (ja) | Ｌｓｉチップ設計装置 | |
| US6363293B1 (en) | Video wire bonded system and method of operation | |
| JP3128908B2 (ja) | 配線レイアウト設計のためのエディタ | |
| JPH11274219A (ja) | ボンディング座標の補正方法及び補正装置 | |
| JP2887203B2 (ja) | Ｌｓｉ設計支援システム | |
| JPH04261033A (ja) | ワイヤボンド装置 | |
| JP2547486B2 (ja) | 半導体集積回路の配線接続情報の自動生成方法 | |
| JPH04236668A (ja) | Ｌｓｉチップ設計システム | |
| JPH03276652A (ja) | 半導体部品の製造方法及び半導体部品のマーキング装置 | |
| JPH02246257A (ja) | 半導体装置 | |
| JPH0425194A (ja) | 基板の識別方法 | |
| JP2685137B2 (ja) | ワイヤボンダ | |
| JPH04322372A (ja) | レイアウトパターン作成装置 | |
| JPH05235164A (ja) | 半導体集積回路の自動配置処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |