JPH02246257A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02246257A JPH02246257A JP6636389A JP6636389A JPH02246257A JP H02246257 A JPH02246257 A JP H02246257A JP 6636389 A JP6636389 A JP 6636389A JP 6636389 A JP6636389 A JP 6636389A JP H02246257 A JPH02246257 A JP H02246257A
- Authority
- JP
- Japan
- Prior art keywords
- inner leads
- lead frame
- semiconductor chip
- lead
- zip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、樹脂封止型Ｚ Ｉ Ｐ （ＺＩＧＺＡＧ Ｉ
ＮＬＩＮＥＰＡＣＫＡＧＩ！ ：ジグザグ・インライ
ン・パッケージ）に用いるリードフレームの構造に関す
るものである。
ＮＬＩＮＥＰＡＣＫＡＧＩ！ ：ジグザグ・インライ
ン・パッケージ）に用いるリードフレームの構造に関す
るものである。
（従来の技術）
高集積化される半導体チップのパンケージ外形内に占め
る面積は、１Ｍ〜４Ｍ〜１６Ｍへと移行するに従って増
加する傾向にある。パッケージ外形を大きくせずに、半
導体チップをパッケージ内に収容するには、従来のリー
ドフレーム構造では困難な面が多いのが現状である。こ
れらの技術革新に対応する上で、半導体チップの収納可
否にあたっては、インナーリードの存在が大きく１饗し
てくる。言い変えれば、解決策としては、インナーリー
ドを削除することがいちばん良いが、それでは製品とし
て機能しないため、従来では、インナーリードを半導体
チップの周囲から所望するバットと対向する部分に配置
するようにしていた。
る面積は、１Ｍ〜４Ｍ〜１６Ｍへと移行するに従って増
加する傾向にある。パッケージ外形を大きくせずに、半
導体チップをパッケージ内に収容するには、従来のリー
ドフレーム構造では困難な面が多いのが現状である。こ
れらの技術革新に対応する上で、半導体チップの収納可
否にあたっては、インナーリードの存在が大きく１饗し
てくる。言い変えれば、解決策としては、インナーリー
ドを削除することがいちばん良いが、それでは製品とし
て機能しないため、従来では、インナーリードを半導体
チップの周囲から所望するバットと対向する部分に配置
するようにしていた。
従来、このような分野の技術としては、例えば日経マイ
クロデバイス １９８８年５月号第５４〜５７頁に記載
されるようなものがあった。
クロデバイス １９８８年５月号第５４〜５７頁に記載
されるようなものがあった。
第２図はかかる従来のリードフレームの構造例を示す図
である。
である。
この図において、ｌは半導体チップを搭載するためのグ
イバット、２はインナーリード、３はパッケージ外形で
ある。
イバット、２はインナーリード、３はパッケージ外形で
ある。
このタイプのリードフレームにおいては、グイバット１
上に半導体チップ（図示なし）を搭載し、その半導体チ
ップとインナーリード２とをボンディングワイヤ（図示
なし）により接続する。
上に半導体チップ（図示なし）を搭載し、その半導体チ
ップとインナーリード２とをボンディングワイヤ（図示
なし）により接続する。
第３図は従来の他のリードフレームの構造例を示す図で
ある。これは、例えば特開昭６１−２１８１３９号に開
示されている。
ある。これは、例えば特開昭６１−２１８１３９号に開
示されている。
第３図において、４は半導体チップを搭載するための絶
縁フィルム、５はインナーリードである。
縁フィルム、５はインナーリードである。
このタイプのリードフレームにおいては、絶縁フィルム
４上に半導体チップ（図示なし）を搭載し、その半導体
チップとインナーリード５とをボンディングワイヤ（図
示なし）により接続する。
４上に半導体チップ（図示なし）を搭載し、その半導体
チップとインナーリード５とをボンディングワイヤ（図
示なし）により接続する。
（発明が解決しようとする課題）
しかしながら、上記従来の装置の構造においては、グイ
バット部上辺にインナーリードを３〜５本引き回し配置
しなければならない、そのため、パッケージサイズがど
うしても大きくなるという問題点があった。
バット部上辺にインナーリードを３〜５本引き回し配置
しなければならない、そのため、パッケージサイズがど
うしても大きくなるという問題点があった。
また、特開昭６１−２１８１３９号に示される構造を用
いた場合、半導体チップ下にインナーリードを配置する
のは、インナーリードが交差してしまうため無理である
。そのため、第３図に示すような配置となり、結局、上
述したようにパッケージサイズが大きくならざるを得な
い結果になる。
いた場合、半導体チップ下にインナーリードを配置する
のは、インナーリードが交差してしまうため無理である
。そのため、第３図に示すような配置となり、結局、上
述したようにパッケージサイズが大きくならざるを得な
い結果になる。
すなわち、第４図に示すように、リードの引き出し側と
反対側にリードが引き回されることになり、そのために
領域ａが必要となるため、パッケージサイズの縮小には
限界があった。
反対側にリードが引き回されることになり、そのために
領域ａが必要となるため、パッケージサイズの縮小には
限界があった。
本発明は、以上述べたパンケージサイズが大きくなると
いう問題点を除去し、パッケージサイズを縮小し、しか
も樹脂封止性の優れたＺＩＰ用リードフレームを提供す
ることを目的とする。
いう問題点を除去し、パッケージサイズを縮小し、しか
も樹脂封止性の優れたＺＩＰ用リードフレームを提供す
ることを目的とする。
（課題を解決するための手段）
本発明は、上記目的を達成するために、樹脂封止される
ＺＩＰ用リードフレームにおいて、絶縁フィルムの下方
に配線され、互いに分割されたインナーリードと、前記
絶縁フィルム上に実装される半導体チップと、該半導体
チップと前記インナーリード間のワイヤボンド時に前記
分割されたインナーリードを接続するようにしたもので
ある。
ＺＩＰ用リードフレームにおいて、絶縁フィルムの下方
に配線され、互いに分割されたインナーリードと、前記
絶縁フィルム上に実装される半導体チップと、該半導体
チップと前記インナーリード間のワイヤボンド時に前記
分割されたインナーリードを接続するようにしたもので
ある。
また、樹脂封止されるＺＩＰ用リードフレームにおいて
、複数本のインナーリードが分割され、各インナーリー
ドを各ワイヤによって接続するとともに、各ワイヤによ
って接続されないインナーリードを跨ぐ箇所に絶縁フィ
ルムを介在させるようにしたものである。
、複数本のインナーリードが分割され、各インナーリー
ドを各ワイヤによって接続するとともに、各ワイヤによ
って接続されないインナーリードを跨ぐ箇所に絶縁フィ
ルムを介在させるようにしたものである。
（作用）
本発明によれば、上記したように、Ｚ４Ｐ用リ−ｒフレ
ームにおいて、第５図に示すように、絶縁フィルム１１
上に半導体チップ１２を実装して、その下にインナーリ
ード１４を配線し、そのインナーリード１４を分割し、
その分割されたインナーリード１４をワイヤ１５．１６
により接続して、アウターリード１４ａを一方側へ導出
する。
ームにおいて、第５図に示すように、絶縁フィルム１１
上に半導体チップ１２を実装して、その下にインナーリ
ード１４を配線し、そのインナーリード１４を分割し、
その分割されたインナーリード１４をワイヤ１５．１６
により接続して、アウターリード１４ａを一方側へ導出
する。
また、第６図に示すように、ワイヤ３７がインナーリー
ド３２を跨ぐ部分に絶縁フィルム３１を介在させること
により、ワイヤ３７による接続部の絶縁を十分に確保す
ると共に、その接続作業を迅速、かつ的確に行うことが
できる。
ド３２を跨ぐ部分に絶縁フィルム３１を介在させること
により、ワイヤ３７による接続部の絶縁を十分に確保す
ると共に、その接続作業を迅速、かつ的確に行うことが
できる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示すＺｒＰ用リードフレーム
の結線状態を示す一部平面図であり、第１図（ａ）はワ
イヤボンディング前の状態を示し、第１図（ｂ）はワイ
ヤボンディング後の状態を示している。
の結線状態を示す一部平面図であり、第１図（ａ）はワ
イヤボンディング前の状態を示し、第１図（ｂ）はワイ
ヤボンディング後の状態を示している。
これらの図に示すように、２１は半導体チップ２５を搭
載するためのポリミイドフィルム或いはプラスチックフ
ィルムから、なる絶縁フィルム、２２は４２合金からな
るインナーリード、２３はパッケージ外形、２４はフレ
ーム、２６及び２７はワイヤである。
載するためのポリミイドフィルム或いはプラスチックフ
ィルムから、なる絶縁フィルム、２２は４２合金からな
るインナーリード、２３はパッケージ外形、２４はフレ
ーム、２６及び２７はワイヤである。
そこで、まず、第１図（ａ）に示すように、インナーリ
ード２２上に絶縁フィルム２１を載置する。
ード２２上に絶縁フィルム２１を載置する。
次に、第１図（ｂ）に示すように、インナーリード２２
と半導体チップ２５のバットとの間をワイヤ２６で接続
し、分割されるインナーリード２２を接続するために、
インナーリード２２とアウターリード２８との間をワイ
ヤ２７で接続する。
と半導体チップ２５のバットとの間をワイヤ２６で接続
し、分割されるインナーリード２２を接続するために、
インナーリード２２とアウターリード２８との間をワイ
ヤ２７で接続する。
そして、樹脂封止後、タイバーカット時にフレーム２４
からパッケージを切り離す。
からパッケージを切り離す。
図から明らかなように、このリードフレームを用いるこ
とにより、グイバット上部にインナーリード２２を配置
する必要がなくなるため、パッケージサイズを小さくす
ることができる。
とにより、グイバット上部にインナーリード２２を配置
する必要がなくなるため、パッケージサイズを小さくす
ることができる。
このように、インナーリードを半導体チップの下方から
所望する部分に配置することによって、より大きな半導
体チップを収納することができるパンケージを容易に得
ることができる。
所望する部分に配置することによって、より大きな半導
体チップを収納することができるパンケージを容易に得
ることができる。
第６図は本発明の他の実施例を示すＺＩＰ用リードフレ
ームの結線状態を示す図である。
ームの結線状態を示す図である。
図中、３１は絶縁フィルム、３２は分割されるインナー
リード、３５は半導体チップ、３６はその半導体チップ
３５のパットとインナーリード３２とを接続するワイヤ
、３７はインナーリード３２とアウターリード３８とを
接続するワイヤである。
リード、３５は半導体チップ、３６はその半導体チップ
３５のパットとインナーリード３２とを接続するワイヤ
、３７はインナーリード３２とアウターリード３８とを
接続するワイヤである。
この実施例においては、インナーリード３２とアウター
リード３８とをワイヤ３７により迅速・的確に接続する
ために、絶縁フィルム３１は階段状に形成されている。
リード３８とをワイヤ３７により迅速・的確に接続する
ために、絶縁フィルム３１は階段状に形成されている。
すなわち、ワイヤ３７がそれによって接続しない他のイ
ンナーリード３２を跨ぐ部分には絶縁フィルム３１が設
けられることになるので、インナーリードの交差部にお
いて十分なる絶縁をとることができ、ワイヤボンディン
グが容易である。
ンナーリード３２を跨ぐ部分には絶縁フィルム３１が設
けられることになるので、インナーリードの交差部にお
いて十分なる絶縁をとることができ、ワイヤボンディン
グが容易である。
なお、本発明は上記実施例に限定されるものではな（、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、インナ
ーリードを分割し、ワイヤボンディング時に分割したイ
ンナーリードを接続することにより、インナーリードの
配置面積を小さくし、パッケージサイズを小さくするこ
とができる。
ーリードを分割し、ワイヤボンディング時に分割したイ
ンナーリードを接続することにより、インナーリードの
配置面積を小さくし、パッケージサイズを小さくするこ
とができる。
また、ワイヤがインナーリードを跨ぐ部分に絶縁フィル
ムを介在させることにより、ワイヤによる接続部の絶縁
を十分に確保すると共に、その接続作業を迅速、かつ的
確に行うことができる。
ムを介在させることにより、ワイヤによる接続部の絶縁
を十分に確保すると共に、その接続作業を迅速、かつ的
確に行うことができる。
第１図は本発明の実施例を示すＺＩＰ用リードフレーム
の結線状態を示す一部平面図、第２図は従来のリードフ
レームの構造例を示す図、第３図は従来の他のリードフ
レームの構造例を示す図、第４図は従来のＺＩＰ用リー
ドフレームの配置図、第５図は本発明の実施例−を示す
ＺＩＰ用リードフレームの結線状態を示す図、第６図は
本発明の他の実施例を示すＺＩＰ用リードフレームの結
線状態を示す図である。 ２１、３１・・・絶縁フィルム、２２．３２・・・イン
ナーリード、２３・・・パッケージ外形、２４・・・フ
レーム、２５．３５・・・半導体チップ、２６．２７．
３６．３７・・・ワイヤ、２８゜３８・・・アウターリ
ード。 特許出願人 宮崎沖電気株式会社 （外１名） 代理人 弁理士 清 水 守（外１名）第 １図 ８６にのＺＩＰ用リードフレームの百４宣図オｑ佑日月
のＺＩＰ用リードフレームの右１郊ＩＫ態を示１石第５
図 第２図 ＢＱ＃のり−ドフレームの構ｔＬＩｆｉ厖示す圀第３図 オ匈ぞ哨の項七のＺＩＰ用リードフレームの千吉希窄状
暦、を示す回第６図
の結線状態を示す一部平面図、第２図は従来のリードフ
レームの構造例を示す図、第３図は従来の他のリードフ
レームの構造例を示す図、第４図は従来のＺＩＰ用リー
ドフレームの配置図、第５図は本発明の実施例−を示す
ＺＩＰ用リードフレームの結線状態を示す図、第６図は
本発明の他の実施例を示すＺＩＰ用リードフレームの結
線状態を示す図である。 ２１、３１・・・絶縁フィルム、２２．３２・・・イン
ナーリード、２３・・・パッケージ外形、２４・・・フ
レーム、２５．３５・・・半導体チップ、２６．２７．
３６．３７・・・ワイヤ、２８゜３８・・・アウターリ
ード。 特許出願人 宮崎沖電気株式会社 （外１名） 代理人 弁理士 清 水 守（外１名）第 １図 ８６にのＺＩＰ用リードフレームの百４宣図オｑ佑日月
のＺＩＰ用リードフレームの右１郊ＩＫ態を示１石第５
図 第２図 ＢＱ＃のり−ドフレームの構ｔＬＩｆｉ厖示す圀第３図 オ匈ぞ哨の項七のＺＩＰ用リードフレームの千吉希窄状
暦、を示す回第６図
Claims (2)
- （１）樹脂封止されるＺＩＰ用リードフレームにおいて
、 （ａ）絶縁フィルムの下方に配線され、互いに分割され
たインナーリードと、 （ｂ）前記絶縁フィルム上に実装される半導体チップと
、 （ｃ）該半導体チップと前記インナーリード間のワイヤ
ボンド時に、前記分割されたインナーリードを接続して
なるＺＩＰ用リードフレーム。 - （２）樹脂封止されるＺＩＰ用リードフレームにおいて
、 複数本のインナーリードが分割され、各インナーリード
を各ワイヤによって接続するとともに、各ワイヤによっ
て接続されないインナーリードを跨ぐ箇所に絶縁フィル
ムを介在させてなるＺＩＰ用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066363A JP2862557B2 (ja) | 1989-03-20 | 1989-03-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066363A JP2862557B2 (ja) | 1989-03-20 | 1989-03-20 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22745898A Division JP3078526B2 (ja) | 1998-08-12 | 1998-08-12 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246257A true JPH02246257A (ja) | 1990-10-02 |
| JP2862557B2 JP2862557B2 (ja) | 1999-03-03 |
Family
ID=13313693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066363A Expired - Lifetime JP2862557B2 (ja) | 1989-03-20 | 1989-03-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2862557B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0400324A3 (en) * | 1989-05-30 | 1992-04-15 | International Business Machines Corporation | Semiconductor package |
| US5198883A (en) * | 1988-08-06 | 1993-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device having an improved lead arrangement and method for manufacturing the same |
| JP2009117819A (ja) * | 2007-10-16 | 2009-05-28 | Toshiba Corp | 半導体装置とそれに用いられるリードフレーム |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5612360U (ja) * | 1979-07-04 | 1981-02-02 | ||
| JPS62293748A (ja) * | 1986-06-13 | 1987-12-21 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JPS6379631A (ja) * | 1987-08-07 | 1988-04-09 | オリンパス光学工業株式会社 | 内視鏡撮像装置 |
| JPS63244657A (ja) * | 1987-03-30 | 1988-10-12 | Toshiba Corp | 半導体装置 |
-
1989
- 1989-03-20 JP JP1066363A patent/JP2862557B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5612360U (ja) * | 1979-07-04 | 1981-02-02 | ||
| JPS62293748A (ja) * | 1986-06-13 | 1987-12-21 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JPS63244657A (ja) * | 1987-03-30 | 1988-10-12 | Toshiba Corp | 半導体装置 |
| JPS6379631A (ja) * | 1987-08-07 | 1988-04-09 | オリンパス光学工業株式会社 | 内視鏡撮像装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198883A (en) * | 1988-08-06 | 1993-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device having an improved lead arrangement and method for manufacturing the same |
| EP0400324A3 (en) * | 1989-05-30 | 1992-04-15 | International Business Machines Corporation | Semiconductor package |
| JP2009117819A (ja) * | 2007-10-16 | 2009-05-28 | Toshiba Corp | 半導体装置とそれに用いられるリードフレーム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2862557B2 (ja) | 1999-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0590986B1 (en) | Lead-on-chip lead frame | |
| JPH0216013B2 (ja) | ||
| JPH02246257A (ja) | 半導体装置 | |
| JPH0274046A (ja) | 半導体集積回路装置 | |
| JPH06232196A (ja) | 半導体装置 | |
| JPS62130549A (ja) | 集積回路チツプ | |
| JPH01220837A (ja) | 半導体集積回路装置 | |
| JPH02105450A (ja) | 半導体装置 | |
| JPH02143449A (ja) | 半導体封止容器 | |
| JPS6362368A (ja) | 集積回路装置 | |
| JPH11121677A (ja) | 樹脂封止型半導体装置 | |
| JPH01145842A (ja) | 半導体装置 | |
| KR970053631A (ko) | 반도체 다핀 패키지 및 그 제조방법 | |
| KR0129132Y1 (ko) | I.c 패캐이지 | |
| JPH04287959A (ja) | リードフレーム | |
| KR100192329B1 (ko) | 반도체소자 패키지 공정용 리드 프레임 | |
| JPS62293748A (ja) | 半導体集積回路装置 | |
| KR0117716Y1 (ko) | 반도체 패키지 | |
| JPS63141329A (ja) | Ｉｃパツケ−ジ | |
| JPS62119933A (ja) | 集積回路装置 | |
| JPS63311748A (ja) | 樹脂封止型マルチチップパッケ−ジ | |
| JPH02244753A (ja) | 集積回路装置 | |
| JPH06103697B2 (ja) | コンパクトｉｃのワイヤボンディング構造体 | |
| JPH0449646A (ja) | Ｉｃパッケージ | |
| JPH03116767A (ja) | Ｉｃのパッケージ |