JPH0432243A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0432243A
JPH0432243A JP2137100A JP13710090A JPH0432243A JP H0432243 A JPH0432243 A JP H0432243A JP 2137100 A JP2137100 A JP 2137100A JP 13710090 A JP13710090 A JP 13710090A JP H0432243 A JPH0432243 A JP H0432243A
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
tape
terminal
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2137100A
Other languages
English (en)
Other versions
JP2875591B2 (ja
Inventor
Ken Ogura
謙 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2137100A priority Critical patent/JP2875591B2/ja
Publication of JPH0432243A publication Critical patent/JPH0432243A/ja
Application granted granted Critical
Publication of JP2875591B2 publication Critical patent/JP2875591B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07637—Techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体集積回路におけるチップと外部端子
との接続を同一平面でできるようにした半導体素子の製
造方法に関するものである。
（従来の技術） 従来、この種の半導体集積回路は半導体チップと外部端
子と接続するのに金属ワイヤ（ＡｕまたはＣｕ）を用い
接続部を熱圧着する方法が一般的である。
第２図は従来の半導体集積回路のチップと外部端子との
接続状態を示す斜視図であり、この第２図における１は
チップ保持台であり、このチップ保持台１上に半導体チ
ップ２が導電性ペーストで接着されて、両者が電気的に
接続され、かつ機械的に保持されている。
この半導体チップ２の表面には、チップの外部端子、い
わゆるパッド部３が形成されている。
この状態において、従来パッド部３と外部端子４とは、
ワイヤ５により接続されている。ワイヤ５とパッド部３
とはワイヤ５を熱圧着あるいは超音波圧着により圧着部
６で圧着されて接続される。
同様にして、外部端子４とワイヤ５も熱圧着あるいは超
音波Ｖ着により圧着部７で圧着されて接続される。
この後、前記半導体チップ２と外部端子４との接続部は
樹脂（例えばエポキシ樹脂）で封止（モールディング）
され、完成品となる。
（発明が解決しようとする課！１） しかしながら、上記構成の半導体集積回路では、ワイヤ
５と半導体チップ２間がワイヤ５の垂れ下がりにより、
電気的にショートする事故が発生するという問題点があ
った。
また、パッド部３が１００ｎ〜８０ｎ口と大きいこと、
およびパッド部３は半導体チップ２の周辺のみに限定さ
れるという制約があった。
この発明は前記従来技術が持っている問題点のうち、ワ
イヤと半導体チップ間が電気的にショートする事故が発
生する点と、パッド部が半導体チップ周辺のみに限定さ
れる点について解決した半導体素子の製造方法を提供す
るものである。
（課題を解決するための手段） この発明は前記問題点を解決するために半導体素子の製
造方法において、外部接続用の端子の表面と半導体集積
回路チップの表面が同一表面となるように、マウント部
に半導体集積回路チップを接着した状態で裏面側を絶縁
材で封止した後に端子と半導体集積回路チップのボンデ
ィングパッド間に直接描画法により金属配線を形成する
工程を導入したものである。
（作　用） この発明によれば、半導体素子の製造方法において、以
上のような工程を導入したので、端子と半導体集積回路
チップの表面が同一表面にした状態で、その両者の裏面
側を絶縁材で封止し、表面側において端子と半導体集積
回路チップのボンディングパッド間に直接描画法で金属
配線を形成して、この両者間を切れ目なく水平に配線で
き、したがって、前記問題点を除去できる。
（実施例） 以下、この発明の半導体素子の製造方法の実施例につい
て図面に基づき説明する。第１図（ａ）〜第１図（ロ）
はその一実施例の工程説明用の概略説明図である。
まず、第１図（ａ）はリードフレームを平面的に示した
状態であり、薄板金属を格子状に打ち抜いたいわゆるリ
ードフレーム１１は薄板金属の打ち抜き、エツチングな
どにより行われるが、これらに限定されるものではない
。
この実施例においては、リードフレーム１１中に半導体
チップを載置するマウント部１２の形状の断面は第１図
（ロ）のごとくになっている、そして、端子１３の形状
は同じく第１図（ｂ）のごとくになっている。
次に、第１図（ｃ）に示すように、マウント部１２上に
導電性ペースト１５を塗布して、この導電性ペースト１
５に集積回路チップ１４を接着するとともに、マウント
部１２と半導体集積回路チップ１４を電気的に接続する
。
かくして、半導体集積回路チップ１４の表面と端子１３
の表面の高さの位置は同じ高さとなる。
次に、第１図（ロ）に示すように、端子１３の表面と半
導体集積回路チップ１４の表面に接着剤の付着したテー
プ２６を張り付ける。これらの作業は流れ作業として連
続的に行なうことが可能である。
すなわち、リードフレーム１１もテープ状態が可能であ
るから、実際上テープを張り付ける動作となる。
その後、このテープ１６は第１図（ｅ）に示すように、
上下を反転し、チップマウント上にエポキシ樹脂、ポリ
イミド樹脂、あるいはシリコン樹脂などの封止剤を滴下
あるいは捺印（スクリーン）してモールド部１７を形成
する。
このモールド部１７を形成した後、このモールド部１７
に適した温度で樹脂溶剤を揮発させ、また樹脂を反応さ
せるべく、ベーキングする。その温度は５０°Ｃ〜４０
０℃の温度である。
その後、第１図（ｆ）に示すように、上記テープ１６を
引き剥がし、テープ１６を除去する。
次に、テープ１６の剥離後、テープ１６の接着剤により
、半導体集積回路チップ１４の表面とモールド部１７の
表面および端子１３、マント部１２の表面に付着した接
着剤の残渣を除去するために洗浄する。
次いで、第１図（６）に示すように、ボンデイングバッ
ド１８と端子１３とを接続するために、イオンビーム法
により、直接（マスク等を介さずに）第１図面に示すよ
うに、金属配線１９を形成する。
金属を直接描画的に堆積する方法はイオンビーム法の他
に、金属化合物ガス中にレーザビームを所望金属配線形
成場所に照射して堆積する方法も可能であり、堆積方法
に限定されるものでない。
すなわち、マスクを介さずに直接的に金属配線１９を形
成できる方法ならば、どのような方法でも、この発明に
は適用できる。
なお、金属配線材の種類もＭ９Ｍ化合物、ＡｕＪＩＴｉ
超電導材など特に限定されるものでないことは言うまで
もない。
さらに、リードフレーム１１も金属板のみならずプラス
チックに金属端子を形成した連続リボンタイプを使用す
ることも可能であり、特に限定されるものではない。
（発明の効果） 以上詳細に説明したように、この発明によれば、パッケ
ージの端子と半導体集積回路チップとを同一平面として
両者をテープで接着するとともに、その反対側の端子と
半導体集積回路チップ間を絶縁材で充填し、テープの剥
離後、端子と半導体集積回路チップのボンディングパッ
ド間にイオンビーム等により直接金属を堆積して金属配
線を切れ目なく形成するようにしたものである。
従って電流容量で決定される開口部は、数−〜ザブーの
極めて小さな開口部でよく、またワイヤボンディングの
よ・うにボンディング時に機械的圧力を生じることがな
く、半導体集積回路チップの表面の中央部などのいかな
る所でも接続できるので、チップ面積縮小が可能である
。
さらに、ワイヤの垂れ下がりによる半導体集積回路チッ
プへの電気的シラ−１−を防止できる。
【図面の簡単な説明】
第１図（ａ）ないし第１図（５）はこの発明の実施例の
工程説明用の概略説明図、第２図は従来の半導体チップ
と外部端子との接続状態を示す斜視図である。 １１・・・リードフレーム、１２・・・マウント部、１
３・・・端子、１４・・・半導体集積回路チップ、１５
・・・導電性ペースト、１６・・・テープ、１７・・・
モールド部、１８・・・ボンディングパッド、１９・・
・金属配線。 １”＞−ｙフ゛イイオ縛１お ４・外鼾Ｙ熱） ５・ワイヤ ６．７・斥肩軒 糸イ、墳５ｔｎ−？鷲瞬レイ本＋４．フ・ヒタ■ア）１
＠Ｉｎ計１匁景受、り）俯足りの第２図

Claims (1)

  1. 【特許請求の範囲】 （ａ）外部接続用の端子の表面と、半導体集積回路チッ
    プの表面を同一平面となるように、この半導体集積回路
    チップをマウント部に接着し、上記端子の表面と半導体
    集積回路チップの表面とにテープを接着する工程と、 （ｂ）上記端子と上記半導体集積回路チップの裏面側に
    絶縁材で封止する工程と、 （ｃ）上記テープの剥離後、上記端子と上記半導体集積
    回路チップのボンディングパッド間に直接描画法により
    金属配線を形成する工程と、 よりなる半導体素子の製造方法。
JP2137100A 1990-05-29 1990-05-29 半導体装置及びその製造方法 Expired - Fee Related JP2875591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2137100A JP2875591B2 (ja) 1990-05-29 1990-05-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2137100A JP2875591B2 (ja) 1990-05-29 1990-05-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0432243A true JPH0432243A (ja) 1992-02-04
JP2875591B2 JP2875591B2 (ja) 1999-03-31

Family

ID=15190861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2137100A Expired - Fee Related JP2875591B2 (ja) 1990-05-29 1990-05-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2875591B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850690A (en) * 1995-07-11 1998-12-22 De La Rue Cartes Et Systemes Sas Method of manufacturing and assembling an integrated circuit card
US7131183B2 (en) * 2004-04-26 2006-11-07 Ford Motor Company Screw in high voltage housing terminal for ignition coil
JP2008226913A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850690A (en) * 1995-07-11 1998-12-22 De La Rue Cartes Et Systemes Sas Method of manufacturing and assembling an integrated circuit card
US7131183B2 (en) * 2004-04-26 2006-11-07 Ford Motor Company Screw in high voltage housing terminal for ignition coil
JP2008226913A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2875591B2 (ja) 1999-03-31

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
JP2816239B2 (ja) 樹脂封止型半導体装置
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
JP3304705B2 (ja) チップキャリアの製造方法
JPH041503B2 (ja)
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
US5308797A (en) Leads for semiconductor chip assembly and method
EP0135416B1 (en) Integrated circuit having a pre-attached conductive mounting media and method of making the same
JPH0432243A (ja) 半導体装置及びその製造方法
JPS62232948A (ja) リ−ドフレ−ム
JPH01196153A (ja) 樹脂封止半導体装置
CN108364928B (zh) 一种集成电路封装结构及其加工方法
JP2001077268A (ja) 樹脂封止型半導体装置およびその製造方法
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
US20070105282A1 (en) Micro lead frame packages and methods of manufacturing the same
JP2003017644A (ja) 樹脂封止型半導体装置の製造方法
JP3783648B2 (ja) 配線板及びそれを用いた半導体装置の製造方法
JPS5930538Y2 (ja) 半導体装置
JPH11186467A (ja) 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPS63185035A (ja) 半導体装置
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JPH07249708A (ja) 半導体装置及びその実装構造
JP2001358254A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees