JPH04323879A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04323879A JPH04323879A JP3122618A JP12261891A JPH04323879A JP H04323879 A JPH04323879 A JP H04323879A JP 3122618 A JP3122618 A JP 3122618A JP 12261891 A JP12261891 A JP 12261891A JP H04323879 A JPH04323879 A JP H04323879A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- semiconductor
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特に光により信号の伝達が行なわれる
半導体装置及びその製造方法に関するものである。
製造方法に関し、特に光により信号の伝達が行なわれる
半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】図６（ａ） は従来の光により信号の伝
達を行なうフォトカプラの構造を示す図であり、図６（
ｂ） は図６（ａ） 中のＶＩｂ−ＶＩｂにおける断面
図、図６（ｃ） は上面図である。これら図において、
４０はｎ形半導体層６とｐ形半導体層７で形成されるｐ
ｎ接合を有する発光ダイオード、４１はｐ形基板１と該
基板１中に形成されたｎ形拡散層２及び該拡散層２中に
形成されたｎ形拡散層３で構成されるｐｎｐフォトトラ
ンジスタである。発光ダイオード４０は裏面のカソード
電極１６を介してリードフレーム２６上にマウントされ
、表面のアノード電極は外部リード２７にワイヤボンド
されている。またフォトトランジスタ４１はｐ形基板１
裏面に設けられたコレクタ電極１１を介してリードフレ
ーム２１上にマウントされ、ｎ形拡散層２上に設けられ
たベース電極は外部リード２２に、ｐ形拡散層３上に設
けられたエミッタ電極は外部リード２３にそれぞれワイ
ヤボンドされている。 発光ダイオード４０及びフォトトランジスタ４１は対向
して配置され透明樹脂２９により封止されており、さら
に全体は黒色樹脂３０により封止されている。
達を行なうフォトカプラの構造を示す図であり、図６（
ｂ） は図６（ａ） 中のＶＩｂ−ＶＩｂにおける断面
図、図６（ｃ） は上面図である。これら図において、
４０はｎ形半導体層６とｐ形半導体層７で形成されるｐ
ｎ接合を有する発光ダイオード、４１はｐ形基板１と該
基板１中に形成されたｎ形拡散層２及び該拡散層２中に
形成されたｎ形拡散層３で構成されるｐｎｐフォトトラ
ンジスタである。発光ダイオード４０は裏面のカソード
電極１６を介してリードフレーム２６上にマウントされ
、表面のアノード電極は外部リード２７にワイヤボンド
されている。またフォトトランジスタ４１はｐ形基板１
裏面に設けられたコレクタ電極１１を介してリードフレ
ーム２１上にマウントされ、ｎ形拡散層２上に設けられ
たベース電極は外部リード２２に、ｐ形拡散層３上に設
けられたエミッタ電極は外部リード２３にそれぞれワイ
ヤボンドされている。 発光ダイオード４０及びフォトトランジスタ４１は対向
して配置され透明樹脂２９により封止されており、さら
に全体は黒色樹脂３０により封止されている。
【０００３】次に動作について説明する。リード２６，
２６に対して入力される電気信号は発光ダイオード４０
により光信号に変換される。発光ダイオード４０で発光
した光はフォトトランジスタ４１のベース領域２に入射
し、電気信号の変化としてトランジスタ側のリードより
出力される。このようなフォトカプラでは、異なる電位
の回路間のインターフェイスを容易に実現できる、入力
信号と出力信号について電気的に絶縁することで信号伝
達における雑音低減を図ることができる、高速のスイッ
チングが実現できる等の利点がある。
２６に対して入力される電気信号は発光ダイオード４０
により光信号に変換される。発光ダイオード４０で発光
した光はフォトトランジスタ４１のベース領域２に入射
し、電気信号の変化としてトランジスタ側のリードより
出力される。このようなフォトカプラでは、異なる電位
の回路間のインターフェイスを容易に実現できる、入力
信号と出力信号について電気的に絶縁することで信号伝
達における雑音低減を図ることができる、高速のスイッ
チングが実現できる等の利点がある。
【０００４】このような従来のフォトカプラは、別々に
製造された発光ダイオード及びフォトトランジスタをリ
ードフレームにチップボンディングし、電極とリードと
をワイヤボンディングした後、発光ダイオードとフォト
トランジスタの位置あわせをして透明樹脂で封止し、さ
らに黒色樹脂で封止して作製される。
製造された発光ダイオード及びフォトトランジスタをリ
ードフレームにチップボンディングし、電極とリードと
をワイヤボンディングした後、発光ダイオードとフォト
トランジスタの位置あわせをして透明樹脂で封止し、さ
らに黒色樹脂で封止して作製される。
【０００５】
【発明が解決しようとする課題】従来のフォトカプラは
以上のように構成されているので、その製造工程におい
て、チップボンディング及びワイヤボンディングが必要
であり、また発光ダイオードとフォトトランジスタの位
置あわせを機械的に行なわねばならず、さらに樹脂工程
が２回必要であるなど、そのアセンブリ工程がきわめて
煩雑であるという問題点があった。
以上のように構成されているので、その製造工程におい
て、チップボンディング及びワイヤボンディングが必要
であり、また発光ダイオードとフォトトランジスタの位
置あわせを機械的に行なわねばならず、さらに樹脂工程
が２回必要であるなど、そのアセンブリ工程がきわめて
煩雑であるという問題点があった。
【０００６】また、一対ずつの単体の装置としてしか構
成できないので、複数のフォトカプラを用いる場合は、
この単体のフォトカプラを複数個プリント基板上に搭載
して回路を構成せねばならない。この従来のフォトカプ
ラは樹脂封止形態で１ユニット当たり５〜７ミリ角程度
の大きさがあるため、パッキングデンシティが小さく、
上述のように複数のフォトカプラを使用した場合、装置
が大型化してしまうという問題点があった。
成できないので、複数のフォトカプラを用いる場合は、
この単体のフォトカプラを複数個プリント基板上に搭載
して回路を構成せねばならない。この従来のフォトカプ
ラは樹脂封止形態で１ユニット当たり５〜７ミリ角程度
の大きさがあるため、パッキングデンシティが小さく、
上述のように複数のフォトカプラを使用した場合、装置
が大型化してしまうという問題点があった。
【０００７】さらに、対向して配置された発光ダイオー
ドとフォトトランジスタの素子間は１ミリ程度離れてい
るため、光結合効率が悪いといった問題点があった。
ドとフォトトランジスタの素子間は１ミリ程度離れてい
るため、光結合効率が悪いといった問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、容易に精度よく作製が可能で、
かつ複数のフォトカプラを一基板上に集積できる半導体
装置を得ることを目的とする。
ためになされたもので、容易に精度よく作製が可能で、
かつ複数のフォトカプラを一基板上に集積できる半導体
装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置は、受光素子が形成された基板と、該基板上に形成さ
れた絶縁層と、該絶縁膜層上の上記受光素子に対向する
位置に形成された発光素子を構成する半導体積層構造と
を備え、上記発光素子で発生した光が上記絶縁層を透過
して上記受光素子に入射するようにしたものである。
置は、受光素子が形成された基板と、該基板上に形成さ
れた絶縁層と、該絶縁膜層上の上記受光素子に対向する
位置に形成された発光素子を構成する半導体積層構造と
を備え、上記発光素子で発生した光が上記絶縁層を透過
して上記受光素子に入射するようにしたものである。
【００１０】また、この発明に係る半導体装置は、上記
の構成を有する発光素子と受光素子の対を一基板上に複
数備えたものである。
の構成を有する発光素子と受光素子の対を一基板上に複
数備えたものである。
【００１１】また、この発明に係る半導体装置の製造方
法は、単結晶半導体基板の一主面上に受光素子を構成す
る機能領域を複数形成した後、該基板の上記一主面上ま
たは他主面上に絶縁層を形成し、該絶縁層上に非晶質ま
たは多結晶の半導体膜を形成し、これを単結晶化した後
、該単結晶化された半導体膜上に上記発光素子を構成す
る複数の半導体層を順次積層形成するようにし、かつ上
記発光素子は上記複数の受光素子の各受光素子に１対１
で対応するようにしたものである。
法は、単結晶半導体基板の一主面上に受光素子を構成す
る機能領域を複数形成した後、該基板の上記一主面上ま
たは他主面上に絶縁層を形成し、該絶縁層上に非晶質ま
たは多結晶の半導体膜を形成し、これを単結晶化した後
、該単結晶化された半導体膜上に上記発光素子を構成す
る複数の半導体層を順次積層形成するようにし、かつ上
記発光素子は上記複数の受光素子の各受光素子に１対１
で対応するようにしたものである。
【００１２】また、この発明に係る半導体装置の製造方
法は、単結晶半導体基板の一主面上に受光素子を構成す
る機能領域を複数形成した後、上記基板の上記一主面上
または他主面上に半絶縁性半導体層を形成し、さらに該
半導体層上に上記発光素子を構成する複数の半導体層を
順次積層形成するようにし、かつ上記発光素子は上記複
数の受光素子の各受光素子に１対１で対応するようにし
たものである。
法は、単結晶半導体基板の一主面上に受光素子を構成す
る機能領域を複数形成した後、上記基板の上記一主面上
または他主面上に半絶縁性半導体層を形成し、さらに該
半導体層上に上記発光素子を構成する複数の半導体層を
順次積層形成するようにし、かつ上記発光素子は上記複
数の受光素子の各受光素子に１対１で対応するようにし
たものである。
【００１３】
【作用】この発明においては、受光素子が形成された基
板と、該基板上に形成された絶縁層と、該絶縁膜層上の
上記受光素子に対向する位置に形成された発光素子を構
成する半導体積層構造とを備え、上記発光素子で発生し
た光が上記絶縁層を透過して上記受光素子に入射する構
成としたから、発光素子と受光素子が精度よく位置合わ
せされた、光の結合効率の高いフォトカプラを実現でき
る。
板と、該基板上に形成された絶縁層と、該絶縁膜層上の
上記受光素子に対向する位置に形成された発光素子を構
成する半導体積層構造とを備え、上記発光素子で発生し
た光が上記絶縁層を透過して上記受光素子に入射する構
成としたから、発光素子と受光素子が精度よく位置合わ
せされた、光の結合効率の高いフォトカプラを実現でき
る。
【００１４】また、この発明においては、上記の構成を
有する発光素子と受光素子の対を一基板上に複数備えた
構成としたから、パッケージデンシティを大幅に向上で
きる。
有する発光素子と受光素子の対を一基板上に複数備えた
構成としたから、パッケージデンシティを大幅に向上で
きる。
【００１５】また、この発明においては、単結晶半導体
基板の一主面上に受光素子を構成する機能領域を複数形
成した後、該基板の上記一主面上または他主面上に絶縁
層を形成し、該絶縁層上に非晶質または多結晶の半導体
膜を形成し、これを単結晶化した後、該単結晶化された
半導体膜上に上記発光素子を構成する複数の半導体層を
順次積層形成するようにし、かつ上記発光素子は上記複
数の受光素子の各受光素子に１対１で対応するようにし
たから、パッケージデンシティが高く、発光素子と受光
素子が精度よく位置合わせされた、光の結合効率の高い
集積型フォトカプラを作製することができる。
基板の一主面上に受光素子を構成する機能領域を複数形
成した後、該基板の上記一主面上または他主面上に絶縁
層を形成し、該絶縁層上に非晶質または多結晶の半導体
膜を形成し、これを単結晶化した後、該単結晶化された
半導体膜上に上記発光素子を構成する複数の半導体層を
順次積層形成するようにし、かつ上記発光素子は上記複
数の受光素子の各受光素子に１対１で対応するようにし
たから、パッケージデンシティが高く、発光素子と受光
素子が精度よく位置合わせされた、光の結合効率の高い
集積型フォトカプラを作製することができる。
【００１６】また、この発明においては、単結晶半導体
基板の一主面上に受光素子を構成する機能領域を複数形
成した後、上記基板の上記一主面上または他主面上に半
絶縁性半導体層を形成し、さらに該半導体層上に上記発
光素子を構成する複数の半導体層を順次積層形成するよ
うにし、かつ上記発光素子は上記複数の受光素子の各受
光素子に１対１で対応するようにしたから、きわめて容
易な工程で、パッケージデンシティが高く、発光素子と
受光素子が精度よく位置合わせされた、光の結合効率の
高い集積型フォトカプラを作製することができる。
基板の一主面上に受光素子を構成する機能領域を複数形
成した後、上記基板の上記一主面上または他主面上に半
絶縁性半導体層を形成し、さらに該半導体層上に上記発
光素子を構成する複数の半導体層を順次積層形成するよ
うにし、かつ上記発光素子は上記複数の受光素子の各受
光素子に１対１で対応するようにしたから、きわめて容
易な工程で、パッケージデンシティが高く、発光素子と
受光素子が精度よく位置合わせされた、光の結合効率の
高い集積型フォトカプラを作製することができる。
【００１７】
【実施例】以下、この発明の実施例による半導体装置を
図について説明する。図１は本発明の第１の実施例によ
る半導体装置の製造工程を示す断面図であり、図におい
て図６と同一符号は同一又は相当部分である。また４は
基板１上に形成された絶縁膜、５は該絶縁膜上に形成さ
れた単結晶Ｓｉ層である。
図について説明する。図１は本発明の第１の実施例によ
る半導体装置の製造工程を示す断面図であり、図におい
て図６と同一符号は同一又は相当部分である。また４は
基板１上に形成された絶縁膜、５は該絶縁膜上に形成さ
れた単結晶Ｓｉ層である。
【００１８】次に本実施例の製造工程について説明する
。まず、ｐ形Ｓｉ基板１中に不純物拡散により複数のｎ
形Ｓｉ層２及びｐ形Ｓｉ層３を形成して、複数のｐｎｐ
トランジスタを基板１中に形成する。この後、該ｐ形基
板１表面全面に、熱酸化あるいはＣＶＤ等により絶縁層
として膜厚約１ミクロンのＳｉＯ２ 膜４を形成し、該
ＳｉＯ２ 膜４の一部に開口を設けて基板１表面を露出
させた後、絶縁膜４上全面にＣＶＤにより層厚約２ミク
ロンのポリシリコン層を形成する。ここで該ポリシリコ
ン層は上記開口部においてＳｉ基板１と接している。こ
の後、該ポリシリコン層をゾーンメルティング法等によ
り再結晶化して単結晶Ｓｉ層５を形成する。図１（ａ）
は単結晶Ｓｉ層５の形成が終了した状態のウエハの断
面構造を示す。次に、図１（ｂ） に示すように、単結
晶Ｓｉ層５上にｎ形ＧａＡｓ層６及びｐ形ＧａＡｓ層７
を低温エピタキシャル法等により積層する。この後、一
般の写真製版技術及びエッチング技術を用いて、図１（
ｃ） に示すように、ｐ形ＧａＡｓ層７，ｎ形ＧａＡｓ
層６，及び単結晶Ｓｉ層５からなる積層素子構造が、各
トランジスタのベース領域上に配置されるように、ｐ形
ＧａＡｓ層７，ｎ形ＧａＡｓ層６，及び単結晶Ｓｉ層５
の不要部を除去する。そしてさらに、各積層素子構造の
ｐ形ＧａＡｓ層７の一部をｎ形ＧａＡｓ層６に達するま
でエッチング除去する。このｐ形ＧａＡｓ層７のエッチ
ングにより露出した各積層素子構造のｎ形ＧａＡｓ層６
上に発光ダイオード４０のカソード電極１６を、ｐ形Ｇ
ａＡｓ層７上にアノード電極１７を形成し、また、各ト
ランジスタ４１のｎ形Ｓｉ層２上，及びｐ形Ｓｉ層３上
の絶縁膜４に開口を設け、ｎ形Ｓｉ層２上にベース電極
１２を，ｐ形Ｓｉ層３上にエミッタ電極１３を、さらに
基板１裏面にコレクタ電極１１を形成して図１（ｄ）
に示す半導体装置が完成する。
。まず、ｐ形Ｓｉ基板１中に不純物拡散により複数のｎ
形Ｓｉ層２及びｐ形Ｓｉ層３を形成して、複数のｐｎｐ
トランジスタを基板１中に形成する。この後、該ｐ形基
板１表面全面に、熱酸化あるいはＣＶＤ等により絶縁層
として膜厚約１ミクロンのＳｉＯ２ 膜４を形成し、該
ＳｉＯ２ 膜４の一部に開口を設けて基板１表面を露出
させた後、絶縁膜４上全面にＣＶＤにより層厚約２ミク
ロンのポリシリコン層を形成する。ここで該ポリシリコ
ン層は上記開口部においてＳｉ基板１と接している。こ
の後、該ポリシリコン層をゾーンメルティング法等によ
り再結晶化して単結晶Ｓｉ層５を形成する。図１（ａ）
は単結晶Ｓｉ層５の形成が終了した状態のウエハの断
面構造を示す。次に、図１（ｂ） に示すように、単結
晶Ｓｉ層５上にｎ形ＧａＡｓ層６及びｐ形ＧａＡｓ層７
を低温エピタキシャル法等により積層する。この後、一
般の写真製版技術及びエッチング技術を用いて、図１（
ｃ） に示すように、ｐ形ＧａＡｓ層７，ｎ形ＧａＡｓ
層６，及び単結晶Ｓｉ層５からなる積層素子構造が、各
トランジスタのベース領域上に配置されるように、ｐ形
ＧａＡｓ層７，ｎ形ＧａＡｓ層６，及び単結晶Ｓｉ層５
の不要部を除去する。そしてさらに、各積層素子構造の
ｐ形ＧａＡｓ層７の一部をｎ形ＧａＡｓ層６に達するま
でエッチング除去する。このｐ形ＧａＡｓ層７のエッチ
ングにより露出した各積層素子構造のｎ形ＧａＡｓ層６
上に発光ダイオード４０のカソード電極１６を、ｐ形Ｇ
ａＡｓ層７上にアノード電極１７を形成し、また、各ト
ランジスタ４１のｎ形Ｓｉ層２上，及びｐ形Ｓｉ層３上
の絶縁膜４に開口を設け、ｎ形Ｓｉ層２上にベース電極
１２を，ｐ形Ｓｉ層３上にエミッタ電極１３を、さらに
基板１裏面にコレクタ電極１１を形成して図１（ｄ）
に示す半導体装置が完成する。
【００１９】上述の製造工程では、図１（ｃ） に示す
工程が発光素子と受光素子の位置合わせに相当するが、
写真製版のマスク合わせレベルの精度で行うものである
ため、従来の機械的な位置合わせに比べその精度は格段
に向上できる。
工程が発光素子と受光素子の位置合わせに相当するが、
写真製版のマスク合わせレベルの精度で行うものである
ため、従来の機械的な位置合わせに比べその精度は格段
に向上できる。
【００２０】なお、各電極の引き出しは、ＬＳＩの配線
技術として一般に用いられる多層配線技術を用いればよ
く、また外部リードへの接続も、フェイスダウンボンデ
ィングとすることによりＩＣの実装技術として信頼性の
高いバンプ電極による接続が適用できる。また、実用に
際しては、装置全体は黒色樹脂によりモールドされ、隣
接する素子間の遮光がなされる。従来のように発光素子
と受光素子の間を透明樹脂でモールドする工程は不要で
あるから、樹脂モールド工程を極めて簡易なものとでき
る。本実施例において、一基板上の集積数は、配線等の
制約からある程度の限界はあるが、現状の技術で数千個
を集積化して形成することは容易に実現できるものであ
る。
技術として一般に用いられる多層配線技術を用いればよ
く、また外部リードへの接続も、フェイスダウンボンデ
ィングとすることによりＩＣの実装技術として信頼性の
高いバンプ電極による接続が適用できる。また、実用に
際しては、装置全体は黒色樹脂によりモールドされ、隣
接する素子間の遮光がなされる。従来のように発光素子
と受光素子の間を透明樹脂でモールドする工程は不要で
あるから、樹脂モールド工程を極めて簡易なものとでき
る。本実施例において、一基板上の集積数は、配線等の
制約からある程度の限界はあるが、現状の技術で数千個
を集積化して形成することは容易に実現できるものであ
る。
【００２１】次に、動作について説明する。各発光ダイ
オード４０の電極１６，１７に対して入力される電気信
号は各発光ダイオード４０により光信号に変換される。 発光ダイオード４０で発光した光は絶縁膜４を経てフォ
トトランジスタ４１のベース領域２に入射し、電気信号
の変化としてトランジスタ側より出力される。ここで本
実施例では発光ダイオードの発光領域からフォトトラン
ジスタのベース領域の距離は５ミクロン程度しか離れて
いないので光の結合効率は極めて高い。
オード４０の電極１６，１７に対して入力される電気信
号は各発光ダイオード４０により光信号に変換される。 発光ダイオード４０で発光した光は絶縁膜４を経てフォ
トトランジスタ４１のベース領域２に入射し、電気信号
の変化としてトランジスタ側より出力される。ここで本
実施例では発光ダイオードの発光領域からフォトトラン
ジスタのベース領域の距離は５ミクロン程度しか離れて
いないので光の結合効率は極めて高い。
【００２２】このように本実施例では、フォトトランジ
スタが形成された基板上に絶縁膜を介して、発光ダイオ
ードを発光した光が上記フォトトランジスタに入射する
よう上記フォトトランジスタに対向して配置した構造と
したから、発光素子と受光素子が精度よく位置合わせさ
れた、光の結合効率の高いフォトカプラを実現できる。 また、１ユニット当たりの大きさは５０ミクロン角程度
の大きさとすることができ、同一の構造を一基板上に複
数個集積して形成することが可能であるから、パッケー
ジデンシティを極めて高くでき、複数のフォトカプラを
用いる装置のサイズを小型化することができる。
スタが形成された基板上に絶縁膜を介して、発光ダイオ
ードを発光した光が上記フォトトランジスタに入射する
よう上記フォトトランジスタに対向して配置した構造と
したから、発光素子と受光素子が精度よく位置合わせさ
れた、光の結合効率の高いフォトカプラを実現できる。 また、１ユニット当たりの大きさは５０ミクロン角程度
の大きさとすることができ、同一の構造を一基板上に複
数個集積して形成することが可能であるから、パッケー
ジデンシティを極めて高くでき、複数のフォトカプラを
用いる装置のサイズを小型化することができる。
【００２３】図２は本発明の第２の実施例による半導体
装置の製造工程を示す断面図であり、図において、図１
と同一符号は同一又は相当部分である。また８はＧｅ層
である。
装置の製造工程を示す断面図であり、図において、図１
と同一符号は同一又は相当部分である。また８はＧｅ層
である。
【００２４】次に本実施例の製造工程について説明する
。まず、上記第１の実施例の工程と同様の工程を経て、
複数のｐｎｐトランジスタを形成した基板１上に絶縁層
４を介して単結晶Ｓｉ層５が形成された図２（ａ） に
示す構造を得る。次に、図２（ｂ）に示すように、単結
晶Ｓｉ層５上にＧｅ層８を形成し、該Ｇｅ層８の基板中
のトランジスタのベース領域上に位置する部分を除去し
て単結晶Ｓｉ層５を露出させる。そして、図２（ｃ）
に示すように、ｎ形ＧａＡｓ層６及びｐ形ＧａＡｓ層７
をＭＯＣＶＤ法により積層する。成長方法としてＭＯＣ
ＶＤ法を用いることにより図２（ｃ） にしめすような
下地の形状に沿った形状の結晶層を得ることができる。 この後、一般の写真製版技術及び選択エッチング技術等
を用いて、図２（ｄ） に示すように、ｐ形ＧａＡｓ層
７，ｎ形ＧａＡｓ層６，Ｇｅ層８，及び単結晶Ｓｉ層５
からなる積層素子構造が、各トランジスタのベース領域
上に配置されるように、各層の不要部を除去する。そし
て各積層素子構造のＧｅ層８上に発光ダイオード４０の
カソード電極１６を、ｐ形ＧａＡｓ層７上にアノード電
極１７を形成し、また、各トランジスタ４１のｎ形Ｓｉ
層２上，及びｐ形Ｓｉ層３上の絶縁膜４に開口を設け、
ｎ形Ｓｉ層２上にベース電極１２を，ｐ形Ｓｉ層３上に
エミッタ電極１３を、さらに基板１裏面にコレクタ電極
１１を形成して図２（ｅ） に示す半導体装置が完成す
る。
。まず、上記第１の実施例の工程と同様の工程を経て、
複数のｐｎｐトランジスタを形成した基板１上に絶縁層
４を介して単結晶Ｓｉ層５が形成された図２（ａ） に
示す構造を得る。次に、図２（ｂ）に示すように、単結
晶Ｓｉ層５上にＧｅ層８を形成し、該Ｇｅ層８の基板中
のトランジスタのベース領域上に位置する部分を除去し
て単結晶Ｓｉ層５を露出させる。そして、図２（ｃ）
に示すように、ｎ形ＧａＡｓ層６及びｐ形ＧａＡｓ層７
をＭＯＣＶＤ法により積層する。成長方法としてＭＯＣ
ＶＤ法を用いることにより図２（ｃ） にしめすような
下地の形状に沿った形状の結晶層を得ることができる。 この後、一般の写真製版技術及び選択エッチング技術等
を用いて、図２（ｄ） に示すように、ｐ形ＧａＡｓ層
７，ｎ形ＧａＡｓ層６，Ｇｅ層８，及び単結晶Ｓｉ層５
からなる積層素子構造が、各トランジスタのベース領域
上に配置されるように、各層の不要部を除去する。そし
て各積層素子構造のＧｅ層８上に発光ダイオード４０の
カソード電極１６を、ｐ形ＧａＡｓ層７上にアノード電
極１７を形成し、また、各トランジスタ４１のｎ形Ｓｉ
層２上，及びｐ形Ｓｉ層３上の絶縁膜４に開口を設け、
ｎ形Ｓｉ層２上にベース電極１２を，ｐ形Ｓｉ層３上に
エミッタ電極１３を、さらに基板１裏面にコレクタ電極
１１を形成して図２（ｅ） に示す半導体装置が完成す
る。
【００２５】本第２の実施例では、ｎ形ＧａＡｓ層６の
周囲をＧａＡｓよりも禁制帯幅の小さいＧｅ層８で囲ん
だ構造としている。このような構造では、ｐ形ＧａＡｓ
層７，ｎ形ＧａＡｓ層６で形成されるｐｎ接合部分で発
生した光のうち横方向に広がるものについてはこのＧｅ
層８で吸収され、光はＧａＡｓ層内に閉じ込められるこ
ととなる。従って、黒色樹脂による素子間の遮光が十分
でない場合においても各フォトカプラ間でクロストーク
が生じるのを防ぐことができる。その他の効果は上記第
１の実施例と全く同様である。
周囲をＧａＡｓよりも禁制帯幅の小さいＧｅ層８で囲ん
だ構造としている。このような構造では、ｐ形ＧａＡｓ
層７，ｎ形ＧａＡｓ層６で形成されるｐｎ接合部分で発
生した光のうち横方向に広がるものについてはこのＧｅ
層８で吸収され、光はＧａＡｓ層内に閉じ込められるこ
ととなる。従って、黒色樹脂による素子間の遮光が十分
でない場合においても各フォトカプラ間でクロストーク
が生じるのを防ぐことができる。その他の効果は上記第
１の実施例と全く同様である。
【００２６】図３は本発明の第３の実施例による半導体
装置の製造工程を示す断面図であり、図において図１と
同一符号は同一又は相当部分である。また９は基板１上
に形成された半絶縁ＡｌＧａＡｓ層である。
装置の製造工程を示す断面図であり、図において図１と
同一符号は同一又は相当部分である。また９は基板１上
に形成された半絶縁ＡｌＧａＡｓ層である。
【００２７】次に本実施例の製造工程について説明する
。まず、ｐ形Ｓｉ基板１中に不純物拡散により複数のｎ
形Ｓｉ層２及びｐ形Ｓｉ層３を形成して、複数のｐｎｐ
トランジスタを基板１中に形成する。この後、該ｐ形基
板１表面全面に、ドーピング不純物としてＦｅ，Ｃｒ等
を含む半絶縁ＡｌＧａＡｓ層９をＭＯＣＶＤ法等により
エピタキシャル成長し、該ＡｌＧａＡｓ層９上にさらに
ｎ形ＧａＡｓ層６及びＰ形ＧａＡｓ層７を順次結晶成長
して図３（ａ） に示す構造を得る。次に、一般の写真
製版技術及びエッチング技術を用いて、図３（ｂ） に
示すように、ｐ形ＧａＡｓ層７及びｎ形ＧａＡｓ層６か
らなる積層素子構造が、各トランジスタのベース領域上
に配置されるように、ｐ形ＧａＡｓ層７，ｎ形ＧａＡｓ
層６の不要部を除去する。そしてさらに、各積層素子構
造のｐ形ＧａＡｓ層７の一部をｎ形ＧａＡｓ層６に達す
るまでエッチング除去し、このｐ形ＧａＡｓ層７のエッ
チングにより露出した各積層素子構造のｎ形ＧａＡｓ層
６上に発光ダイオード４０のカソード電極１６を、ｐ形
ＧａＡｓ層７上にアノード電極１７を形成し、また、各
トランジスタ４１のｎ形Ｓｉ層２上，及びｐ形Ｓｉ層３
上の半絶縁ＡｌＧａＡｓ層９に開口を設け、ｎ形Ｓｉ層
２上にベース電極１２を，ｐ形Ｓｉ層３上にエミッタ電
極１３を、さらに基板１裏面にコレクタ電極１１を形成
して図３（ｃ） に示す半導体装置が完成する。
。まず、ｐ形Ｓｉ基板１中に不純物拡散により複数のｎ
形Ｓｉ層２及びｐ形Ｓｉ層３を形成して、複数のｐｎｐ
トランジスタを基板１中に形成する。この後、該ｐ形基
板１表面全面に、ドーピング不純物としてＦｅ，Ｃｒ等
を含む半絶縁ＡｌＧａＡｓ層９をＭＯＣＶＤ法等により
エピタキシャル成長し、該ＡｌＧａＡｓ層９上にさらに
ｎ形ＧａＡｓ層６及びＰ形ＧａＡｓ層７を順次結晶成長
して図３（ａ） に示す構造を得る。次に、一般の写真
製版技術及びエッチング技術を用いて、図３（ｂ） に
示すように、ｐ形ＧａＡｓ層７及びｎ形ＧａＡｓ層６か
らなる積層素子構造が、各トランジスタのベース領域上
に配置されるように、ｐ形ＧａＡｓ層７，ｎ形ＧａＡｓ
層６の不要部を除去する。そしてさらに、各積層素子構
造のｐ形ＧａＡｓ層７の一部をｎ形ＧａＡｓ層６に達す
るまでエッチング除去し、このｐ形ＧａＡｓ層７のエッ
チングにより露出した各積層素子構造のｎ形ＧａＡｓ層
６上に発光ダイオード４０のカソード電極１６を、ｐ形
ＧａＡｓ層７上にアノード電極１７を形成し、また、各
トランジスタ４１のｎ形Ｓｉ層２上，及びｐ形Ｓｉ層３
上の半絶縁ＡｌＧａＡｓ層９に開口を設け、ｎ形Ｓｉ層
２上にベース電極１２を，ｐ形Ｓｉ層３上にエミッタ電
極１３を、さらに基板１裏面にコレクタ電極１１を形成
して図３（ｃ） に示す半導体装置が完成する。
【００２８】本第３の実施例では、絶縁層としてＳｉＯ
２ 膜の代わりに半絶縁ＡｌＧａＡｓ層９を用いている
ので、ＳＯＩ構造の形成が不要となり、上記第１，第２
の実施例に比して工程が極めて容易となる。また、上記
第１，第２の実施例では発光領域と受光領域との間にＳ
ｉ層５が存在し、このＳｉ層でＧａＡｓのｐｎ接合部で
発生した光が吸収を受けるが、ＡｌＧａＡｓ層ではＧａ
Ａｓのｐｎ接合部で発生した光は吸収されないので、光
結合効率をさらに向上できる。その他の効果は上記第１
，第２の実施例と全く同様である。
２ 膜の代わりに半絶縁ＡｌＧａＡｓ層９を用いている
ので、ＳＯＩ構造の形成が不要となり、上記第１，第２
の実施例に比して工程が極めて容易となる。また、上記
第１，第２の実施例では発光領域と受光領域との間にＳ
ｉ層５が存在し、このＳｉ層でＧａＡｓのｐｎ接合部で
発生した光が吸収を受けるが、ＡｌＧａＡｓ層ではＧａ
Ａｓのｐｎ接合部で発生した光は吸収されないので、光
結合効率をさらに向上できる。その他の効果は上記第１
，第２の実施例と全く同様である。
【００２９】図４は本発明の第４の実施例による半導体
装置の構造を示す断面図であり、図において、図１と同
一符号は同一又は相当部分であり、１０はＳｉＯ２ 等
の絶縁膜である。
装置の構造を示す断面図であり、図において、図１と同
一符号は同一又は相当部分であり、１０はＳｉＯ２ 等
の絶縁膜である。
【００３０】本第４の実施例は、基板１のフォトトラン
ジスタ４１が形成された面と対向する主面側に各フォト
トランジスタ４１に対応して発光ダイオード４０を設け
たものである。本実施例では各発光ダイオード４０で発
生した光が絶縁膜４および基板１を透過してフォトトラ
ンジスタ４１のベース領域２に入射することにより信号
伝達が行われる。
ジスタ４１が形成された面と対向する主面側に各フォト
トランジスタ４１に対応して発光ダイオード４０を設け
たものである。本実施例では各発光ダイオード４０で発
生した光が絶縁膜４および基板１を透過してフォトトラ
ンジスタ４１のベース領域２に入射することにより信号
伝達が行われる。
【００３１】本実施例では発光ダイオード４０の電極と
フォトトランジスタ４１の電極がそれぞれ基板の表面と
裏面に別々に設けられるため、配線を極めて容易にでき
る。ここで、上記第１〜第３の実施例に比して光が伝搬
する距離が長くなるが、基板１として、厚みが１００ミ
クロン程度のものを使用すれば十分な光結合を得ること
ができるものである。なお、この実施例では基板１表面
に形成される発光ダイオード４０の構造は上記第１の実
施例と同様の構造のものについて示したが、上記第２，
第３の実施例と同様の構造のものとしてもよい。
フォトトランジスタ４１の電極がそれぞれ基板の表面と
裏面に別々に設けられるため、配線を極めて容易にでき
る。ここで、上記第１〜第３の実施例に比して光が伝搬
する距離が長くなるが、基板１として、厚みが１００ミ
クロン程度のものを使用すれば十分な光結合を得ること
ができるものである。なお、この実施例では基板１表面
に形成される発光ダイオード４０の構造は上記第１の実
施例と同様の構造のものについて示したが、上記第２，
第３の実施例と同様の構造のものとしてもよい。
【００３２】ところで、上記第１〜第３の実施例におい
ては、複数のうちの特定の発光ダイオードで発生し対応
するフォトトランジスタに入射すべき光がＳｉＯ２ 層
あるいは半絶縁ＡｌＧａＡｓ層内で横方向に導波され、
隣接するフォトカプラのフォトトランジスタに入射する
ことによるクロストークの発生が考えられる。図５はこ
のようなクロストークを防止できる本発明の第５の実施
例による半導体装置の構造を示す図であり、図５（ａ）
は断面図、図５（ｂ） は上面図である。図において
、図１と同一符号は同一又は相当部分であり、１５は絶
縁層中４に各フォトカプラを囲うように設けられた光遮
蔽層である。本実施例では発光ダイオードで発生し絶縁
層４中で横方向に導波される光は、光遮蔽層１５により
遮蔽され、隣接するフォトカプラのフォトトランジスタ
に入射することがない。従ってクロストークによる誤動
作のない集積型フォトカプラを実現できる。光遮蔽層１
５の材質は、電極と同一の材料、たとえばアルミ等を用
いることができ、フォトトランジスタの電極形成工程で
同時に形成することができる。なお、本第５の実施例で
は上記第１の実施例の装置に光遮蔽層を設けたものにつ
いて説明したが、本実施例の光遮蔽層は上記第２，第３
の実施例にも適用できることはいうまでもない。また、
光遮蔽層１５の形状として各フォトカプラを囲う円形の
ものを示したが、これに限るものではなく、格子状等、
各フォトカプラ間を仕切ることのできるものであればど
のような形状であってもよい。
ては、複数のうちの特定の発光ダイオードで発生し対応
するフォトトランジスタに入射すべき光がＳｉＯ２ 層
あるいは半絶縁ＡｌＧａＡｓ層内で横方向に導波され、
隣接するフォトカプラのフォトトランジスタに入射する
ことによるクロストークの発生が考えられる。図５はこ
のようなクロストークを防止できる本発明の第５の実施
例による半導体装置の構造を示す図であり、図５（ａ）
は断面図、図５（ｂ） は上面図である。図において
、図１と同一符号は同一又は相当部分であり、１５は絶
縁層中４に各フォトカプラを囲うように設けられた光遮
蔽層である。本実施例では発光ダイオードで発生し絶縁
層４中で横方向に導波される光は、光遮蔽層１５により
遮蔽され、隣接するフォトカプラのフォトトランジスタ
に入射することがない。従ってクロストークによる誤動
作のない集積型フォトカプラを実現できる。光遮蔽層１
５の材質は、電極と同一の材料、たとえばアルミ等を用
いることができ、フォトトランジスタの電極形成工程で
同時に形成することができる。なお、本第５の実施例で
は上記第１の実施例の装置に光遮蔽層を設けたものにつ
いて説明したが、本実施例の光遮蔽層は上記第２，第３
の実施例にも適用できることはいうまでもない。また、
光遮蔽層１５の形状として各フォトカプラを囲う円形の
ものを示したが、これに限るものではなく、格子状等、
各フォトカプラ間を仕切ることのできるものであればど
のような形状であってもよい。
【００３３】
【発明の効果】以上のように、この発明によれば、受光
素子が形成された基板上に絶縁層を介して上記受光素子
に対向する位置に形成された発光素子を備え、該発光素
子で発生した光が上記絶縁層を透過して上記受光素子に
入射する構成としから、発光素子と受光素子が精度よく
位置合わせされた、光の結合効率の高いフォトカプラを
実現でき、また、同一の構造を一基板上に複数個集積し
て形成することが可能であるため、パッケージデンシテ
ィを大幅に向上でき、複数のフォトカプラを用いる装置
のサイズを小型化することができる効果がある。
素子が形成された基板上に絶縁層を介して上記受光素子
に対向する位置に形成された発光素子を備え、該発光素
子で発生した光が上記絶縁層を透過して上記受光素子に
入射する構成としから、発光素子と受光素子が精度よく
位置合わせされた、光の結合効率の高いフォトカプラを
実現でき、また、同一の構造を一基板上に複数個集積し
て形成することが可能であるため、パッケージデンシテ
ィを大幅に向上でき、複数のフォトカプラを用いる装置
のサイズを小型化することができる効果がある。
【００３４】また、この発明によれば、単結晶半導体基
板の一主面上に受光素子を構成する機能領域を複数形成
した後、該基板の上記一主面上または他主面上に絶縁層
を形成し、該絶縁層上に非晶質または多結晶の半導体膜
を形成し、これを単結晶化した後、該単結晶化された半
導体膜上に上記発光素子を構成する複数の半導体層を順
次積層形成するようにし、かつ上記発光素子は上記複数
の受光素子の各受光素子に１対１で対応するようにした
から、パッケージデンシティが高く、発光素子と受光素
子が精度よく位置合わせされた、光の結合効率の高い集
積型フォトカプラを作製することができる効果がある。
板の一主面上に受光素子を構成する機能領域を複数形成
した後、該基板の上記一主面上または他主面上に絶縁層
を形成し、該絶縁層上に非晶質または多結晶の半導体膜
を形成し、これを単結晶化した後、該単結晶化された半
導体膜上に上記発光素子を構成する複数の半導体層を順
次積層形成するようにし、かつ上記発光素子は上記複数
の受光素子の各受光素子に１対１で対応するようにした
から、パッケージデンシティが高く、発光素子と受光素
子が精度よく位置合わせされた、光の結合効率の高い集
積型フォトカプラを作製することができる効果がある。
【００３５】さらに、この発明においては、単結晶半導
体基板の一主面上に受光素子を構成する機能領域を複数
形成した後、上記基板の上記一主面上または他主面上に
半絶縁性半導体層を形成し、さらに該半導体層上に上記
発光素子を構成する複数の半導体層を順次積層形成する
ようにし、かつ上記発光素子は上記複数の受光素子の各
受光素子に１対１で対応するようにしたから、きわめて
容易な工程で、パッケージデンシティが高く、発光素子
と受光素子が精度よく位置合わせされた、光の結合効率
の高い集積型フォトカプラを作製することができる効果
がある。
体基板の一主面上に受光素子を構成する機能領域を複数
形成した後、上記基板の上記一主面上または他主面上に
半絶縁性半導体層を形成し、さらに該半導体層上に上記
発光素子を構成する複数の半導体層を順次積層形成する
ようにし、かつ上記発光素子は上記複数の受光素子の各
受光素子に１対１で対応するようにしたから、きわめて
容易な工程で、パッケージデンシティが高く、発光素子
と受光素子が精度よく位置合わせされた、光の結合効率
の高い集積型フォトカプラを作製することができる効果
がある。
【図１】本発明の第１の実施例による半導体装置の製造
工程を示す図である。
工程を示す図である。
【図２】本発明の第２の実施例による半導体装置の製造
工程を示す図である。
工程を示す図である。
【図３】本発明の第３の実施例による半導体装置の製造
工程を示す図である。
工程を示す図である。
【図４】本発明の第４の実施例による半導体装置を示す
断面図である。
断面図である。
【図５】本発明の第５の実施例による半導体装置を示す
図である。
図である。
【図６】従来のフォトカプラの構造を示す図である。
１ ｐ形Ｓｉ基板
２ ｎ形Ｓｉ層
３ ｐ形Ｓｉ層
４ 絶縁膜
５ 単結晶Ｓｉ層
６ ｎ形ＧａＡｓ層
７ ｐ形ＧａＡｓ層
８ Ｇｅ層
９ 半絶縁ＡｌＧａＡｓ層
１１ コレクタ電極
１２ ベース電極
１３ エミッタ電極
１５ 光遮蔽層
１６ カソード電極
１７ アノード電極
Claims (6)
- 【請求項１】 発光素子と受光素子を有し、該両素子
間において光による信号伝達を行う半導体装置において
、上記受光素子が形成された基板と、該基板上に形成さ
れた絶縁層と、該絶縁膜層上の上記受光素子に対向する
位置に形成された上記発光素子を構成する半導体積層構
造とを備え、上記発光素子で発生した光が上記絶縁層を
透過して上記受光素子に入射することを特徴とする半導
体装置。 - 【請求項２】 一基板上に複数の上記発光素子と受光
素子の対を備えたことを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 上記発光素子は、その発光領域の横方
向の周囲に設けられた、上記発光領域を形成する半導体
材料よりもエネルギ帯巾の小さい半導体材料を備えたこ
とを特徴とする請求項２記載の半導体装置。 - 【請求項４】 上記絶縁層中に形成された、上記複数
の発光素子と受光素子の対の相互間を仕切る遮光層を備
えたことを特徴とする請求項２記載の半導体装置。 - 【請求項５】 発光素子と受光素子を有し、該両素子
間において光による信号伝達を行う半導体装置を製造す
る方法において、単結晶半導体基板の一主面上に上記受
光素子を構成する機能領域を複数形成する工程と、上記
基板の上記一主面上または他主面上に絶縁層を形成する
工程と、該絶縁層上に非晶質または多結晶の半導体膜を
形成する工程と、該非晶質または多結晶の半導体膜を単
結晶化する工程と、該単結晶化された半導体膜上に上記
発光素子を構成する複数の半導体層を順次積層形成する
工程とを含み、上記発光素子は上記複数の受光素子の各
受光素子に１対１で対応するよう配置されることを特徴
とする半導体装置の製造方法。 - 【請求項６】 発光素子と受光素子を有し、該両素子
間において光による信号伝達を行う半導体装置を製造す
る方法において、単結晶半導体基板の一主面上に上記受
光素子を構成する機能領域を複数形成する工程と、上記
基板の上記一主面上または他主面上に半絶縁性半導体層
を形成し、さらに該半導体層上に上記発光素子を構成す
る複数の半導体層を順次積層形成する工程とを含み、上
記発光素子は上記複数の受光素子の各受光素子に１対１
で対応するよう配置されることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122618A JPH04323879A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122618A JPH04323879A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323879A true JPH04323879A (ja) | 1992-11-13 |
Family
ID=14840422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3122618A Pending JPH04323879A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323879A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6025610A (en) * | 1997-01-23 | 2000-02-15 | Nec Corporation | Solid relay and method of producing the same |
| DE19510631B4 (de) * | 1994-03-23 | 2012-06-14 | Denso Corporation | Halbleiterbauelement |
| JP2017126766A (ja) * | 2017-03-02 | 2017-07-20 | 京セラ株式会社 | 受発光素子 |
-
1991
- 1991-04-23 JP JP3122618A patent/JPH04323879A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19510631B4 (de) * | 1994-03-23 | 2012-06-14 | Denso Corporation | Halbleiterbauelement |
| US6025610A (en) * | 1997-01-23 | 2000-02-15 | Nec Corporation | Solid relay and method of producing the same |
| JP2017126766A (ja) * | 2017-03-02 | 2017-07-20 | 京セラ株式会社 | 受発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2985691B2 (ja) | 半導体装置 | |
| US5714782A (en) | Composite integrated circuit device | |
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| KR100244048B1 (ko) | 광반도체 장치 및 그의 제조방법 | |
| US5994739A (en) | Integrated circuit device | |
| JP3482709B2 (ja) | 半導体装置 | |
| JP2000232235A (ja) | 半導体装置 | |
| JP2874570B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04323879A (ja) | 半導体装置及びその製造方法 | |
| JPH01175775A (ja) | 光駆動ｍｏｓ型半導体装置 | |
| JPH0936413A (ja) | 光結合半導体装置 | |
| JPS5893268A (ja) | 光結合集積回路 | |
| JP2850766B2 (ja) | 半導体装置 | |
| TWI875613B (zh) | 光耦合單晶片結構及其製造方法 | |
| US5142342A (en) | Optocoupler | |
| US20250022901A1 (en) | Optical semiconductor package and method for producing optical semiconductor package | |
| TW202601193A (zh) | 光耦合單晶片結構及其製造方法 | |
| JP3003908B2 (ja) | 光結合半導体リレー | |
| US20080042080A1 (en) | Multi-channel photocoupling device and producing method thereof | |
| JPH0221671A (ja) | 光結合素子 | |
| JPH098265A (ja) | 半導体装置 | |
| JPH065906A (ja) | モノリシック型光結合装置の製造方法 | |
| JP2001028451A (ja) | 光電素子及びその実装方法 | |
| JP2000340829A (ja) | 光駆動型半導体装置およびその製造方法 | |
| JPH077175A (ja) | 光結合装置 |