JPH04323914A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPH04323914A JPH04323914A JP9093191A JP9093191A JPH04323914A JP H04323914 A JPH04323914 A JP H04323914A JP 9093191 A JP9093191 A JP 9093191A JP 9093191 A JP9093191 A JP 9093191A JP H04323914 A JPH04323914 A JP H04323914A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- bit
- string type
- digital signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＤ／Ａ変換器に関する。
【０００２】
【従来の技術】従来のＲストリング型Ｄ／Ａ変換器の例
を図３に示す。図３において、電源端子５７と接地電位
との間にはｎ（正整数）個の同一抵抗値の抵抗器１２−
１〜１２−ｎが接続されており、電源電圧はこれらの抵
抗器の接続点ならびに末端の抵抗器１２−ｎの接地点と
アナログ信号出力端子６２の間には、ｎ個のスイッチン
グ素子１１−１〜１１−ｎが挿入接続され、これらのス
イッチング素子１１−１〜１１−ｎに対する制御線がデ
コーダ１３に対して、それぞれ個別に接続されている。 デコーダ１３に対しては、デジタル信号入力端子５８〜
６１よりＤ／Ａ変換対象のデジタル信号が入力され、こ
れらのデジタル信号の論理レベルの組合わせを介して、
デコーダ１３よりスイッチング素子のオン・オフを制御
する“Ｈ”レベルまたは“Ｌ”レベル論理信号が出力さ
れる。これらのスイッチング素子がデコーダ１３の論理
信号出力を介してオンすると、対応する抵抗器の接続点
に対応する分割電圧が、当該スイッチング素子を経由し
てアナログ信号出力端子６２に出力される。即ち、デコ
ーダ１３に対して、デジタル信号入力端子５８〜６１よ
り入力されるデジタル信号は、Ｄ／Ａ変換されてアナロ
グ信号出力端子より出力される。なお、この場合におい
ては、デジタル信号入力端子の数が４個であるため、抵
抗分割数は、ｎ＝２４ となる。
を図３に示す。図３において、電源端子５７と接地電位
との間にはｎ（正整数）個の同一抵抗値の抵抗器１２−
１〜１２−ｎが接続されており、電源電圧はこれらの抵
抗器の接続点ならびに末端の抵抗器１２−ｎの接地点と
アナログ信号出力端子６２の間には、ｎ個のスイッチン
グ素子１１−１〜１１−ｎが挿入接続され、これらのス
イッチング素子１１−１〜１１−ｎに対する制御線がデ
コーダ１３に対して、それぞれ個別に接続されている。 デコーダ１３に対しては、デジタル信号入力端子５８〜
６１よりＤ／Ａ変換対象のデジタル信号が入力され、こ
れらのデジタル信号の論理レベルの組合わせを介して、
デコーダ１３よりスイッチング素子のオン・オフを制御
する“Ｈ”レベルまたは“Ｌ”レベル論理信号が出力さ
れる。これらのスイッチング素子がデコーダ１３の論理
信号出力を介してオンすると、対応する抵抗器の接続点
に対応する分割電圧が、当該スイッチング素子を経由し
てアナログ信号出力端子６２に出力される。即ち、デコ
ーダ１３に対して、デジタル信号入力端子５８〜６１よ
り入力されるデジタル信号は、Ｄ／Ａ変換されてアナロ
グ信号出力端子より出力される。なお、この場合におい
ては、デジタル信号入力端子の数が４個であるため、抵
抗分割数は、ｎ＝２４ となる。
【０００３】
【発明が解決しようとする課題】上述した従来のＤ／Ａ
変換器においては、所望のアナログ電圧を抽出する抵抗
分割回路としては、デジタル入力信号が８ビットの場合
には２５６個の抵抗器、４ビットの場合には１６個の抵
抗器が必要となる。従って、デジタル入力信号のビット
数が増大するな伴ない、抵抗器の数を増さなければなら
なくなり、Ｄ／Ａ変換器における抵抗器の占有するレイ
アウト面積の割合が増大してしまうという欠点がある。
変換器においては、所望のアナログ電圧を抽出する抵抗
分割回路としては、デジタル入力信号が８ビットの場合
には２５６個の抵抗器、４ビットの場合には１６個の抵
抗器が必要となる。従って、デジタル入力信号のビット
数が増大するな伴ない、抵抗器の数を増さなければなら
なくなり、Ｄ／Ａ変換器における抵抗器の占有するレイ
アウト面積の割合が増大してしまうという欠点がある。
【０００４】
【課題を解決するための手段】本発明のＤ／Ａ変換器は
、デジタル入力信号の最上位ビットの論理レベルを入力
して、Ｄ／Ａ変換用として供給される所定の基準電圧を
、高電位側の基準電圧と低電位側の基準電圧とに２分し
て出力する基準電圧分割手段と、前記高電位側の基準電
圧ならびに低電位側の基準電圧を基準電圧として、前記
デジタル入力信号の次位以降のビットの論理レベルに対
応して、前記デジタル入力信号に対応するアナログ変換
信号を出力するＮビットＲストリング型Ｄ／Ａ変換器と
、を備えて構成される。
、デジタル入力信号の最上位ビットの論理レベルを入力
して、Ｄ／Ａ変換用として供給される所定の基準電圧を
、高電位側の基準電圧と低電位側の基準電圧とに２分し
て出力する基準電圧分割手段と、前記高電位側の基準電
圧ならびに低電位側の基準電圧を基準電圧として、前記
デジタル入力信号の次位以降のビットの論理レベルに対
応して、前記デジタル入力信号に対応するアナログ変換
信号を出力するＮビットＲストリング型Ｄ／Ａ変換器と
、を備えて構成される。
【０００５】なお、前記ＮビットＲストリング型Ｄ／Ａ
変換器は、３ビットＲストリング型Ｄ／Ａ変換器として
もよい。
変換器は、３ビットＲストリング型Ｄ／Ａ変換器として
もよい。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、電源端子
５１、デジタル信号入力端子５２〜５５およびアナログ
信号出力端子５６に対応して、スイッチング素子１〜５
と、インバータ６と、抵抗器７〜９と、３ビットＲスト
リング型Ｄ／Ａ変換器１０とを備えて構成される。
である。図１に示されるように、本実施例は、電源端子
５１、デジタル信号入力端子５２〜５５およびアナログ
信号出力端子５６に対応して、スイッチング素子１〜５
と、インバータ６と、抵抗器７〜９と、３ビットＲスト
リング型Ｄ／Ａ変換器１０とを備えて構成される。
【０００８】図１において、電源端子５１より供給され
る電源電圧をＶＤＤ、接地電位を０とし、デジタル信号
入力端子５２からは、デジタル信号の最上位ビットが入
力されるものとする。デジタル信号入力端子５２の入力
レベルが“Ｌ”レベルの時には、スイッチング素子３お
よび４がオンし、スイッチング素子１、２および５はオ
フする。この時、スイッチング素子４がオンしているの
で、スイッチング素子４および５と、３ビットＲストリ
ング型Ｄ／Ａ変換器１０との間の接続線１０２の電位は
接地電位となる。この場合、電源電圧ＶＤＤと接地電位
との間の節点Ａにおける電位をＶＤＤ／２とするために
は、電源端子５１と節点Ａとの間の合成抵抗と、節点Ａ
と接地点との間の合成抵抗とが等しくなければならない
。
る電源電圧をＶＤＤ、接地電位を０とし、デジタル信号
入力端子５２からは、デジタル信号の最上位ビットが入
力されるものとする。デジタル信号入力端子５２の入力
レベルが“Ｌ”レベルの時には、スイッチング素子３お
よび４がオンし、スイッチング素子１、２および５はオ
フする。この時、スイッチング素子４がオンしているの
で、スイッチング素子４および５と、３ビットＲストリ
ング型Ｄ／Ａ変換器１０との間の接続線１０２の電位は
接地電位となる。この場合、電源電圧ＶＤＤと接地電位
との間の節点Ａにおける電位をＶＤＤ／２とするために
は、電源端子５１と節点Ａとの間の合成抵抗と、節点Ａ
と接地点との間の合成抵抗とが等しくなければならない
。
【０００９】ここで、抵抗器７および８の抵抗値をＲ７
およびＲ８ とし、３ビットＲストリング型Ｄ／Ａ変
換器１０の入力抵抗値をＲとすると、次式が与えられる
。
およびＲ８ とし、３ビットＲストリング型Ｄ／Ａ変
換器１０の入力抵抗値をＲとすると、次式が与えられる
。
【００１０】
Ｒ８ ＝１／（１／Ｒ＋１／
Ｒ９ ） ………………… （１）この場合におい
ては、デジタル信号入力端子５３、５４および５５より
入力される次位のデジタル信号における“Ｈ”レベルお
よび“Ｌ”レベルの論理信号に対応して、アナログ信号
出力端子５６よりは、０から７ＶＤＤ／１６に至るアナ
ログ電圧が、ＶＤＤ／１６刻みにて出力される。この場
合における、デジタル入力信号とアナログ出力信号との
関係は、図２の入出力対応表を示す図に明示されている
とうりである。図２において、デジタル信号入力端子５
２のレベルが“Ｌ”レベルの場合に対応して、デジタル
信号入力端子５３、５４および５５より順次入力される
次位以降のデジタル入力信号のレベルに対して、アナロ
グ信号出力端子５６より出力される電圧レバルが示され
ている。
Ｒ９ ） ………………… （１）この場合におい
ては、デジタル信号入力端子５３、５４および５５より
入力される次位のデジタル信号における“Ｈ”レベルお
よび“Ｌ”レベルの論理信号に対応して、アナログ信号
出力端子５６よりは、０から７ＶＤＤ／１６に至るアナ
ログ電圧が、ＶＤＤ／１６刻みにて出力される。この場
合における、デジタル入力信号とアナログ出力信号との
関係は、図２の入出力対応表を示す図に明示されている
とうりである。図２において、デジタル信号入力端子５
２のレベルが“Ｌ”レベルの場合に対応して、デジタル
信号入力端子５３、５４および５５より順次入力される
次位以降のデジタル入力信号のレベルに対して、アナロ
グ信号出力端子５６より出力される電圧レバルが示され
ている。
【００１１】また、デジタル信号入力端子５２の入力レ
ベルが“Ｈ”レベルの時には、スイッチング素子３およ
び４がオフし、スイッチング素子１、２および５がオン
するため、スイッチング素子２と、３ビットＲストリン
グ型Ｄ／Ａ変換器１０との間の接続線１０１の電位は電
源電圧ＶＤＤとなり、節点Ａの電位は接地電位となる。 この場合においても、節点Ａの電位をＶＤＤ／２とする
ためには、電源端子５１と節点Ａの間の合成抵抗と、節
点Ａと接地点との間の合成抵抗とが等しくなければなら
ない。よって次式が与えられる。
ベルが“Ｈ”レベルの時には、スイッチング素子３およ
び４がオフし、スイッチング素子１、２および５がオン
するため、スイッチング素子２と、３ビットＲストリン
グ型Ｄ／Ａ変換器１０との間の接続線１０１の電位は電
源電圧ＶＤＤとなり、節点Ａの電位は接地電位となる。 この場合においても、節点Ａの電位をＶＤＤ／２とする
ためには、電源端子５１と節点Ａの間の合成抵抗と、節
点Ａと接地点との間の合成抵抗とが等しくなければなら
ない。よって次式が与えられる。
【００１２】
Ｒ９ ＝１／（１／Ｒ＋１／
Ｒ７ ＋１／Ｒ８ ）……… （２）この場合におい
ては、デジタル信号入力端子５３、５４および５５より
入力される次位のデジタル信号における“Ｈ”レベルお
よび“Ｌ”レベルの論理信号に対応して、アナログ信号
出力端子５６からは、ＶＤＤ／２から１５ＶＤＤ／１６
に至るアナログ電圧が、ＶＤＤ／１６刻みにて出力され
る。この場合における、デジタル入力信号とアナログ出
力信号との関係は、図２の入出力対応表を示す図に明示
されているとうりで、デジタル信号入力端子５２のレベ
ルが“Ｈ”レベルの場合に対応して、デジタル信号入力
端子５３、５４および５５より順次入力される次位以降
のデジタル入力信号のレベルに対して、アナログ信号出
力端子５６より出力される電圧レベルが示されている。
Ｒ７ ＋１／Ｒ８ ）……… （２）この場合におい
ては、デジタル信号入力端子５３、５４および５５より
入力される次位のデジタル信号における“Ｈ”レベルお
よび“Ｌ”レベルの論理信号に対応して、アナログ信号
出力端子５６からは、ＶＤＤ／２から１５ＶＤＤ／１６
に至るアナログ電圧が、ＶＤＤ／１６刻みにて出力され
る。この場合における、デジタル入力信号とアナログ出
力信号との関係は、図２の入出力対応表を示す図に明示
されているとうりで、デジタル信号入力端子５２のレベ
ルが“Ｈ”レベルの場合に対応して、デジタル信号入力
端子５３、５４および５５より順次入力される次位以降
のデジタル入力信号のレベルに対して、アナログ信号出
力端子５６より出力される電圧レベルが示されている。
【００１３】この実施例の場合、４ビットのＲストリン
グ型Ｄ／Ａ変換器に比較して、３ビットのＲストリング
型Ｄ／Ａ変換器においては、回路的に抵抗器の数が半分
に削減され、デコーダに対する入力線の本数が１本削減
されるとともに、構成トランジスタ数も３ビットＲスト
リング型Ｄ／Ａ変換器の方が少ないため、全体としての
レイアウト面積も半分程度に縮小される。
グ型Ｄ／Ａ変換器に比較して、３ビットのＲストリング
型Ｄ／Ａ変換器においては、回路的に抵抗器の数が半分
に削減され、デコーダに対する入力線の本数が１本削減
されるとともに、構成トランジスタ数も３ビットＲスト
リング型Ｄ／Ａ変換器の方が少ないため、全体としての
レイアウト面積も半分程度に縮小される。
【００１４】
【発明の効果】以上説明したように、本発明は、デジタ
ル入力信号の最上位ビットの論理レベルを介して２分さ
れる高電位側と低電位側の二つ基準電圧を基準として、
デジタル入力信号の次位以降のビットを介してＤ／Ａ変
換を行うことにより、レイアウト面積を著しく縮小する
ことができるという効果がある。
ル入力信号の最上位ビットの論理レベルを介して２分さ
れる高電位側と低電位側の二つ基準電圧を基準として、
デジタル入力信号の次位以降のビットを介してＤ／Ａ変
換を行うことにより、レイアウト面積を著しく縮小する
ことができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例のデジタル信号対アナログ信号の入出
力対応表を示す図である。
力対応表を示す図である。
【図３】従来例を示すブロック図である。
１〜５、１１−１〜１１−ｎ スイッチング素子
６ インバータ ７〜９、１２−１〜１２−ｎ 抵抗器１０ ３
ビットＲストリング型Ｄ／Ａ変換器１３ デコー
ダ
６ インバータ ７〜９、１２−１〜１２−ｎ 抵抗器１０ ３
ビットＲストリング型Ｄ／Ａ変換器１３ デコー
ダ
Claims (2)
- 【請求項１】 デジタル入力信号の最上位ビットの論
理レベルを入力して、Ｄ／Ａ変換用として供給される所
定の基準電圧を、高電位側の基準電圧と低電位側の基準
電圧とに２分して出力する基準電圧分割手段と、前記高
電位側の基準電圧ならびに低電位側の基準電圧を基準電
圧として、前記デジタル入力信号の次位以降のビットの
論理レベルに対応して、前記デジタル入力信号に対応す
るアナログ変換信号を出力するＮ（正整数）ビットＲス
トリング型Ｄ／Ａ変換器と、を備えることを特徴とする
Ｄ／Ａ変換器。 - 【請求項２】 前記ＮビットＲストリング型Ｄ／Ａ変
換器が３ビットＲストリング型Ｄ／Ａ変換器である請求
項１記載のＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9093191A JP2680940B2 (ja) | 1991-04-23 | 1991-04-23 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9093191A JP2680940B2 (ja) | 1991-04-23 | 1991-04-23 | Ｄ／ａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04323914A true JPH04323914A (ja) | 1992-11-13 |
| JP2680940B2 JP2680940B2 (ja) | 1997-11-19 |
Family
ID=14012194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9093191A Expired - Lifetime JP2680940B2 (ja) | 1991-04-23 | 1991-04-23 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680940B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8264436B2 (en) | 2007-05-21 | 2012-09-11 | Samsung Electronics Co., Ltd. | Gray scale voltage decoder and digital-to-analog converter including the same |
-
1991
- 1991-04-23 JP JP9093191A patent/JP2680940B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8264436B2 (en) | 2007-05-21 | 2012-09-11 | Samsung Electronics Co., Ltd. | Gray scale voltage decoder and digital-to-analog converter including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2680940B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039791B2 (ja) | Ｄａコンバータ | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| US8963757B2 (en) | D/A converter including higher-order resistor string | |
| KR960016160A (ko) | 저항수가 줄어든 디지털 아날로그 변환기 | |
| US4665381A (en) | Digital-to-analog converter | |
| USRE38083E1 (en) | Rail-to-rail DAC drive circuit | |
| JP2598138B2 (ja) | Ｄ／ａ変換器 | |
| JPH0769671B2 (ja) | ディジタル−アナログ変換装置 | |
| JP3611672B2 (ja) | 多段階電圧発生回路 | |
| JP2001156640A (ja) | ディジタル／アナログ変換器 | |
| US20050168367A1 (en) | D/A converter and semiconductor device | |
| WO1996035264A1 (en) | Rail-to-rail dac drive circuit | |
| JPH04323914A (ja) | Ｄ／ａ変換器 | |
| JP2005252663A (ja) | 電流セルマトリクス型ディジタル・アナログ変換器 | |
| JPH01147912A (ja) | アナログ電圧生成回路 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| US20040125004A1 (en) | D/A converter for converting plurality of digital signals simultaneously | |
| JPS63246927A (ja) | 基準電圧発生回路 | |
| JPH10215179A (ja) | Ｄ／ａコンバータ | |
| JPH0730427A (ja) | Ｄ／ａ変換回路 | |
| US5684483A (en) | Floating point digital to analog converter | |
| KR100356813B1 (ko) | 커런트 셀 타입 디지털-아날로그 변환기 | |
| KR19980065270A (ko) | 저항열을 이용한 디지탈-아날로그 변환기 | |
| JPH0563783A (ja) | Ｄｔｍｆ信号発生回路 | |
| JPH04290012A (ja) | データ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |