JPH04324430A

JPH04324430A - 半導体装置，半導体装置の製造方法，半導体装置を搭載するための絶縁体基板及び液晶表示装置

Info

Publication number: JPH04324430A
Application number: JP3095279A
Authority: JP
Inventors: Osamu Sukegawa; 統助川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1991-04-25
Filing date: 1991-04-25
Publication date: 1992-11-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置，半導体装
置の製造方法及び半導体装置を搭載するための絶縁体基
板に関し、特に帯電を防止した絶縁体基板を用いた半導
体装置，半導体装置の製造方法，半導体装置を搭載する
ための絶縁体基板及び液晶表示装置に関する。

【０００２】

【従来の技術】絶縁物基板を用いた半導体装置の代表的
なものとしては、アクティブマトリクス液晶ディスプレ
イに用いられる薄膜トランジスタアレイ基板があり、以
下これを例にとって説明する。薄膜トランジスタアレイ
基板は、ディスプレイ表示動作のため可視光に対して透
明なガラス，石英等の基板に半導体膜，ゲート絶縁膜，
金属配線等を形成して、製造される。図５は、従来の薄
膜トランジスタアレイ基板の断面図である。ガラス基板
４１上にクロム（Ｃｒ）等によりゲート領域２３が形成
され、その後、ゲート絶縁膜２４，動作層となるアモル
ファスシリコン２５，ソース・ドレイン領域２６，表示
電極２７を形成することにより、薄膜トランジスタアレ
イがガラス基板４１上に形成されていた。

【０００３】

【発明が解決しようとする課題】この従来の薄膜トラン
ジスタアレイ基板では、基板が絶縁体であるため種々の
工程によって発生する静電気により、ガラス基板４１が
帯電する。ガラス基板４１は帯電すると集塵効果をもつ
。従って、薄膜トランジスタアレイ基板は製造工程で基
板に種々の異物を吸着することになり、これが、製品歩
留りを低下させる、という問題点があった。

【０００４】

【課題を解決するための手段】本発明によれば、絶縁体
基板の少なくとも片面にトランジスタを搭載する半導体
装置において、トランジスタと絶縁体基板の間に高抵抗
の導電膜が形成されている半導体装置が得られる。

【０００５】また、本発明によれば、少なくとも片面に
トランジスタを搭載した絶縁体基板を有する液晶表示装
置において、トランジスタと絶縁体基板との間に高抵抗
の導電膜が形成されている液晶表示装置が得られる。

【０００６】基板がガラス，樹脂等の絶縁体である場合
、静電気が発生し、帯電してしまうことが多い。帯電し
た基板は、製造工程において種々の異物を吸着し、製品
歩留りを低下させる。この帯電を防止するためには、導
電性のある膜で基板を覆えばよい。この時、導電性のあ
る膜の比抵抗が小さいと、導電性が高く、基板上に搭載
するトランジスタ間が短絡したり、隣接トランジスタ間
で信号が漏洩したりすることになるので、被覆する導電
性のある膜は高抵抗である必要がある。

【０００７】また、基板の帯電を防止するためには、基
板全体を高抵抗被膜で覆うことが望ましいが、トランジ
スタ等を全く搭載しない部分に関しては異物を吸着して
も問題は無いので、基板の少なくともトランジスタ等を
搭載する部分が高抵抗被膜で覆われていればよい。

【０００８】更に本発明によれば上記絶縁体基板及び上
記高抵抗の導電膜が透明である半導体装置や液晶表示装
置が得られる。

【０００９】高抵抗の導電膜として、酸化スズや、酸化
スズにインジウムを混合して製造したもの等を用いた場
合、透明な被膜を得ることができる。絶縁体基板が透明
で、高抵抗の導電膜も透明であれば、全体として透明な
基板を得ることが出来、液晶ディスプレイ，イメージセ
ンサ等に有効である。

【００１０】次に、本発明によれば、上記導電膜の面抵
抗の値が８０ＭΩ／□以上１０ＧΩ／□以下である半導
体装置や液晶表示装置が得られる。

【００１１】薄膜トランジスタアレイ基板等の場合、導
電膜上に形成されるゲートライン間のリークによる信号
の漏洩が問題となる。図４は薄膜トランジスタアレイ基
板におけるゲートドライバー，配線系の等価回路のモデ
ル図である。Ｍ番目とＭ＋１番目のゲートドライバーを
想定したものであり、ＲＨ　は、本発明による高抵抗被
膜による抵抗値を表している。今、Ｍ番目のゲート配線
ＧＭ　の電圧をＶＯＦＦ　，Ｍ＋１番目のゲート配線Ｇ
Ｍ＋１　の電圧をＶＯＮとすると、点Ａにおける内電圧
ＶＡ　は、　　ＶＡ　＝ＶＯＦＦ　＋（ＲＥ　＋ＲＧ　
）・（ＶＯＮ−ＶＯＦＦ　）　　　　　　　　／（２Ｒ
Ｅ　＋２ＲＧ　＋ＲＨ　）　　　　　　　　　　　　　
　　　　　　　　　　　　　　　…（１）となる。隣接
するゲート電圧ＶＯＮの影響をなくすには、ＲＥ　＋Ｒ
Ｇ　＜＜ＲＨ　とすればよい。点Ａの電圧ＶＡ　の誤差
は、小さい程好ましいが、通常０．５Ｖ程度迄は、悪影
響を及ぼすことはない。また、典型的にはＶＯＮ＝１５
Ｖ，ＶＯＦＦ　＝−５Ｖ程度である。点Ａの電圧ＶＡ　
の誤差をＶＡ　′とすると（１）式より　　ＶＡ　′＝（ＲＥ　＋ＲＧ　）・（ＶＯＮ−ＶＯＦ
Ｆ　）　　　　　　　　／（２ＲＥ　＋２ＲＧ　＋ＲＨ
　）　　　　　　　　　　　　　　　　　　　　　　　
　　　　　…（２）１０インチ級液晶ディスプレイに用
いられる薄膜トランジスタアレイでは、通常ＲＧ　＝１
０ＫΩ，ＲＥ　＝１ＫΩ程度である。（２）式にＶＯＮ
＝１５，ＶＯＦＦ　＝−５，ＲＧ　＝１０，ＲＥ　＝１
，ＶＡ　＜０．５を代入すると、　　ＲＨ　＞４００Ｋ
Ω　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　…（３）抵
抗値ＲＨ　は、面抵抗をρ，隣接するゲートの対向長を
Ｌ，隣接するゲートのスペース長をＷとすると、　　Ｒ
Ｈ　＝ρ・Ｗ／Ｌ　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　…（４）と表わされる。一般にＷ＝１００μｍ，Ｌ
＝２０ｍｍであるから、（３），（４）式から、ρ＞８
０ＭΩ／□であれば、隣接ゲートライン間の信号の漏洩
は実用上問題のないものとなる。

【００１２】また、通常のガラス基板は１００ＧΩ／□
程度であり、ガラス基板に微小の水分が付着したものの
面抵抗が１０ＧΩ／□程度である。静電気の帯電を防止
するには、１０ＧΩ／□よりは小さい抵抗値の膜が望ま
しい。

【００１３】したがって、絶縁体基板に被着する導電膜
は、８０ＭΩ／□以上１０ＧΩ／□以下であることが望
ましい。静電気の帯電防止と、導電性によるトランジス
タへの悪影響との兼ね合いから、特に好ましくは、１０
０ＭΩ／□〜１０ＧΩ／□程度の導電膜が望ましい。

【００１４】更に、本発明によれば、塩化第１スズ（Ｓ
ｎＣｌ２　）を溶解した溶液に絶縁体基板を浸漬する工
程と、その後絶縁体基板を水蒸気を含む雰囲気で処理し
、加水分解する工程と、その後絶縁体基板の少なくとも
片面にトランジスタを搭載する工程とを含む半導体装置
の製造方法が得られる。塩化第１スズの加水分解により
、酸化スズの被膜を形成することができるものである。

【００１５】更に、本発明によれば、エチルアルコール
に塩化第１スズ（ＳｎＣｌ２　）を０．１ｇ／ｌ以上１
２．５ｇ／ｌ以下になるように溶解し、絶縁体基板を浸
漬する工程と、絶縁体基板を水蒸気を含む雰囲気で、１
００℃〜１５０℃で１時間〜１２時間熱処理し、加水分
解する工程と、絶縁体基板を更に２５０℃〜４００℃で
１時間〜３時間熱処理する工程と、絶縁体基板の少なく
とも片面にトランジスタを搭載する工程とを含む半導体
装置の製造方法がより好ましくは得られる。

【００１６】エチルアルコールに塩化第１スズを溶解し
たものに基板を浸漬し、加水分解反応を起こさせると、
酸化スズ被膜が得られる。その後再び熱処理をするのは
、酸化スズ被膜の硬化性，密着性を高めるためである。酸化スズ被膜の面抵抗は、エチルアルコールに溶解する
塩化第１スズの濃度に反比例する。１ｇ／ｌの濃度では
、１ＧΩ／□程度の酸化スズ被膜が得られ、５ｇ／ｌの
濃度では２００ＭΩ／□となる。したがって、前述の８
０ＭΩ／□〜１０ＧΩ／□の範囲の面抵抗の導電膜を得
るためには、エチルアルコール中の塩化第１スズの濃度
を０．１ｇ／ｌ以上１２．５ｇ／ｌ以下になるように設
定すれば良いことになる。また、導電膜としてより望ま
しい１ＧΩ／□程度の酸化スズ膜を得るためには、エチ
ルアルコール中の塩化第１スズの濃度を１ｇ／ｌ程度に
設定すれば良いことになる。

【００１７】更に、本発明によれば、少なくとも片面に
半導体装置を搭載するための絶縁体基板において、面抵
抗の値が８０ＭΩ／□以上１０ＧΩ／□以下である導電
膜で覆われている絶縁体基板が得られる。また、絶縁体
基板及び導電膜が透明である絶縁体基板が得られる。あ
らかじめ高抵抗の導電膜で覆われた絶縁体基板を製造し
ておけば、その後トランジスタ等を搭載して、半導体装
置を製造する際に有効である。また、その絶縁体基板及
び高抵抗の導電膜が透明であれば、液晶ディスプレイ，
イメージセンサ等の基板として有効である。絶縁体基板
の導電膜は、必らずしも全面が覆われている必要は無く
、絶縁体基板の側面（切断面）や角等、半導体装置を搭
載しない部分の絶縁体基板が露出していても何ら問題は
無い。

【００１８】

【実施例】次に本発明について図面を参照して説明する
。

【００１９】図１は本発明による半導体装置を搭載する
ための絶縁体基板の一実施例を示す断面図である。

【００２０】ガラス基板１上に酸化スズ（ＳｎＯ）被膜
２を後に述べるディップ法によって形成し、しかる後に
薄膜トランジスタの製造工程をへて、薄膜トランジスタ
アレイ基板を製造する。

【００２１】酸化スズ被膜２は以下の手順で形成される
。エチルアルコール１ｌに塩化第一スズ（ＳｎＣｌ２　
）を１ｇ溶解し、ガラス基板１を浸漬する。ガラス基板
１を引き上げた後、水蒸気（Ｈ２　Ｏ）を含んだ雰囲気
で１００℃で１時間の熱処理を行なうと（５）式に示す
加水分解反応がおこり、基板に酸化スズ被膜２が形成さ
れる。

【００２２】　　ＳｎＣｌ２　＋Ｈ２　Ｏ　　→　　ＳｎＯ＋２ＨＣ
ｌ　　　　　　　　　　　　　　　　　　　　…（５）
この後、３００℃でさらに２時間熱処理を行なうことに
より、酸化スズ被膜２をガラス基板１に焼き付け、膜の
硬化性・密着性を高める。酸化スズ被膜２の面抵抗は、
ディップ液の塩化第一スズ濃度によって制御でき、上述
した１ｇ／ｌの濃度では、１ＧΩ／□程度の面抵抗の被
膜となる。被膜面抵抗は上に形成される素子の動作に影
響を与えないためには、十分に大きい必要がある。

【００２３】薄膜トランジスタ（図２）はガラス基板１
１上に高抵抗被膜１２を形成した後、次の製造工程をへ
て製造される。第１にＣｒ膜厚１４００オングストロー
ムをスパッタリング法によって形成し、パターン化する
ことによりゲート電極３を形成する。次にゲート絶縁膜
４，動作層５，オーミックコンタクト層５′となる窒化
シリコン膜，ノンドープアモルファスシリコン膜，リン
ドープアモルファスシリコン膜をそれぞれ４００ｎｍ，
３００ｎｍ，５０ｎｍプラズマＣＶＤ法で成膜する。次
にトランジスタ以外の部分のアモルファスシリコン膜を
除去し、クロム（Ｃｒ）を２００ｎｍスパッタリングで
成膜し、パターン化してドレイン・ソース電極６を形成
する。次に透明導電膜ＩＴＯ（Ｉｎｄｉｕｍ　　Ｔｉｎ
Ｏｘｉｄｅ）を８００ｎｍスパッタリング法によって成
膜し、パターン化することにより、表示電極７を形成し
、トランジスタ不要部のリンドープアモルファスシリコ
ンをエッチング除去する。最後に素子保護膜９として、
窒化シリコン膜４００ｎｍをプラズマＣＶＤ法で成膜し
、接続端子部の窒化シリコン膜をエッチング除去するこ
とにより薄膜トランジスタが形成される。

【００２４】液晶表示装置（図３）は、以下の工程によ
って製造されるこの薄膜トランジスタが多数形成された
基板２１と、対向基板３１のおのおのに液晶分子を配向
させるためのポリイミド膜：１００ｎｍを印刷し、ラビ
ングとよばれる綿布等でポリイミド膜を特定の方向にす
る処理を行なう。次にガラスファイバー，ガラス球等を
スペーサとして、２つの基板を約５μｍの間隙をもって
貼り合わせ、その中に液晶１０を封入する。

【００２５】このガラス基板の両側に偏光板１０１を貼
り付けることにより液晶表示装置が製造される。

【００２６】

【発明の効果】以上説明したように、本発明は絶縁体基
板とトランジスタの間に高抵抗の導電膜が形成されてい
ることにより、基板の帯電を防止し、製造工程で基板に
種々の異物が吸着するのを防止し、製品歩留りを向上さ
せるという効果を有する。

【００２７】更に、絶縁体基板及び導電膜を透明にする
ことにより、静電気の発生を防止した光を透過する絶縁
体基板が得られ、液晶ディスプレイ，センサー等に有効
である。

【００２８】また、導電膜の面抵抗を８０ＭΩ／□以上
１０ＧΩ／□以下に設定することにより、導電膜を介し
て絶縁体基板上に搭載したトランジスタに悪影響を及ぼ
すことなく基板上に静電気の帯電も防止出来るという効
果を有する。

【００２９】更にまた、本発明の製造方法によれば、面
抵抗が有効に制御された導電膜を形成することが可能で
ある。

【００３０】更に８０ＭΩ／□以上１０ＧΩ／□以下の
導電膜で覆われた絶縁体基板を形成することにより、基
板上の静電気の帯電を防止し、半導体装置及び液晶表示
装置の製造等に有効である。

【図面の簡単な説明】

【図１】本発明による半導体装置を搭載するための絶縁
体基板の一実施例を示す断面図である。

【図２】本発明による半導体装置の一実施例を示す断面
図である。

【図３】本発明による液晶表示装置の一実施例を示す断
面図である。

【図４】ゲートドライバー，配線系の等価回路のモデル
図である。

【図５】従来の薄膜トランジスタアレイ基板の断面図で
ある。

【符号の説明】

１，１１，２１，３１，４１　　　　ガラス基板２，１
２，２２　　　　酸化スズ膜３，２３　　　　ゲート領域４，２４　　　　ゲート絶縁膜５，２５　　　　アモルファスシリコン５′　　　　オ
ーミックコンタクト層６，２６　　　　ソース・ドレイン領域７，２７　　　
　表示電極８　　　　保護膜９　　　　ゲートドライバー１０　　　　液晶１１　　　　偏光板ＧＭ　　　　　Ｍ番目のゲート配線ＧＭ＋１　　　　　Ｍ＋１番目のゲート配線ＲＥ　　　
　　ドライバー出力インピーダンスＲＧ　　　　　配線
抵抗ＲＨ　　　　　本発明による高抵抗被膜による抵抗値Ｌ
　　　　隣接するゲートの対向長

Claims

【特許請求の範囲】

【請求項１】　　絶縁体基板の少なくとも片面にトラン
ジスタを搭載する半導体装置において、前記トランジス
タと前記絶縁体基板の間に高抵抗の導電膜が形成されて
いることを特徴とする半導体装置。
【請求項２】　　前記絶縁体基板及び前記導電膜が透明
であることを特徴とする請求項１記載の半導体装置。
【請求項３】　　前記導電膜の面抵抗が８０ＭΩ／□以
上１０ＧΩ／□以下であることを特徴とする請求項１記
載の半導体装置。
【請求項４】　　塩化第１スズを溶解した溶液に前記絶
縁体基板を浸漬する工程と、その後前記絶縁体基板を水
蒸気を含む雰囲気で処理し、加水分解する工程と、その
後前記絶縁体基板の少なくとも片面に前記トランジスタ
を搭載する工程とを含むことを特徴とする半導体装置の
製造方法。
【請求項５】　　エチルアルコールに塩化第１スズを０
．１ｇ／ｌ以上１２．５ｇ／ｌ以下になるように溶解し
、前記絶縁体基板を浸漬する工程と、前記絶縁体基板を
水蒸気を含む雰囲気中で、１００℃〜１５０℃で熱処理
し、加水分解する工程と、前記絶縁体基板を更に２５０
℃〜４００℃で熱処理する工程と、前記絶縁体基板の少
なくとも片面に前記トランジスタを搭載する工程とを含
むことを特徴とする半導体装置の製造方法。
【請求項６】　　少なくとも片面に半導体装置を搭載す
るための絶縁体基板において、前記絶縁体基板の前記片
面には面抵抗の値が８０ＭΩ／□以上１０ＧΩ／□以下
である前記導電膜が設けられていることを特徴とする絶
縁体基板。
【請求項７】　　前記絶縁体基板及び前記導電膜が透明
であることを特徴とする請求項６記載の絶縁体基板。
【請求項８】　　少なくとも片面にトランジスタを搭載
した絶縁体基板を有する液晶表示装置において、前記ト
ランジスタと前記絶縁体基板との間に高抵抗の導電膜が
形成されていることを特徴とする液晶表示装置。
【請求項９】　　前記絶縁体基板及び前記導電膜が透明
であることを特徴とする請求項８記載の液晶表示装置。
【請求項１０】　　前記導電膜の面抵抗が８０ＭΩ／□
以上１０ＧΩ／□以下であることを特徴とする請求項８
記載の液晶表示装置。