JPH04324535A - 二重化回路 - Google Patents
二重化回路Info
- Publication number
- JPH04324535A JPH04324535A JP3094560A JP9456091A JPH04324535A JP H04324535 A JPH04324535 A JP H04324535A JP 3094560 A JP3094560 A JP 3094560A JP 9456091 A JP9456091 A JP 9456091A JP H04324535 A JPH04324535 A JP H04324535A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic
- logic circuits
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 12
- 230000005856 abnormality Effects 0.000 claims abstract description 11
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000011990 functional testing Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は二重化回路に関し、特に
信頼性とサービス性を向上させた二重化回路に関する。
信頼性とサービス性を向上させた二重化回路に関する。
【０００２】
【従来の技術】従来の二重化回路について図２を用いて
説明する。
説明する。
【０００３】図２に示す二重化回路は、同一機能を有す
る２つの論理回路１−２及び２−２と論理回路１−２お
よび２−２の出力または論理回路内の同一ポイントでの
信号を比較し、一致、不一致の信号を出力する比較回路
３と、論理回路１−２および２−２の出力のうち一方を
選択する選択回路４と、各回路を制御する制御回路５−
２とから構成され、論理回路１−２および２−２、比較
回路３、選択回路４が１つの半導体集積回路６−２に収
容されていた。
る２つの論理回路１−２及び２−２と論理回路１−２お
よび２−２の出力または論理回路内の同一ポイントでの
信号を比較し、一致、不一致の信号を出力する比較回路
３と、論理回路１−２および２−２の出力のうち一方を
選択する選択回路４と、各回路を制御する制御回路５−
２とから構成され、論理回路１−２および２−２、比較
回路３、選択回路４が１つの半導体集積回路６−２に収
容されていた。
【０００４】次に、動作について説明す。
【０００５】システムの立上げ試験時に、まず制御回路
５−２は選択信号５０２を選択回路４へ送出し、論理回
路１−２の出力１０１が出力信号４０１となる様に選択
し、入力信号５０１と出力信号４０１とにより、図示し
ていない外部機能により論理回路１−２の機能試験を行
う。次に、論理回路１−２の試験が終了すると、制御回
路５−２は選択信号５０２により、論理回路２−２の出
力２０１が出力信号４０１となる様に選択し、論理回路
１−２と同様に機能試験を行う。機能試験の結果、論理
回路１−２，２−２がともに正常であれば、立上げ試験
終了後はサービスインに入り比較回路３を使用して二重
化動作を行う。
５−２は選択信号５０２を選択回路４へ送出し、論理回
路１−２の出力１０１が出力信号４０１となる様に選択
し、入力信号５０１と出力信号４０１とにより、図示し
ていない外部機能により論理回路１−２の機能試験を行
う。次に、論理回路１−２の試験が終了すると、制御回
路５−２は選択信号５０２により、論理回路２−２の出
力２０１が出力信号４０１となる様に選択し、論理回路
１−２と同様に機能試験を行う。機能試験の結果、論理
回路１−２，２−２がともに正常であれば、立上げ試験
終了後はサービスインに入り比較回路３を使用して二重
化動作を行う。
【０００６】比較回路３では論理回路１−２からの出力
１０１と論理回路２−２からの出力２０１が一致してい
るかどうかの比較と、論理回路１−２および２−２内の
同一ポイントでの信号１０２および２０２が一致してい
るかどうかの比較を行い、各信号のうち１信号でも一致
していなければ、不一致信号３０１を出力する。制御回
路５−２は不一致信号３０１を受信すると、システムを
リトライさせ、同じ結果の場合は動作を停止させる。
１０１と論理回路２−２からの出力２０１が一致してい
るかどうかの比較と、論理回路１−２および２−２内の
同一ポイントでの信号１０２および２０２が一致してい
るかどうかの比較を行い、各信号のうち１信号でも一致
していなければ、不一致信号３０１を出力する。制御回
路５−２は不一致信号３０１を受信すると、システムを
リトライさせ、同じ結果の場合は動作を停止させる。
【０００７】次に、制御回路５−２は立上げ試験時と同
様に論理回路１−２と論理回路２−２の機能試験を行う
。機能試験の結果、一方の論理回路のみが正常の場合に
は、制御回路５−２は選択信号５０２により正常な論理
回路側の出力信号を固定的に選択する様にし、システム
を再立上げさせる。同時に比較回路３から出力される不
一致信号３０１をマスクして動作に影響がないようにす
る。即ち、二重化回路の片方を無効化する。
様に論理回路１−２と論理回路２−２の機能試験を行う
。機能試験の結果、一方の論理回路のみが正常の場合に
は、制御回路５−２は選択信号５０２により正常な論理
回路側の出力信号を固定的に選択する様にし、システム
を再立上げさせる。同時に比較回路３から出力される不
一致信号３０１をマスクして動作に影響がないようにす
る。即ち、二重化回路の片方を無効化する。
【０００８】機能試験の結果、両方の論理回路が異常の
場合には、半導体集積回路６は全体が異常とみなされ、
システム立上げ動作を中止する。
場合には、半導体集積回路６は全体が異常とみなされ、
システム立上げ動作を中止する。
【０００９】
【発明が解決しようとする課題】上述した従来の二重化
回路は、比較回路で不一致を検出すると、制御回路は一
旦システム動作を停止させて機能試験を行い、正常な論
理回路を判別してから再立上げを行うため、再立上げ完
了まで時間がかかり、システムのサービス性や、信頼性
を低下させるという欠点があった。
回路は、比較回路で不一致を検出すると、制御回路は一
旦システム動作を停止させて機能試験を行い、正常な論
理回路を判別してから再立上げを行うため、再立上げ完
了まで時間がかかり、システムのサービス性や、信頼性
を低下させるという欠点があった。
【００１０】本発明の目的は、論理回路単独で検出可能
な障害は論理回路自身で検出できるようにし、制御回路
を介した正常な論理回路による再立会げを速くし、シス
テムのサービス性や、信頼性を向上させることにある。
な障害は論理回路自身で検出できるようにし、制御回路
を介した正常な論理回路による再立会げを速くし、シス
テムのサービス性や、信頼性を向上させることにある。
【００１１】
【課題を解決するための手段】第１の発明は、システム
内に同一機能を有する２つの論理回路と、前記２つの論
理回路の出力または前記２つの論理回路内の同一ポイン
トでの信号を比較し一致不一致の信号を出力する比較回
路と、前記２つの論理回路の出力のうち一方を選択する
選択回路と、前記各回路を制御する制御回路とを有し、
前記比較回路で不一致が検出されると前記制御回路は不
一致信号を受けて上位装置を介して前記システムをリト
ライ又は動作停止させ前記動作停止後前記選択回路に指
示して論理回路の出力を選択しながら前記上位装置に前
記２つの論理回路の診断をさせる診断制御手段を有する
二重化回路において、前記２つの論理回路はそれぞれ個
別に回路異常を検出し異常信号を出力する異常検出手段
を有し、前記制御回路は前記異常信号を受信すると前記
比較回路から出力される前記不一致信号をマスクすると
ともに前記選択回路に前記正常側の論理回路の出力を選
択するように指示する選択指示手段を有することを特徴
とする。
内に同一機能を有する２つの論理回路と、前記２つの論
理回路の出力または前記２つの論理回路内の同一ポイン
トでの信号を比較し一致不一致の信号を出力する比較回
路と、前記２つの論理回路の出力のうち一方を選択する
選択回路と、前記各回路を制御する制御回路とを有し、
前記比較回路で不一致が検出されると前記制御回路は不
一致信号を受けて上位装置を介して前記システムをリト
ライ又は動作停止させ前記動作停止後前記選択回路に指
示して論理回路の出力を選択しながら前記上位装置に前
記２つの論理回路の診断をさせる診断制御手段を有する
二重化回路において、前記２つの論理回路はそれぞれ個
別に回路異常を検出し異常信号を出力する異常検出手段
を有し、前記制御回路は前記異常信号を受信すると前記
比較回路から出力される前記不一致信号をマスクすると
ともに前記選択回路に前記正常側の論理回路の出力を選
択するように指示する選択指示手段を有することを特徴
とする。
【００１２】さらに、第２の発明は、前記制御回路が前
記２つの論理回路から前記異常信号を受信すると前記診
断制御手段を実行させる手段を有することを特徴とする
。
記２つの論理回路から前記異常信号を受信すると前記診
断制御手段を実行させる手段を有することを特徴とする
。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明の二重化回路の一実施例を示
すブロック図である。
すブロック図である。
【００１５】本実施例の二重化回路は、同一機能を有す
る２つの論理回路１−１及び２−１と、論理回路１−１
および２−１の出力または論理回路内の同一ポイントで
の信号を比較し、一致、不一致の信号を出力する比較回
路３と、論理回路１−１および２−１の出力のうち一方
を選択する選択回路４と、各回路を制御する制御回路５
−１とから構成され、論理回路１−１および２−１、比
較回路３、選択回路４が１つの半導体集積回路６−１に
収容されている。
る２つの論理回路１−１及び２−１と、論理回路１−１
および２−１の出力または論理回路内の同一ポイントで
の信号を比較し、一致、不一致の信号を出力する比較回
路３と、論理回路１−１および２−１の出力のうち一方
を選択する選択回路４と、各回路を制御する制御回路５
−１とから構成され、論理回路１−１および２−１、比
較回路３、選択回路４が１つの半導体集積回路６−１に
収容されている。
【００１６】次に、動作について説明す。
【００１７】システムの立上げ試験時に、まず制御回路
５−１は選択信号５０２を選択回路４へ送出し、論理回
路１−１の出力１０１が出力信号４０１となる様に選択
し、入力信号５０１と出力信号４０１とにより、図示し
ていない外部機能により論理回路１−１の機能試験を行
う。次に、論理回路１−１の試験が終了すると、制御回
路５−１は選択信号５０２により、論理回路２−１の出
力２０１が出力信号４０１となる様に選択し、論理回路
１−１と同様に機能試験を行う。機能試験の結果、論理
回路１−１，２−１がともに正常であれば、立上げ試験
終了後はサービスインに入り二重化動作を行う。
５−１は選択信号５０２を選択回路４へ送出し、論理回
路１−１の出力１０１が出力信号４０１となる様に選択
し、入力信号５０１と出力信号４０１とにより、図示し
ていない外部機能により論理回路１−１の機能試験を行
う。次に、論理回路１−１の試験が終了すると、制御回
路５−１は選択信号５０２により、論理回路２−１の出
力２０１が出力信号４０１となる様に選択し、論理回路
１−１と同様に機能試験を行う。機能試験の結果、論理
回路１−１，２−１がともに正常であれば、立上げ試験
終了後はサービスインに入り二重化動作を行う。
【００１８】サービスインに入ると比較回路３では論理
回路１−１からの出力１０１と論理回路２−１からの出
力２０１が一致しているかどうかの比較と、論理回路１
−１および２−１内の同一ポイントでの信号１０２およ
び２０２が一致しているかどうかの比較を行い、各信号
のうち１信号でも一致していなければ、不一致信号３０
１を出力する。制御回路５−１は不一致信号３０１を受
信すると、システムをリトライさせ、同じ結果の場合は
動作を停止させる。
回路１−１からの出力１０１と論理回路２−１からの出
力２０１が一致しているかどうかの比較と、論理回路１
−１および２−１内の同一ポイントでの信号１０２およ
び２０２が一致しているかどうかの比較を行い、各信号
のうち１信号でも一致していなければ、不一致信号３０
１を出力する。制御回路５−１は不一致信号３０１を受
信すると、システムをリトライさせ、同じ結果の場合は
動作を停止させる。
【００１９】次に、制御回路５−１は立上げ試験時と同
様に論理回路１−１と論理回路２−１の機能試験を行う
。機能試験の結果、一方の論理回路のみが正常の場合に
は、制御回路５−１は選択信号５０２により正常な論理
回路側の出力信号を固定的に選択する様にし、システム
を再立上げさせる。同時に比較回路３から出力される不
一致信号３０１をマスクして動作に影響がないようにす
る。即ち、二重化回路の片方を無効化する。
様に論理回路１−１と論理回路２−１の機能試験を行う
。機能試験の結果、一方の論理回路のみが正常の場合に
は、制御回路５−１は選択信号５０２により正常な論理
回路側の出力信号を固定的に選択する様にし、システム
を再立上げさせる。同時に比較回路３から出力される不
一致信号３０１をマスクして動作に影響がないようにす
る。即ち、二重化回路の片方を無効化する。
【００２０】機能試験の結果、両方の論理回路が異常の
場合には、半導体集積回路６−１は全体が異常とみなさ
れ、システム立上げ動作を中止する。
場合には、半導体集積回路６−１は全体が異常とみなさ
れ、システム立上げ動作を中止する。
【００２１】一方、論理回路１−１，２−１はそれぞれ
個別に回路異常を検出し、それぞれ異常信号１０３，２
０３を制御回路５−１に送出する機能を有している。即
ち、回路異常の大部分は論理回路１−１，２−１と比較
回路３で別々に検出できるが、２ビットパリティエラー
のように通常は比較回路３でしか検出されないエラーも
ある。
個別に回路異常を検出し、それぞれ異常信号１０３，２
０３を制御回路５−１に送出する機能を有している。即
ち、回路異常の大部分は論理回路１−１，２−１と比較
回路３で別々に検出できるが、２ビットパリティエラー
のように通常は比較回路３でしか検出されないエラーも
ある。
【００２２】制御回路５−１は、異常信号１０３又は２
０３を受信すると、比較回路３から出力される不一致信
号３０１をマスクするとともに、選択信号５０２により
選択回路４で異常が検出された論理回路の出力が選択さ
れないようにし、リトライや動作停止を行わずに、正常
側の論理回路が選択されサービスが続行されるようにす
る。
０３を受信すると、比較回路３から出力される不一致信
号３０１をマスクするとともに、選択信号５０２により
選択回路４で異常が検出された論理回路の出力が選択さ
れないようにし、リトライや動作停止を行わずに、正常
側の論理回路が選択されサービスが続行されるようにす
る。
【００２３】尚、正常側の論理回路からも異常信号を受
けた場合は、リトライ及び動作停止の処置を行う。
けた場合は、リトライ及び動作停止の処置を行う。
【００２４】
【発明の効果】以上説明したように、本発明の二重化回
路は、論理回路単独で検出可能な障害は論理回路自身で
検出できるようにし、障害が検出されると制御回路を介
して正常な論理回路によりサービスを継続できるように
したことにより、システムのサービス性や、信頼性を向
上させること出来る効果がある。
路は、論理回路単独で検出可能な障害は論理回路自身で
検出できるようにし、障害が検出されると制御回路を介
して正常な論理回路によりサービスを継続できるように
したことにより、システムのサービス性や、信頼性を向
上させること出来る効果がある。
【図１】本発明の二重化回路の一実施例を示すブロック
図である。
図である。
【図２】従来の二重化回路の一実施例を示すブロック図
である。
である。
１−１，１−２ 論理回路
２−１，２−２ 論理回路
３ 比較回路
４ 選択回路
５−１，５−２ 制御回路
Claims (2)
- 【請求項１】システム内に同一機能を有する２つの論理
回路と、前記２つの論理回路の出力または前記２つの論
理回路内の同一ポイントでの信号を比較し一致不一致の
信号を出力する比較回路と、前記２つの論理回路の出力
のうち一方を選択する選択回路と、前記各回路を制御す
る制御回路とを有し、前記比較回路で不一致が検出され
ると前記制御回路は不一致信号を受けて上位装置を介し
て前記システムをリトライ又は動作停止させ前記動作停
止後前記選択回路に指示して論理回路の出力を選択しな
がら前記上位装置に前記２つの論理回路の診断をさせる
診断制御手段を有する二重化回路において、前記２つの
論理回路はそれぞれ個別に回路異常を検出し異常信号を
出力する異常検出手段を有し、前記制御回路は前記異常
信号を受信すると前記比較回路から出力される前記不一
致信号をマスクするとともに前記選択回路に前記正常側
の論理回路の出力を選択するように指示する選択指示手
段を有することを特徴とする二重化回路。 - 【請求項２】前記制御回路が前記２つの論理回路から前
記異常信号を受信すると前記診断制御手段を実行させる
手段を有することを特徴とする請求項１記載の二重化回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094560A JPH04324535A (ja) | 1991-04-25 | 1991-04-25 | 二重化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094560A JPH04324535A (ja) | 1991-04-25 | 1991-04-25 | 二重化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324535A true JPH04324535A (ja) | 1992-11-13 |
Family
ID=14113708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3094560A Pending JPH04324535A (ja) | 1991-04-25 | 1991-04-25 | 二重化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324535A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7137029B2 (en) | 2002-07-30 | 2006-11-14 | Nec Corporation | Information processor |
-
1991
- 1991-04-25 JP JP3094560A patent/JPH04324535A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7137029B2 (en) | 2002-07-30 | 2006-11-14 | Nec Corporation | Information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7802138B2 (en) | Control method for information processing apparatus, information processing apparatus, control program for information processing system and redundant comprisal control apparatus | |
| US20030163766A1 (en) | Microcontroller having an error detector detecting errors in itself as well | |
| JP2000259444A (ja) | データ処理装置及びその試験方法 | |
| JP2827713B2 (ja) | 二重化装置 | |
| JPS60247750A (ja) | システム初期構成制御方式 | |
| US6658501B1 (en) | Printer device having a function of preventing malfunctions owing to an abnormal signal leaking out from an external recording device | |
| JP2002108638A (ja) | マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JPS6238740B2 (ja) | ||
| JP3291729B2 (ja) | 二重化計算機システム | |
| JPH06139089A (ja) | 情報処理装置の障害処理装置 | |
| JPH04350730A (ja) | 二重化回路 | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JP2763162B2 (ja) | ディジタル保護継電装置 | |
| JPS5920052A (ja) | マイクロコンピユ−タシステムの割込み制御回路 | |
| JPH0265395A (ja) | 通話路診断装置 | |
| JPS58207101A (ja) | 故障検出装置 | |
| JPH01276245A (ja) | 診断方式 | |
| JPH0247731A (ja) | 二重化比較装置 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH03282738A (ja) | 情報処理装置 | |
| JPS63637A (ja) | 情報処理装置 | |
| JPS62129A (ja) | 集積回路 | |
| JPH04211841A (ja) | 二重化処理装置 | |
| JPH05158843A (ja) | 通信インタフェースの障害切り分け方式 |