JPH04325867A - スイッチング電源 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスイッチング電源に関す
るものであり、詳しくは、過電流防止機能の改善に関す
るものである。

【０００２】

【従来の技術】図３は従来のスイッチング電源の一例を
示す回路図であり、フォワ―ドコンバ―タ方式の例を示
している。図において、１は交流電源であり、ヒュ―ズ
２，スイッチ３および入力ラインフィルタ４を介して整
流ダイオ―ドブリッジ５の入力端子ａ，ｂに接続されて
いる。整流ダイオ―ドブリッジ５の一方の出力端子ｃは
トランス９の１次側の第１の共通電位点に接続されてい
る。整流ダイオ―ドブリッジ５の他方の出力端子は平滑
用コンデンサ６の一端、抵抗７，８の一端、およびトラ
ンス９の１次巻線１０の一端に接続されている。

【０００３】平滑用コンデンサ６の他端は第１の共通電
位点に接続され、抵抗７の他端はトランジスタ１１のベ
―スおよびツェナ―ダイオ―ド１２のカソ―ドに接続さ
れ、抵抗８の他端はトランジスタ１１のコレクタに接続
され、１次巻線１０の他端はスイッチング用のＦＥＴ１
３を介して第１の共通電位点に接続されている。

【０００４】ツェナ―ダイオ―ド１２のアノ―ドは第１
の共通電位点に接続されている。トランジスタ１１のエ
ミッタはダイオ―ド１４のアノ―ドが接続され、ダイオ
―ド１４のカソ―ドはＦＥＴ１３のゲ―トに接続された
制御回路１５に接続されている。これら抵抗７，８、ト
ランジスタ１１およびダイオ―ド１４は制御回路１５に
電源を供給する第１の電源供給回路Ａを構成している。

【０００５】トランス９には２個の２次巻線１６，１７
が設けられている。２次巻線１６の一端はダイオ―ド１
８のアノ―ドに接続され、他端は第１の共通電位点に接
続されている。ダイオ―ド１８のカソ―ドはダイオ―ド
１４のカソ―ドに接続されるとともにコンデンサ１９を
介して第１の共通電位点に接続されている。これら２次
巻線１６、ダイオ―ド１８およびコンデンサ１９は制御
回路１５に電源を供給する第２の電源供給回路Ｂを構成
している。

【０００６】２次巻線１７の一端はダイオ―ド２０のア
ノ―ドに接続され、他端はトランス９の２次側の第２の
共通電位点に接続されている。ダイオ―ド２０のカソ―
ドはチョ―クコイル２１の一端およびダイオ―ド２２の
カソ―ドに接続されている。チョ―クコイル２１の他端
はコンデンサ２３の一端に接続されている。ダイオ―ド
２２のアノ―ドは第２の共通電位点に接続されるととも
に電流検出抵抗２４の一端に接続され、電流検出抵抗２
４の他端はコンデンサ２３の他端に接続されている。こ
れらダイオ―ド２０，２２、チョ―クコイル２１および
コンデンサ２３は整流平滑回路Ｃを構成している。

【０００７】２５は電流制限回路Ｄを構成する演算増幅
器である。演算増幅器２５の反転入力端子は抵抗２６を
介してダイオ―ド２２のアノ―ドと電流検出抵抗２４の
接続点に接続されるとともに抵抗２７を介して直流電源
２８のプラス電極に接続されている。直流電源２８のマ
イナス電極は第２の共通電位点に接続されている。演算
増幅器２５の非反転入力端子は抵抗２９を介してコンデ
ンサ２３と電流検出抵抗２４の接続点に接続されている
。演算増幅器２５の出力端子は抵抗３０を介してフォト
カプラ３１を構成する発光ダイオ―ド３２のアノ―ドに
接続されている。フォトカプラ３１を構成するフォトト
ランジスタ３３のコレクタおよびエミッタは制御回路１
５に接続されている。

【０００８】３４はコンデンサ２３の両端間の電圧を検
出する電圧検出部であり、入力端子はコンデンサ２３の
両端に接続され、出力端子はフォトカプラ３５を構成す
る発光ダイオ―ド３６のアノ―ドに接続されている。フ
ォトカプラ３５を構成するフォトトランジスタ３７のコ
レクタおよびエミッタは制御回路１５に接続されている
。

【０００９】このように構成される電源の動作を説明す
る。スイッチ３をオンにすることによりコンデンサ６が
充電され、コンデンサ６の両端の電圧は上昇する。この
コンデンサ６の両端の電圧上昇に伴って、第１の電源供
給回路Ａからツェナ―ダイオ―ド１２のツェナ―電圧に
よって設定される電圧が制御回路１５に電源として供給
される。制御回路１５は電源が供給されることにより発
振を開始し、ＦＥＴ１３をオン，オフ駆動する。ＦＥＴ
１３がオンになることにより１次巻線１０に電流が流れ
て２次巻線１６，１７に２次電流として放出される。

【００１０】２次巻線１６に放出される電流は第２の電
源供給回路Ｂとして構成される整流平滑回路で整流平滑
され、制御回路１５に電源として供給される。そして、
制御回路１５の動作によりＦＥＴ１３がオン，オフして
定常状態になると第２の電源供給回路Ｂの出力電圧は第
１の電源供給回路Ａの出力電圧よりも大きくなり、制御
回路１５はこの第２の電源供給回路Ｂの出力電圧で駆動
される。

【００１１】一方、２次巻線１７に放出される電流は整
流平滑回路Ｃで整流平滑され、直流電圧として出力され
る。この直流電圧は電圧検出部３４およびフォトカプラ
３５を介して制御回路１５に帰還される。制御回路１５
は、フォトカプラ３５を介して帰還される電圧に基づい
て、帰還電圧が設定値よりも高い場合にはＦＥＴ１３の
オン時間が短くなり、帰還電圧が設定値よりも低い場合
にはＦＥＴ１３のオン時間が長くなるようにＦＥＴ１３
のオン，オフの時間幅を制御する。また、出力電流は電
流検出抵抗２４で検出され、電流制限回路Ｄおよびフォ
トカプラ３１を介して制御回路１５に帰還される。そし
て、制御回路１５は、過電流が流れた場合にはＦＥＴ１
３のオン時間が短くなるようにＦＥＴ１３のオン，オフ
の時間幅を制御する。

【００１２】

【発明が解決しようとする課題】しかし、このような従
来の構成によれば、第１の電源供給回路Ａは定常状態に
おいても常に制御回路１５に電源を供給できる状態にな
っているので、負荷側がショ―ト状態やオ―バ―ロ―ド
状態になってＦＥＴ１３のオン時間を短くするように電
流制限回路Ｄが動作して第２の電源供給回路Ｂの出力電
圧が第１の電源供給回路Ａの出力電圧よりも低下すると
制御回路１５は再び第１の電源供給回路Ａの出力電圧で
駆動されることになる。この結果、２次巻線１７の系統
の整流平滑出力電圧は０Ｖに下がることなく数Ｖの状態
で安定して電流を流し続けて各回路素子にストレスを与
え続けることになり、最悪の場合には回路素子の破壊を
引起こす恐れがある。本発明の目的は、このような従来
の問題点を解決するものであり、過電流が流れた場合に
は出力電圧を完全に０Ｖにできる信頼性の高いスイッチ
ング電源を実現することにある。

【００１３】

【課題を解決するための手段】本発明は、スイッチング
素子が直列接続され入力電圧が加えられる１次巻線と、
それぞれに整流平滑回路が接続される２個の２次巻線を
有するトランスと、前記スイッチング素子をオン，オフ
駆動する制御回路と、第１の２次巻線に流れる電流を検
出し、予め設定された値に制限するように前記制御回路
に制御信号を出力する電流制限回路と、前記１次巻線に
接続され、出力端子が前記制御回路の電源端子に接続さ
れた第１の電源供給回路と、第２の２次巻線に接続され
て出力端子が第１の電源供給回路の出力端子とともに前
記制御回路の電源端子に接続され、第１の電源供給回路
の出力電圧よりも高い出力電圧を発生する第２の電源供
給回路と、前記制御回路が第２の電源供給回路で駆動さ
れた後に、第１の電源供給回路の出力電圧の送出を禁止
する出力制御回路、とで構成されたことを特徴とする。

【００１４】

【作用】装置の起動時、制御回路は第１の電源供給回路
で駆動される。起動後は第２の電源供給回路で駆動され
るとともに、第１の電源供給回路の出力電圧の送出は禁
止される。一方、定常動作状態で過電流が流れると、電
流制限回路は出力電流を予め設定された値に制限するよ
うに制御回路を制御して第２の電源供給回路の出力電圧
を低下させる。そして、第２の電源供給回路の出力電圧
が制御回路の動作可能電圧よりも低下するとスイッチン
グ素子のオン，オフ動作は停止し、装置の出力電圧は完
全に０Ｖになる。

【００１５】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は本発明の一実施例を示す回路図であり、図３
と同一部分には同一符号を付けている。図１において、
第１の電源供給回路Ａを構成するトランジスタ３８，３
９はダ―リントン接続されている。すなわち、トランジ
スタ３８のベ―スは抵抗７とツェナ―ダイオ―ド１２の
カソ―ドの接続点に接続され、トランジスタ３８のコレ
クタはトランジスタ３９のコレクタと抵抗８の接続点に
接続され、トランジスタ３８のエミッタはトランジスタ
３９のベ―スに接続され、トランジスタ３９のエミッタ
はダイオ―ド１４のアノ―ドに接続されている。

【００１６】第２の電源供給回路Ｂは、ダイオ―ド４０
，４２、チョ―クコイル４１およびコンデンサ４３によ
り整流平滑回路として構成されている。すなわち、ダイ
オ―ド４０のアノ―ドは２次巻線１６の一端に接続され
、ダイオ―ド４０のカソ―ドはチョ―クコイル４１の一
端およびダイオ―ド４２のカソ―ドに接続されている。 チョ―クコイル４１の他端はコンデンサ４３の一端に接
続されるとともに第１の電源供給回路Ａを構成するダイ
オ―ド１４のカソ―ドおよび制御回路１５の電源端子に
接続されている。コンデンサ４３の他端はダイオ―ド４
２のアノ―ドおよび２次巻線１６の他端に接続されてい
る。

【００１７】電流制限回路Ｄは、演算増幅器４４、定電
圧素子４５、抵抗４６〜５１、コンデンサ５２で構成さ
れている。定電圧素子４５のアノ―ドは第２の共通電位
点，ダイオ―ド２２と電流検出抵抗２４との接続点およ
び演算増幅器４４のマイナス電源端子に接続され、定電
圧素子４５のカソ―ドは抵抗４６を介してチョ―クコイ
ル２１とコンデンサ２３の接続点および演算増幅器４４
のプラス電源端子に接続されるとともに抵抗４７を介し
て演算増幅器４４の反転入力端子に接続されている。演
算増幅器４４の非反転入力端子は抵抗４８を介してコン
デンサ２３と電流検出抵抗２４との接続点に接続され、
演算増幅器４４の出力端子は抵抗５１を介してフォトカ
プラ３１を構成する発光ダイオ―ド３２のアノ―ドに接
続されている。また、演算増幅器４４の出力端子と反転
入力端子の間には抵抗５０とコンデンサ５２が並列接続
されている。

【００１８】Ｅは抵抗５３と５４の直列回路で構成され
た抵抗分圧回路であり、抵抗５３の一端はダイオ―ドブ
リッジ５の出力端子ｄに接続され、他端は抵抗５４を介
して第１の共通電位点に接続されている。

【００１９】Ｆは制御回路１５が第２の電源供給回路Ｂ
で駆動された後に第１の電源供給回路Ａの出力電圧の送
出を禁止する出力制御回路である。この出力制御回路Ｆ
は、演算増幅器５５と、直流電源５６と、抵抗５７と、
トランジスタ５８，５９とで構成されている。演算増幅
器５５の反転入力端子には基準電圧ＶＣを出力する直流
電源５６のプラス電極が接続され、非反転入力端子には
抵抗５３と５４の接続中点が接続されている。直流電源
５６のマイナス電極は第１の共通電位点に接続されてい
る。演算増幅器５５の第１の出力端子はトランジスタ５
８のベ―スに接続され、第２の出力端子はトランジスタ
５９のベ―スに接続されている。トランジスタ５８のコ
レクタは抵抗５７を介して演算増幅器５５の非反転入力
端子に接続され、トランジスタ５８のエミッタは第１の
電源供給回路Ａを構成するダイオ―ド１４のカソ―ドと
第２の電源供給回路Ｂを構成するチョ―クコイル４１と
コンデンサ４３の接続点と制御回路１５の電源端子の接
続点に接続されている。トランジスタ５９のコレクタは
第１の電源供給回路Ａを構成する抵抗７とトランジスタ
３８のベ―スとツェナ―ダイオ―ド１２の接続点に接続
され、トランジスタ５９のエミッタは第１の共通電位点
に接続されている。

【００２０】図１の動作を、（Ａ）立ち上がり状態，（
Ｂ）定常状態，（Ｃ）過電流状態のそれぞれについて説
明する。

【００２１】（Ａ）立ち上がり状態 スイッチ３がオンになるとコンデンサ６はダイオ―ドブ
リッジ５の整流出力で充電され、コンデンサ６の端子電
圧ＶＥは徐々に上昇する。そして、抵抗７に電流が流れ
てトランジスタ３８，３９がオンになる。トランジスタ
３８，３９がオンになると抵抗８，トランジスタ３９お
よびダイオ―ド１４に電流が流れ、制御回路１５に電力
を供給する。制御回路１５に電力が供給されることによ
り内部で発振が始まり、ＦＥＴ１３をオン，オフ駆動し
始める。ＦＥＴ１３がオン，オフ駆動されることにより
、トランス９の１次巻線１０に電流が流れ、２次巻線１
６，１７に起電力が発生する。

【００２２】２次巻線１６に発生する起電力は第２の電
源供給回路Ｂで整流平滑されてコンデンサ４３を充電す
る。コンデンサ４３の充電電圧がダイオ―ド１４を介し
て第１の電源供給回路Ａから制御回路１５に供給される
電圧よりも高くなると、制御回路１５には第２の電源供
給回路Ｂから電力が供給されることになる。

【００２３】抵抗分圧回路Ｅは、コンデンサ６に充電さ
れた電圧ＶＥをＶＥ１に分圧し、出力制御回路Ｆを構成
する演算増幅器５５の非反転入力端子に入力する。出力
制御回路Ｆを構成する演算増幅器５５の反転入力端子に
は直流電源５６の出力電圧ＶＣが加えられていて、演算
増幅器５５はＶＥ１＞ＶＣになったとき第１の電源供給
回路Ａを構成するトランジスタ３８，３９をオフにする
。なお、抵抗５７とトランジスタ５８はスイッチ３をオ
ンにしたときの演算増幅器５５の出力信号の立ち上がり
とスイッチ３をオフにしたときの演算増幅器５５の出力
信号の立ち下がりにヒステリシス特性を付与するもので
ある。ここで、直流電源５６の出力電圧ＶＣを第２の電
源供給回路Ｂの出力電圧が第１の電源供給回路Ａの出力
電圧よりも高くなった時点でＶＥ１＞ＶＣになるように
設定しておくことにより、第２の電源供給回路Ｂから制
御回路１５に電力が供給されるようになった時点で第１
の電源供給回路Ａのトランジスタ３８，３９はオフにな
る。

【００２４】一方、２次巻線１７に発生する起電力は整
流平滑回路Ｃで整流平滑される。電流検出抵抗２４は整
流平滑回路Ｃのマイナス側線路に接続されている。この
電流検出抵抗２４の両端の電圧は電流制限回路Ｄで検出
される。電流制限回路Ｄは定電圧素子４５で設定される
基準電圧に基づいて過電流状態を検出し、過電流状態に
なるとＦＥＴ１３のオン時間を短くするようにフォトカ
プラ３１を介して制御回路１５に制御信号をフィ―ドバ
ックする。

【００２５】（Ｂ）定常状態 定常状態において、入力電圧がＡＣ１００ＶでＶＥを１
３０Ｖとし、出力電圧はＤＣ２４Ｖでデュ―ティは３５
％とする。図２に２次巻線１７の起電力ＶＳ１の波形を
示している。一般に、出力電圧ＶＯＵＴは、ダイオ―ド
とチョ―クコイルの電圧降下を除くと、ＶＯＵＴ＝ＶＳ
１（ｔｏｎ／Ｔ）になる。従って、ＶＯＵＴ＝２４Ｖの
とき、２次巻線１７の起電力ＶＳ１は、ＶＳ１＝ＶＯＵ
Ｔ（Ｔ／ｔｏｎ）＝２４／０．３５から、６８．６Ｖに
なる。同様に、第２の電源供給回路Ｂから制御回路１５
にＤＣ１２Ｖを供給しているものとすると、２次巻線１
６の起電力ＶＳ２は、ＶＳ２＝ＶＯＵＴ（Ｔ／ｔｏｎ）
＝１２／０．３５から、３４．３Ｖになる。すなわち、
定常状態では、各２次巻線１６，１７からそれぞれ上記
の起電力ＶＳ２，ＶＳ１を発生させるように動作する。

【００２６】（Ｃ）過電流状態 電流検出抵抗２４に流れる過電流により生じる電圧に応
じて電流制限回路Ｄを構成する演算増幅器４４が動作し
、フォトカプラ３１の発光ダイオ―ド３２に電流を流す
ことによって制御回路１５にフィ―ドバックをかけてＦ
ＥＴ１３のオン時間を短くする。

【００２７】ここで、コンデンサ６の充電電圧ＶＥに変
化がなければ２次巻線１６，１７に発生する起電力は一
定であるが、ＦＥＴ１３のオン時間が短くなってデュ―
ティが小さくなることから出力電圧ＶＯＵＴは低下する
。出力電圧ＶＯＵＴは演算増幅器４４の電源として供給
されているので、出力電圧ＶＯＵＴが低下することによ
って演算増幅器４４の出力電圧も下がり、最終的には発
光ダイオ―ド３２に電流が流せなくなって出力電圧ＶＯ
ＵＴは前述のように数Ｖで安定してしまう。例えばデュ
―ティを５％とすると、出力電圧ＶＯＵＴは、ＶＯＵＴ
＝ＶＳ１（ｔｏｎ／Ｔ）＝６８．６×０．０５から３．
４３Ｖになる。このとき、第２の電源供給回路Ｂから制
御回路１５に供給される電源電圧は、ＶＳ２×０．０５
＝３４．３×０．０５から１．７２Ｖになる。通常、制
御回路１５が動作できる最低電源電圧は７Ｖ程度であり
、それ以下に電源電圧が低下すると発振は停止する。

【００２８】従って、過電流状態で演算増幅器４４が動
作してデュ―ティが小さくなると第２の電源供給回路Ｂ
から制御回路１５に供給される電源電圧が低下し、ＦＥ
Ｔ１３をオン，オフ駆動する発振が自然に停止して出力
電圧ＶＯＵＴは０になる。

【００２９】なお、上記実施例ではフォワ―ドコンバ―
タ方式の例について説明したが、リバ―スコンバ―タ（
フライバック）方式、センタ―タップ（プッシュプル）
方式、ハ―フブリッジ方式、フルブリッジ方式などのス
イッチング電源にも同様に適用できる。

【００３０】

【発明の効果】以上説明したように、本発明によれば、
ＦＥＴなどのスイッチング素子のオン，オフ時間を制御
する制御回路に電源を供給する系統を電源立ち上がり時
と定常動作時とで別々に２系統設け、定常動作状態に移
行した時点で電源立ち上がり時に制御回路に電源を供給
する系統を遮断するので、２次側（負荷側）でショ―ト
あるいはオ―バ―ロ―ドの状態が続いた場合には確実に
電流制限機能を動作させることができ、スイッチング素
子や整流ダイオ―ドなどの回路素子の破壊を防ぐことが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】図１の動作の説明図である。

【図３】従来の一例を示す回路図である。

【符号の説明】

Ａ　　　　第１の電源供給回路 Ｂ　　　　第２の電源供給回路 Ｃ　　　　整流平滑回路 Ｄ　　　　電流制限回路 Ｅ　　　　分圧回路 Ｆ　　　　出力制御回路 ９　　　　トランス １０　　　　１次巻線 １３　　　　スイッチング素子（ＦＥＴ）１５　　　　
制御回路 １６，１７　　　　２次巻線

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　スイッチング素子が直列接続され入力
   電圧が加えられる１次巻線と、それぞれに整流平滑回路
   が接続される２個の２次巻線を有するトランスと、前記
   スイッチング素子をオン，オフ駆動する制御回路と、第
   １の２次巻線に流れる電流を検出し、予め設定された値
   に制限するように前記制御回路に制御信号を出力する電
   流制限回路と、前記１次巻線に接続され、出力端子が前
   記制御回路の電源端子に接続された第１の電源供給回路
   と、第２の２次巻線に接続されて出力端子が第１の電源
   供給回路の出力端子とともに前記制御回路の電源端子に
   接続され、第１の電源供給回路の出力電圧よりも高い出
   力電圧を発生する第２の電源供給回路と、前記制御回路
   が第２の電源供給回路で駆動された後に、第１の電源供
   給回路の出力電圧の送出を禁止する出力制御回路、とで
   構成されたことを特徴とするスイッチング電源。