JPH04326512A - ドープド薄膜の成膜方法 - Google Patents
ドープド薄膜の成膜方法Info
- Publication number
- JPH04326512A JPH04326512A JP3122707A JP12270791A JPH04326512A JP H04326512 A JPH04326512 A JP H04326512A JP 3122707 A JP3122707 A JP 3122707A JP 12270791 A JP12270791 A JP 12270791A JP H04326512 A JPH04326512 A JP H04326512A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- thin film
- forming
- uniformity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
- C30B31/16—Feed and outlet means for the gases; Modifying the flow of the gases
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/925—Fluid growth doping control, e.g. delta doping
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
め要約のデータは記録されません。
Description
法に係り、特に成膜速度を向上できるのみならず、面間
膜厚の均一性及び面間ドーパント濃度の均一性並びに面
内膜厚の均一性及び面内ドーパント濃度の均一性も向上
できるドープド薄膜の形成方法に関する。
ては、最終製品としてのICチップの特性の安定化、す
なわち所望の正常な電気的特性を得るためには、例えば
CVD装置による半導体ウエハ上への成膜処理において
面内および面間の膜厚の均一性を向上しなければならな
いばかりか、ドーパントが含まれたいわゆるドープド薄
膜を形成する場合には、更にドーパントの面間均一性も
向上させなければならない。また、特に、競争の激しい
半導体製造分野にあっては、最終製品の一層のコストダ
ウンを行うために、歩留りの向上を図ると共にスループ
ットの向上も図らねばならない。このスループットを向
上させるための対策の1つとして、成膜の成長速度を向
上させることが必要である。
ン(PH3 )を用いてリンドープのポリシリコン成膜
を行う場合には、適当濃度のホスフィンと例えば100
%濃度、流量100−200SCCMのシランとを反応
容器に加え、半導体ウエハを例えば600−630℃に
加熱維持して、リン添加ポリシリコン成膜操作を行い、
結果として、例えば約25オングストローム/分の成膜
速度が得られる。このとき成膜反応は、以下のようにし
て行われる。 SiH4 ←→SiH2 +H2 SiH2 →Si+H2 一般に、リンドープを行う場合には、ドープ用ガスとし
てホスフィンを供給するが、ホスフィンを加えると、こ
のホスフィンの反応性が高いのでシランが半導体ウエハ
表面に吸着する前にリンが先に吸着する傾向となり、そ
の結果、シラン及びシリレンの吸着する確率が低下し、
例えば5オングストローム/分と成膜速度が低下するの
みならず膜厚均一性も±25%と劣化する。膜厚の均一
性を向上させるためには、ウエハ間の距離を少し大きく
とればよいのであるが、この場合には反応容器内で1度
にバッチ処理できるウエハ枚数が減少してしまい、結果
的にスループットを低下させるという不都合が生じてし
まう。そこで、ウエハ距離間を大きくすることなく、す
なわちスループットを低下させることなく成膜処理を行
う装置として、例えば特開昭58−108735号公報
、特開昭61−201695号公報が開示された。
導体ウエハよりも大きな形状の石英リング板をウエハボ
ートに別途設け、反応性の高い余分なSiをこれに付着
させてウエハの膜厚の均一性を達成するものである。し
かしながら、この装置にあっては、上述の如く構造の複
雑な石英リングを別途もうけなければならないことから
、コスト高を招来するのみならず保守管理が煩雑になる
という問題があった。更には、成膜速度は依然として遅
いままであり、充分な改善もなされていない。また更に
は、面間膜厚の均一性及び面間ドーパント濃度の均一性
も充分ではなかった。
エハの反応温度を上げればよいが、この場合には、ドー
パントであるリンがあまり薄膜中にドープされなくなる
問題点が生ずる。また、通常のシラン供給量を維持しつ
つ反応温度を下げると、ホスフィンの流量にも依存する
が一般に成膜速度が格段に低下し、もはや実用レベル以
下となってしまう。また、成膜反応に関しては不明な点
が多く、温度的、濃度的、量的要因等が複雑に絡み合っ
て反応が行われるので、最適な反応条件を見いだすこと
が非常に困難となっている。本発明は、以上のような状
況下にて、前記問題点を解決するために創案されたもの
である。本発明の目的は、成膜速度を向上できるのみな
らず、面間膜厚の均一性及び面間ドーパント濃度も向上
できるドープド薄膜の成膜方法を提供することにある。
下させると成膜速度が低下することから従来この半導体
製造分野では試行されなかった「反応温度を下げる」と
いう試行を行うと共に成膜速度の低下分を従来全く着想
されなかった「多量の成膜ガスを供給する」という操作
により補うことにより良好な結果を得ることができる、
という知見を見いだすことによりなされたものである。 本発明は、上記問題点を解決するために、減圧された反
応容器内に成膜用ガスとドーパントを含むドープ用ガス
を供給しつつ予め定められた間隔で配設された複数の被
処理体の表面にドーパントの含まれた薄膜を形成するド
ープド薄膜の成膜方法において、前記成膜用ガスの供給
量を約300−5000SCCMの範囲に設定すると共
に、前記被処理体の反応温度を約550−600℃の範
囲に設定するようにしたものである。
数枚搭載したウエハボートを反応容器内に収容すると共
に、この内部の温度を通常の反応温度より低い温度、例
えば550−600℃の範囲内の一定値に設定する。そ
して、真空ポンプにより反応容器内を排気して、この中
を通常の減圧CVD操作を行う圧力に維持すると共に、
成膜用ガスとして、例えばシランを多量に、例えば30
0−5000SCCMの範囲内の一定値で供給し、他方
、ドーパント用ガスとしてホスフィンを所定量、例えば
ヘリウム希釈濃度10%のホスフィンを供給する。この
ようにして、所定時間シランを半導体ウエハに反応させ
ることにより、成膜速度の向上、面間面内膜厚及び面間
面内ドーパント濃度の均一性の向上を達成することが出
来る。
いて詳述する。まず、本発明方法を実施するための低圧
CVD装置について説明する。図1に示す如くこの低圧
CVD装置の縦型熱処理装置は、長手方向がほぼ垂直に
配設された円筒状の反応容器1を有しており、この反応
容器1は耐熱性材料、例えば石英からなる外筒2と、こ
の外筒2内に同心状に収容された、例えば石英からなる
内筒3とにより主に構成されて、2重管構造になってい
る。上記外筒2及び内筒3は、ステンレス等よりなるマ
ニホールド4によって保持されており、このマニホール
ド4はベースプレート5に固定されている。そして、上
記反応容器1を囲むように、例えば抵抗発熱体からなる
円筒状の加熱用ヒータ6が設置されて熱処理部が構成さ
れている。この加熱用ヒータ6の外側には、上記熱処理
部を保温するために例えばシリカブロックよりなる断熱
層17が形成されると共に、この断熱層17の外側には
、これを囲むように装置全体を保護するために例えばス
テンレススチール等よりなる円筒状の外側ケース22が
設けられている。
ールド4の下端部の開口部は、ステンレス等よりなる円
板状のキャップ部7により、封止部例えば弾性材料のO
リング17aを介して気密封止可能に構成されている。 上記キャップ部7のほぼ中央部には、例えば磁気シール
により気密な状態で回転可能な回転軸8が挿通されてい
る。この回転軸8の下端は、図示省略した回転機構に接
続されており、上端は例えばステンレススチール等より
なるターンテーブル9に固定されている。また、上記タ
ーンテーブル9の上方には、反応容器1の内筒3と所定
の間隙を保持して石英からなる保温筒10が設置されて
おり、この保温筒10上には、多数枚例えば100枚の
半導体ウエハ11が所定の間隙、例えば4.76mm間
隔で積層収容された、例えば石英からなるウエハボート
12が搭載されている。上記ウエハボート12、保温筒
10、ターンテーブル9及びキャップ部7は、図示省略
した昇降機構、例えばウエハエレベータにより反応容器
1内に一体となってロード、アンロードされる様に構成
されている。
ウエハボート12方向にむけて折り曲げられたL字状の
例えば石英からなる成膜用ガス導入管13がシール部材
13bによりマニホールド4に気密に配設されている。 上記シール部材13bには例えばステンレススチールか
らなるガス配管13cが接続され図示しないガス供給源
に接続されている。この成膜用ガス導入管13に設けら
れたガス流出口13aは、ウエハボート12に収容され
た半導体ウエハ11の近傍に達するように垂設されてお
り、半導体ウエハの配列方向に向けて開口されている。 上記成膜用ガス導入管13には、成膜用ガス、例えば1
00%濃度のシランが上記供給源により供給されること
になる。また、例えばリン(P)、砒素(As)、アン
チモン(Sb)、ボロン(B)等のドーパントを含む有
機化合物を含有するドープ用ガス、例えばホスフィンを
反応容器1内に導入するドープ用ガス導入管14は、L
字形状に曲げられており、マニホールド4の下部にシー
ル部材14bを介して気密に配設されている。
ート12に収容された各半導体ウエハ11の面方向にむ
けて所定の間隔で開口された複数のガス流出口14aを
有しており、各半導体ウエハ11に対して均一にホスフ
ィンガスを供給しうるように配置されている。このドー
プ用ガス導入管14の下端部は、例えばステンレススチ
ールよりなるガス配管14cに接続されており、このガ
ス配管14cには、図示しないガス供給源が接続されて
おり、例えばHeにより適当濃度に希釈されたホスフィ
ンをドープ用ガスとして反応容器1内に供給しうるよう
になっている。そして、マニホールド4の上部側面には
、真空ポンプ18を含む排気係19に接続された、例え
ばステンレススチールよりなる排気管15が設けられて
おり、外筒2と内筒3との間隙から処理済ガスを排出し
て反応容器1内を所定の減圧雰囲気にしうるようになっ
ている。上記排気系19には、図示しない圧力調整器が
設けられ、反応容器1内を所望の圧力に調整することが
できるように構成されている。特に、本発明方法にあっ
ては、従来方法に比較して多量の成膜用ガスを供給する
ことから、上記真空ポンプ15の後流側の排気系19に
は、未反応成膜用ガスを除去するための除害装置20が
介設されている。そして、この除害装置20には、有害
、危険なガスを吸収または分解する薬剤の入った筒20
aが収容されていおり、有害成分の系外への排出を防い
でいる。そして、この除害装置20の後流側には、通常
の工場排気ライン21が接続されている。
に基づいて実施される本発明方法の実施例を説明する。 本実施例にあっては、例えばリン添加ポリシリコン膜を
成膜する場合について説明する。まず、ヒータ6により
反応容器1内の熱処理部を、通常のドープドポリシリコ
ン膜の減圧CVDの操作温度よりは少し低い温度、例え
ば好ましくは550−600℃の範囲の内の一定温度、
例えば575℃の均熱加熱状態に維持し、この加熱処理
部にその下方より図示しないボートエレベータにより複
数枚、例えば100枚の半導体ウエハ11を収容したウ
エハボート12をロードすると共に、この内部を密閉状
態にする。
動により、反応容器1内を所定の圧力、例えば0.00
1Torrの真空状態まで排気した後、成膜用ガス導入
管13から成膜用ガス、例えば100%濃度のシランガ
スを従来のドープドポリシリコン膜のCVD操作時の供
給量より遥かに多い供給量の範囲、例えば好ましくは3
00−5000SCCMの範囲内の供給量、例えば50
0SCCMで反応容器1内にガス流出口13aから供給
すると共に、ヘリウムで例えば10%まで希釈されたホ
スフィンをドープ用ガスとして例えば5SCCM反応容
器1内へ導入し、複数のガス流出口14aから被処理体
である半導体ウエハ11に均等に供給する。そして、反
応容器1内の圧力を排気系路に設けられた図示しない圧
力調整器により0.4Torrの圧力に維持するように
圧力制御を行い乍ら排気し、所定時間だけ成膜処理を行
う。従来方法と比較して、多量のシランを供給すること
から、排気系19を流れる処理済ガス中には必然的に比
較的多くの未反応シランが残存することとなるが、この
内の多くの未反応シランは除害装置20により除去され
ることになる。
成した結果、図2のシラン流量500SCCMのデータ
からわかるように成膜成長速度は、40オングストロー
ム/min以上の値が得られた。また、膜厚面間均一性
については、10%位或はそれ以下の値となり、良好な
結果が得られた。また、リン濃度については、約2.2
×1020個/cm3 前後の値が得られた。そして、
リン濃度の面間均一性については、50%前後の値とな
り、この点よりも良好な結果が得られた。
コン成膜のシラン流量依存性について検討する。図2に
示す実験例は、反応温度を約575℃に、容器内圧力を
約0.4Torrに、ドープ用ガスの流量を約5SCC
Mに設定し、100%シランの供給流量を変化させた場
合における、薄膜面間均一性、平均成膜速度、リン濃度
面間均一性及び平均リン濃度を示すものである。従来の
リン添加ポリシリコン成膜操作は、100%シランの流
量に関しては200SCCM以下、反応温度に関しては
約630℃位の高温で行われていた。図2から判明する
ように、シランの供給量が200SCCMから500S
CCMに増加するに従って、平均成膜速度は約30オン
グストローム/minから約42オングストローム/m
inまで増加するのでスループットが向上し、膜厚面間
均一性は約25%から約8%位まで低下しており、良好
な品質を得ることができた。また、シランの供給量の増
加にともなって、リン濃度面間均一性は約65%から約
48%まで低下し、更に平均リン濃度も約3.5×10
20個/cm3 から約2.2×1020個/cm3
まで低下し、良好な結果を得ることができた。このよう
に、リン添加ポリシリコン成膜操作を行うときに、反応
温度を比較的低くし、且つシランの供給量を大幅に増加
することにより、成膜速度を向上できるのみならず面間
膜厚の均一性、面間ドーパント濃度の均一性も向上でき
る。
いて、ウエハボート中に上下方向に配列されたウエハ列
中のウエハ位置に対する各特性及び面内均一性を示すグ
ラフである。ウエハ位置のボトムは、ウエハ列の下部を
示し、トップはウエハ列の上部を示す。また、ウエハ列
の上下端には、それぞれ数枚、例えば10枚のダミーウ
エハが設けられていることからウエハ位置11枚目は実
際に成膜するウエハの1枚目に相当する。この図3によ
れば、各ウエハ位置において、成膜速度(D/R)は比
較的大きな値、約33オングストローム/minを示し
ており、また、面内均一性は、従来方法によれば±約4
%前後であったが、本実施例にあっては良好な値、±約
1%以下を示している。また、リン濃度は良好な値、約
5−6×1020個/cm3 の範囲を示しており、そ
の面内均一性も約0.5−1.5%の範囲内となってい
る。 更に、アニール後のシート抵抗値は、±約30−35(
オーム/□)の範囲を示しており、その面内均一性も±
約2−3.5%の範囲内となっている。従って、各特性
の面間均一性のみならず、面内均一性も比較的良好な結
果を得ることができる点が判明する。
の各反応温度に対するアニール前シート抵抗の変化を示
すグラフである。この実験例においては、容器内圧力を
0.6Torrとし、100%濃度のシランを800S
CCM、ヘリウム希釈による濃度1%のホスフィンを1
50SCCM供給し、反応温度を570℃から580℃
に順次変化させて、それぞれにおいて90分間の成膜処
理をおこなった。この図4によると、ウエハ列の11枚
目、86枚目、及び160枚目の各ウエハのアニール前
シート抵抗(オーム/□)に関しては、反応温度570
℃においては160枚目のウエハの値が非常に小さく、
11枚目及び86枚目のウエハの値が非常に大きく、そ
の値に比較的ばらつきがあったが、反応温度を上昇させ
て580℃になると、シート抵抗のばらつきが非常に少
なくなり、面間均一性を良好にさせることができる点が
判明する。
場合について説明したが、これに限定されるものでなく
、例えばドーパントとしてボロン、砒素、アンチモン等
も使用できるのは勿論である。また、熱処理装置として
は、上記実施例に限らず、例えば酸化拡散装置、CVD
装置、プラズマCVD装置等にも適用することができる
。更には、被処理体としては、半導体ウエハに限らず、
例えばガラス基板等にも適用できるのは勿論である。
ープド薄膜を成膜するに際して、成膜用ガスの供給量を
約300−5000SCCMの範囲に設定すると共に反
応温度を約550℃−600℃の範囲に設定したので、
従来方法と比較して成膜速度を格段に向上できるのみな
らず、面間面内膜厚の均一性及び面間面内ドーパント濃
度の均一性も向上させることができる。
示す縦断面図である。
ランの流量を変えた場合における、各特性の変化及びそ
の面間均一性を示すグラフである。
エハ位置の相異に対する各特性の変化及びその面内均一
性を示すグラフである。
応温度を変えた場合における、成膜のアニール前シート
抵抗を示すグラフである。 1 反応容器 2 外筒 3 内筒 6 ヒータ 11 半導体ウエハ(被処理体) 12 ウエハボート 13 成膜用ガス導入管 14 ドープ用ガス導入管 18 真空ポンプ 20 除外装置
Claims (1)
- 【請求項1】 減圧された反応容器内に成膜用ガスと
ドーパントを含むドープ用ガスを供給しつつ予め定めら
れた間隔で配設された複数の被処理体の表面にドーパン
トの含まれた薄膜を形成するドープド薄膜の成膜方法に
おいて、前記成膜用ガスの供給量を約300−5000
SCCMの範囲に設定すると共に、前記被処理体の反応
温度を約550−600℃の範囲に設定することを特徴
とするドープド薄膜の成膜方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122707A JP2819073B2 (ja) | 1991-04-25 | 1991-04-25 | ドープド薄膜の成膜方法 |
| KR1019920006980A KR100246119B1 (ko) | 1991-04-25 | 1992-04-24 | 도프트 박막의 성막방법 |
| US08/418,841 US5654230A (en) | 1991-04-25 | 1995-04-07 | Method of forming doped film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122707A JP2819073B2 (ja) | 1991-04-25 | 1991-04-25 | ドープド薄膜の成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326512A true JPH04326512A (ja) | 1992-11-16 |
| JP2819073B2 JP2819073B2 (ja) | 1998-10-30 |
Family
ID=14842620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3122707A Expired - Fee Related JP2819073B2 (ja) | 1991-04-25 | 1991-04-25 | ドープド薄膜の成膜方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5654230A (ja) |
| JP (1) | JP2819073B2 (ja) |
| KR (1) | KR100246119B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995008185A1 (en) * | 1993-09-16 | 1995-03-23 | Tokyo Electron Limited | Film forming device |
| US5654230A (en) * | 1991-04-25 | 1997-08-05 | Tokyo Electron Limited | Method of forming doped film |
| US5677235A (en) * | 1993-09-16 | 1997-10-14 | Tokyo Electron Limited | Method for forming silicon film |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19937513B4 (de) * | 1999-08-09 | 2004-05-06 | Infineon Technologies Ag | Vorrichtungen und Verfahren zur gleichverteilten Gasinjektion bei der Behandlung von Halbleitersubstraten |
| US6905963B2 (en) * | 2001-10-05 | 2005-06-14 | Hitachi Kokusai Electric, Inc. | Fabrication of B-doped silicon film by LPCVD method using BCI3 and SiH4 gases |
| KR20030081144A (ko) * | 2002-04-11 | 2003-10-17 | 가부시키가이샤 히다치 고쿠사이 덴키 | 종형 반도체 제조 장치 |
| AU2003253874A1 (en) * | 2002-07-15 | 2004-02-02 | Aviza Technology, Inc. | Method and apparatus for supporting semiconductor wafers |
| JP4267624B2 (ja) * | 2003-08-07 | 2009-05-27 | 株式会社日立国際電気 | 基板処理装置および半導体装置の製造方法 |
| JP3945519B2 (ja) * | 2004-06-21 | 2007-07-18 | 東京エレクトロン株式会社 | 被処理体の熱処理装置、熱処理方法及び記憶媒体 |
| JP2008078448A (ja) * | 2006-09-22 | 2008-04-03 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| JP2012195565A (ja) * | 2011-02-28 | 2012-10-11 | Hitachi Kokusai Electric Inc | 基板処理装置、基板処理方法及び半導体装置の製造方法 |
| WO2014149143A1 (en) * | 2013-03-15 | 2014-09-25 | Applied Materials, Inc. | Enhanced productivity for an etch system through polymer management |
| CN111188093A (zh) * | 2020-02-17 | 2020-05-22 | 通威太阳能(眉山)有限公司 | 进气组件和扩散设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207181A (ja) * | 1987-02-24 | 1988-08-26 | Ricoh Co Ltd | 半導体材料 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191015A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 半導体の気相成長方法及びその装置 |
| US4877753A (en) * | 1986-12-04 | 1989-10-31 | Texas Instruments Incorporated | In situ doped polysilicon using tertiary butyl phosphine |
| JP2654996B2 (ja) * | 1988-08-17 | 1997-09-17 | 東京エレクトロン株式会社 | 縦型熱処理装置 |
| US5198387A (en) * | 1989-12-01 | 1993-03-30 | Texas Instruments Incorporated | Method and apparatus for in-situ doping of deposited silicon |
| JP2752235B2 (ja) * | 1990-06-26 | 1998-05-18 | 株式会社東芝 | 半導体基板の製造方法 |
| JP3023982B2 (ja) * | 1990-11-30 | 2000-03-21 | 東京エレクトロン株式会社 | 成膜方法 |
| JP2819073B2 (ja) * | 1991-04-25 | 1998-10-30 | 東京エレクトロン株式会社 | ドープド薄膜の成膜方法 |
-
1991
- 1991-04-25 JP JP3122707A patent/JP2819073B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-24 KR KR1019920006980A patent/KR100246119B1/ko not_active Expired - Fee Related
-
1995
- 1995-04-07 US US08/418,841 patent/US5654230A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207181A (ja) * | 1987-02-24 | 1988-08-26 | Ricoh Co Ltd | 半導体材料 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654230A (en) * | 1991-04-25 | 1997-08-05 | Tokyo Electron Limited | Method of forming doped film |
| WO1995008185A1 (en) * | 1993-09-16 | 1995-03-23 | Tokyo Electron Limited | Film forming device |
| US5677235A (en) * | 1993-09-16 | 1997-10-14 | Tokyo Electron Limited | Method for forming silicon film |
Also Published As
| Publication number | Publication date |
|---|---|
| US5654230A (en) | 1997-08-05 |
| KR920020608A (ko) | 1992-11-21 |
| JP2819073B2 (ja) | 1998-10-30 |
| KR100246119B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7050985B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム | |
| JP5393895B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
| US7651953B2 (en) | Method to form ultra high quality silicon-containing compound layers | |
| KR100323628B1 (ko) | 비스(t-부틸아미노)실란을 사용하여 이산화규소 및 옥시질화규소를 침착시키는 방법 | |
| US6825051B2 (en) | Plasma etch resistant coating and process | |
| US7629267B2 (en) | High stress nitride film and method for formation thereof | |
| JPH0459971A (ja) | 窒化珪素膜の形成方法 | |
| JP2005123532A (ja) | 成膜装置及び成膜方法 | |
| KR102726911B1 (ko) | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 | |
| US5677235A (en) | Method for forming silicon film | |
| JP2819073B2 (ja) | ドープド薄膜の成膜方法 | |
| JPH0786174A (ja) | 成膜装置 | |
| JP3432601B2 (ja) | 成膜方法 | |
| US20020045009A1 (en) | Method of chemically growing a thin film in a gas phase on a silicon semiconductor substrate | |
| US20060216953A1 (en) | Method of forming film and film forming apparatus | |
| JP7579959B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| KR101225477B1 (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
| KR100280690B1 (ko) | 도우프트 박막의 막형성방법 | |
| JP2022087143A (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP3124302B2 (ja) | 成膜方法 | |
| KR20250044323A (ko) | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| JP2002289615A (ja) | 薄膜形成方法及び薄膜形成装置 | |
| JPH05251347A (ja) | 成膜方法 | |
| JP2002544394A (ja) | 堆積プロセスにおけるSiH4ソークとパージの利用 | |
| JPH1079386A (ja) | 二酸化珪素膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |