JPH04326876A - 画像入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、固体撮像素子を用い
た画像入力装置に関する。

【０００２】

【従来の技術】従来、固体撮像素子を入力部とした画像
入力装置において、複数フレームの入力画像から１フレ
ームの画像を合成する構成をもつものが知られている。 例えば特開平２−１０７０７６号では、複数フレームの
画像をフレームメモリに取り込んだ後、それらの加算処
理により１フレームの画像を合成することにより、ダイ
ナミックレンジの広い画像信号が得られるようにした画
像入力装置が提案されている。またこの提案以外にも、
ランダムノイズを低減する目的等で、上記のようなフレ
ーム加算処理を行う例が知られている。

【０００３】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成の画像入力装置において入力部として用いる固
体撮像素子が、ライン順次リセット点順次読み出し方式
であった場合、水平方向の位置によって積分時間が異な
るという上記固体撮像素子に特有な問題は依然として残
る。この問題について図１２を用いて説明する。図１２
は一般的な固体撮像素子の構成を示したものであり、単
位画素１０１　をマトリクス状に配列した受光部と、垂
直走査回路１０２　と、水平走査回路１０３　と、出力
信号線１０４　とから構成されている。ライン順次リセ
ット点順次読み出し方式の場合、まず垂直選択線１０５
によってアクセスされた行ラインについて、水平選択線
１０６　が列ラインを順次アクセスしていき、図中の単
位画素１，２，３，・・・　ｍ（ｍ：水平画素数）の順
序で読み出し動作が行われる。 そして１行ラインの読み出しが完了すると垂直選択線１
０５　によって、その行ラインに継続されているｍ個の
画素についてリセット動作が行われる。

【０００４】この場合の各画素の光電荷の積分時間の違
いを図１３に基づいて説明する。ここでいう積分時間と
は、ある画素についてリセットが完了した時点より読み
出しが行われる時点までの時間であると定義する。ある
行ラインについてリセットが完了した時刻をｔ＝０とし
、その行ラインの第１番目の画素が時刻ｔ＝Ｔに読み出
されるとすれば、第ｋ番目（１≦ｋ≦ｍ）に読み出され
る画素の積分時間は、Ｔ＋（ｋ−１）ｔ０　と表される
。但しｔ０　は１画素の読み出し時間を示す。したがっ
て読み出される順序、言い換えれば水平方向の位置によ
って積分時間が異なることになる。そしてその行ライン
の第１番目に読み出される画素と、最後（第ｍ番目）に
読み出される画素とでは（ｍ−１）ｔ０　の積分時間差
が生じ、これはほぼ１Ｈ期間に相当する時間である。

【０００５】本発明は、従来の画像入力装置における上
記問題点を解消するためになされたもので、複数フレー
ムの入力画像から１フレームの画像を合成する画像入力
装置において、画像入力部としてライン順次リセット点
順次読み出し方式の固体撮像素子を用いた場合でも、水
平方向での積分時間に差を生じさせないようにした画像
入力装置を提供することを目的とする。

【０００６】

【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、画像入力部としてライン順次リ
セット点順次読み出し方式の固体撮像素子を備え、該固
体撮像素子の出力信号をＡ／Ｄ変換する手段、Ａ／Ｄ変
換された複数フレームの画像データを記憶する手段、及
び記憶された複数フレームの画像データの加算処理を行
う手段を有する画像入力装置において、前記固体撮像素
子が互いに逆方向に走査を行う２つの水平走査回路と、
該２つの水平走査回路によって出力される映像信号を取
り出すための共通の出力信号線と、素子の外部より前記
２つの水平走査回路の走査方向を制御するための制御端
子とを備えているものである。

【０００７】このように構成した画像入力部においては
、逆方向に走査を行う２つの水平走査回路により正転信
号と反転信号が出力信号線から出力され、これらの信号
をＡ／Ｄ変換してそれぞれ記憶手段に記憶させたのち加
算処理が行われる。これにより積分時間が水平方向で平
均化され、積分時間に違いの生じない映像信号が得られ
る。

【０００８】

【実施例】次に実施例について説明する。図１は、本発
明に係る画像入力装置の第１実施例を示すブロック構成
図である。この実施例は、複数フレームの画像データの
加算処理を行うことによって１フレームの画像データを
合成する画像入力装置の一例を示したものである。図に
おいて破線の左側に示されている部分が、入力部となる
ライン順次リセット点順次読み出し方式の固体撮像素子
であり、単位画素をマトリクス状に配列した画素アレイ
３、行ラインを走査する垂直走査回路１、互いに逆方向
に走査を行う２つの水平走査回路２−１，２−２、及び
出力信号線４とから構成される。２つの水平走査回路２
−１，２−２のいずれを動作させるかの選択は、制御端
子に接続された走査方向制御信号線１４を介してタイミ
ング制御回路９から走査方向制御信号（Ｆ／Ｒ）が撮像
素子に入力されて行われる。出力信号線４より出力され
た映像信号はプリアンプ５を通過し、Ａ／Ｄ変換器６に
よってデジタル信号に変換され、タイミング制御回路９
とディストリビュータ７によって指定されるフレームメ
モリ８−１〜８−ｎに記憶される。なおｎは入力すべき
フレーム数である。メモリに取り込まれたｎフレームの
画像データは、加算器１０によって加算処理が行われた
後、Ｄ／Ａ変換器１１によってアナログ信号に変換され
、プロセス回路１２及びエンコーダ１３により各種処理
が施されて、ビデオ信号として出力されるようになって
いる。

【０００９】次にこのように構成された画像入力装置に
おいて、水平方向の積分時間差が補正される原理につい
て説明する。図２は、本実施例で用いた固体撮像素子の
内部構成をより詳細に示したものである。この固体撮像
素子は、単位画素１７をｋ行ｍ列配列した画素アレイと
、垂直走査回路１と、互いに逆方向に走査を行う２つの
水平走査回路２−１，２−２を有している。そして２つ
の水平走査回路２−１，２−２はそれぞれ別々の水平選
択スイッチ群１５−１〜１５−ｍ及び１６−１〜１６−
ｍに接続されているが、出力信号線４は両者共通となっ
ている。第１の水平走査回路２−１の走査方向（左から
右）を順方向、第２の水平走査回路２−２の走査方向（
右から左）を逆方向とすれば、第１の水平走査回路２−
１の走査によって出力される映像信号は通常の正転信号
、一方第２の水平走査回路２−２の走査によって出力さ
れる映像信号は画面の左右の逆転した反転信号となる。

【００１０】ここでｎ＝２の場合、すなわち２フレーム
の画像データの加算により１フレームの画像データを合
成する場合を想定し、第１フレームは第１の水平走査回
路２−１の走査による正転信号を取り込み、第２フレー
ムは第２の水平走査回路２−２の走査による反転信号を
取り込むものとする。図２における第ｊ行目（１≦ｊ≦
ｋ）の画素群Ｐｊ１，Ｐｊ２，Ｐｊ３，・・・　Ｐｊｍ
からの出力に注目し、第ｎ列目（１≦ｎ≦ｍ）の画素群
Ｐｊｎの出力で第１の水平走査回路２−１の順方向走査
によるものをＦｎ　、第２の水平走査回路２−２の逆方
向走査によるものをＲｎ　とすれば、出力信号線４より
得られる映像信号は図３に示すようになる。第１フレー
ム，第２フレームともに第１番目に読み出される画素（
第１フレームではＰｊ１、第２フレームではＰｊｍ）の
積分時間をＴとし、１画素の読み出し時間をｔ０　とす
ると、第ｉ番目（１≦ｉ≦ｍ）に読み出される画素積分
時間は、Ｔ＋（ｉ−１）ｔ０　と表される。したがって
Ｆｎ　は第１フレームの第ｎ番目に読み出されるから積
分時間はＴ＋（ｎ−１）ｔ０　になり、Ｒｎ　は第２フ
レームの第ｍ−ｎ＋１番目に読み出されるから積分時間
はＴ＋（ｍ−ｎ）ｔ０　になる。最終的に画素Ｐｊｎの
出力として得られるのは２フレーム分の画像データの和
（Ｆｎ　＋Ｒｎ　）であるが、この出力和に対応する積
分時間は［Ｔ＋（ｎ−１）ｔ０　］＋［Ｔ＋（ｍ−ｎ）
ｔ０　］＝２Ｔ＋（ｍ−１）ｔ０　と考えてよく、ｎに
依存しないものとなる。すなわち上記の加算処理を行う
ことにより、水平方向の位置による積分時間に違いの生
じない映像信号を得ることができる。

【００１１】また上記の加算処理は、図１で示した構成
においてメモリアドレスの簡単な制御を行うことにより
容易に実現できる。このメモリアドレス制御の一例を、
図４に概念的に示す。例えば正転信号データＦ１　，Ｆ
２　，Ｆ３　，・・・　Ｆｍ　はアドレス＃の小さい方
から順次格納し、一方反転信号データＲｍ　，Ｒｍ−１
　，Ｒｍ−２　，・・・Ｒ１　はアドレス＃の大きい方
から順次格納し、同じアドレス＃をもつデータ同志の和
をとればよい。また結果的に反転信号データを時間反転
させればよいので、読み出し時に異なったアドレス＃を
もつデータ同志の和をとるような構成も可能である。こ
のような構成により、２フレームの画像データの加算に
より１フレームの画像データを合成するという本来の目
的は実行しながら、時間的またシステム構成的にも負担
が殆ど増加することなく、水平方向の積分時間差を補正
することが可能となる。また以上の例はｎ＝２の場合に
ついてであるが、更にｎが大きい場合であっても、ｎを
偶数に設定し正転信号データと反転信号データをｎ／２
フレームずつ取り込むことによって、上記と全く同様な
操作により水平方向の積分時間差のない画像が得られる
。

【００１２】次に本発明の第２の実施例を図５に基づい
て説明する。この実施例は、図１に示した第１実施例と
全く同じシステム構成を持ち、入力部の固体撮像素子の
構成を図５に示すものに入れ替えたものである。この実
施例の固体撮像素子も２つの水平走査回路２−１，２−
２を有するが、水平選択スイッチとの接続にＯＲゲート
２２−１〜２２−ｍを介することにより、水平選択スイ
ッチ群２１−１〜２１−ｍ及び出力信号線４を共通化し
ている。この構成によれば、出力信号線４に接続される
水平選択スイッチ用のＭＯＳトランジスタの数が第１実
施例に比べて半分となり、寄生容量が半減するため、素
子の駆動スピード及び読み出し時の付加雑音に関して有
利となる。

【００１３】次に本発明の第３の実施例について説明す
る。この実施例も図１に示した第１実施例とほぼ同じシ
ステム構成を持ち、入力部の固体撮像素子の構成を変更
したものであり、図６にシステム構成を、図７に固体撮
像素子の構成を示している。この実施例は、水平走査回
路２３を順方向及び逆方向のいずれにも動作可能な双方
向走査型とすることによって素子構成の簡略化を狙った
ものである。図７に示すように水平走査回路２３を双方
向走査型とすることで、水平走査回路が１つでよく水平
選択スイッチとの接続部も非常に単純な構成となるため
、周辺回路面積を縮小することが可能となる。

【００１４】次に本実施例で用いる双方向走査型の水平
走査回路について具体的に説明する。図８に一般的に走
査回路として用いられるシフトレジスタのユニットの例
を示す。図８の（Ａ）はインバータとトランスファーゲ
ートとの組み合わせにより構成したものであり、図８の
（Ｂ）はクロックドＣＭＯＳ型のインバータの組み合わ
せにより構成したものである。図９の（Ａ）に、上記構
成のようなシフトレジスタユニットを用いて双方向走査
を可能とするｍ段シフトレジスタの接続構成を示す。こ
の回路構成はｍ個のシフトレジスタユニット２４と、ｍ
＋１個のスイッチ群（Ａ）２５と、同じくｍ＋１個のス
イッチ群（Ｂ）２６とから構成されている。スイッチ群
（Ａ）２５が閉じてスイッチ群（Ｂ）２６が開くと順方
向（図中左から右）に動作し、スイッチ群（Ａ）２５が
開いてスイッチ群（Ｂ）２６が閉じると逆方向（図中右
から左）に動作する。またこれらスイッチ群（Ａ），（
Ｂ）は図９の（Ｂ）に示すように両チャネルトランスフ
ァーゲートで構成され、その開閉は図６に示したタイミ
ング制御回路９から走査方向制御信号線１４を介して、
走査方向制御信号（Ｆ／＊Ｒ），（＊Ｆ／Ｒ）［但し＊
は負論理を示している］が素子に入力されることによっ
て切り換えられる。この第３実施例において出力された
データの処理については、第１実施例で述べたものと同
様である。

【００１５】次に本発明の第４の実施例を図１０，１１
に基づいて説明する。この実施例は入力部の固体撮像素
子として非破壊読み出し可能なものを用いた場合の応用
例である。この実施例に用いる固体撮像素子も第１，第
２実施例と同じく２つの水平走査回路を有しており、第
１の水平走査回路２−１が順方向走査専用で、第２の水
平走査回路２−２が逆方向走査専用のものであるが、正
転信号と反転信号が独立に取り出せるように正転信号出
力線２７と反転信号出力線２８の２つの出力信号線をも
っている。なお２９は非破壊読み出し可能な画素である
。この２つの水平走査回路２−１，２−２を同時に動作
させると、固体撮像素子が非破壊読み出し可能であるの
で、正転信号と反転信号を同時出力させることができる
。同時出力された正転信号と反転信号は、別々にＡ／Ｄ
変換されフレームメモリ８−１〜８−ｎに記憶される。 そして第１実施例と同じく反転信号を時間反転させ正転
信号に加算することにより、水平方向の積分時間差補正
することができる。

【００１６】この構成によれば１フレームの取り込み時
間で、正転データと反転データのペアのデータが得られ
るため、１回の取込みで積分時間差の補正ができる。ま
た非破壊読み出しができない固体撮像素子を用いた場合
に比べ、単位時間に取り込めるフレーム数が倍になるた
め、加算処理によるランダムノイズの低減効果が大きい
という効果も得られる。

【００１７】なお本発明は、受光部に用いる固体撮像素
子の、積分時間差による出力レベル変動の範囲における
入出力特性の線形性を前提としている。したがって原理
的には、非線形な入出力特性を有する素子では正確な補
正ができない。しかしながら、多くの場合、全積分時間
に対して１ラインの読み出しにかかる時間はかなり短く
（Ｔ≫ｍｔ０　）、積分時間差による出力レベル変動は
それほど大きくはならない。したがって非線形な入出力
特性を有する素子であっても、比較的狭い出力範囲であ
れば十分に線形とみなすことができるため、実用上、本
発明は非線形な入出力特性を有する素子であっても適用
可能であると言える。

【００１８】また上記各実施例の構成は、メモリアドレ
スの制御回路の簡単な変更により、左右反転像の入力装
置に応用ができる。すなわち上記実施例においては、反
転信号を時間反転して正転信号に加算したが、逆に正転
信号を時間反転して反転信号に加算すれば、水平方向の
積分時間差のない左右反転画像となる。したがってメモ
リアドレスの制御回路を変更して、正転信号を時間反転
する構成とすることにより、左右反転画像の入力装置が
得られる。更に、外部制御によって正転信号か反転信号
のいずれかを時間反転させることができるようなメモリ
アドレスの制御回路を備えることによって、正転画像で
も左右反転画像でも任意の画像が得られる画像入力装置
とすることも可能である。なお、上記各実施例の構成は
明らかに多線読み出しに対しても、適用可能である。

【００１９】

【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、複数フレームの入力画像データの加算
処理によって１フレームの画像データを合成する画像入
力装置において、画像入力部としてライン順次リセット
点順次読み出し方式の固体撮像素子を用いた場合でも、
上記素子の水平方向での積分時間に差を生じさせない画
像入力装置が実現できる。

【図面の簡単な説明】

【図１】本発明に係る画像入力装置の第１実施例を示す
ブロック構成図である。

【図２】第１実施例における固体撮像素子の構成を示す
回路構成図である。

【図３】図２に示す固体撮像素子の出力信号と積分時間
を示す図である。

【図４】第１実施例におけるメモリアドレス制御による
信号の加算処理の態様を示す概念図である。

【図５】第２実施例における固体撮像素子の構成を示す
回路構成図である。

【図６】第３実施例を示すブロック構成図である。

【図７】第３実施例における固体撮像素子の構成を示す
回路構成図である。

【図８】一般的なシフトレジスタのユニットの回路構成
を示す図である。

【図９】双方向動作可能なシフトレジスタを示すブロッ
ク構成図である。

【図１０】第４実施例を示すブロック構成図である。

【図１１】第４実施例における固体撮像素子の構成を示
す回路構成図である。

【図１２】従来の固体撮像素子の構成例を示す概略図で
ある。

【図１３】図１２に示した固体撮像素子における水平方
向の画素の積分時間の差を示す図である。

【符号の説明】

１　　垂直走査回路 ２−１　　第１の水平走査回路 ２−２　　第２の水平走査回路 ３　　画素アレイ ４　　出力信号線 ７　　ディストリビュータ ８−１〜８−ｎ　　フレームメモリ ９　　タイミング制御回路 １０　　加算器 １２　　プロセス回路 １３　　エンコーダ １４　　走査方向制御線 １５−１〜１５−ｍ　　水平選択スイッチ１６−１〜１
６−ｍ　　水平選択スイッチ１７　　単位画素 １８−１〜１８−ｋ　　垂直選択線 １９−１〜１９−ｍ　　水平選択線 ２０−１〜２０−ｍ　　水平選択線 ２３　　双方向走査型水平走査回路 ２４　　シフトレジスタユニット ２７　　正転信号出力線 ２８　　反転信号出力線 ２９　　非破壊読み出し可能な画素

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　画像入力部としてライン順次リセット
   点順次読み出し方式の固体撮像素子を備え、該固体撮像
   素子の出力信号をＡ／Ｄ変換する手段、Ａ／Ｄ変換され
   た複数フレームの画像データを記憶する手段、及び記憶
   された複数フレームの画像データの加算処理を行う手段
   を有する画像入力装置において、前記固体撮像素子が互
   いに逆方向に走査を行う２つの水平走査回路と、該２つ
   の水平走査回路によって出力される映像信号を取り出す
   ための共通の出力信号線と、素子の外部より前記２つの
   水平走査回路の走査方向を制御するための制御端子とを
   備えていることを特徴とする画像入力装置。
2. 【請求項２】　　画像入力部としてライン順次リセット
   点順次読み出し方式の固体撮像素子を備え、該固体撮像
   素子の出力信号をＡ／Ｄ変換する手段、Ａ／Ｄ変換され
   た複数フレームの画像データを記憶する手段、及び記憶
   された複数フレームの画像データの加算処理を行う手段
   を有する画像入力装置において、前記固体撮像素子が２
   方向の走査が可能な１つの水平走査回路と、該水平走査
   回路によって出力される映像信号を取り出すための出力
   信号線と、素子の外部より前記水平走査回路の走査方向
   を制御するための制御端子とを備えていることを特徴と
   する画像入力装置。
3. 【請求項３】　　前記水平走査回路は、Ｎ段のシフトレ
   ジスタと、Ｎ＋１個の第１のスイッチ群と、Ｎ＋１個の
   第２のスイッチ群とから構成されており、Ｋ段目（１≦
   Ｋ≦Ｎ）のシフトレジスタの入力端子が第１のスイッチ
   群を介してＫ−１段目の出力端子に接続され、且つ第２
   のスイッチ群を介してＫ＋１段目の出力端子に接続され
   ていて、Ｋ段目のシフトレジスタの出力端子が第２のス
   イッチ群を介してＫ−１段目の入力端子に接続され、且
   つ第１のスイッチ群を介してＫ＋１段目の入力端子に接
   続されていることを特徴とする請求項２記載の画像入力
   装置。