JPH043276Y2 - - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案はクロツクパルスをカウントして時刻を
表示する電子時計であつて、該時計の時刻修正用
スイツチ等の操作スイツチが時計本体と分離した
操作部に設けられる時計に関するものである。

［従来の技術］ 従来、時計の表示時刻修正用スイツチ等は時計
本体に取り付けられることが一般的であるも、今
日、時計掲示板、自動車用時計等、用途の多用化
により時計の表示時刻及び修正モードの切換等操
作スイツチを時計本体と位置的に分離して設ける
ことが要求される場合が生じている。

この様に操作スイツチを操作部に設けて時計本
体と分離する場合、従来は単にスイツチのコード
を延長して時計本体から引き出していた（例えば
実開昭60−127590号）。

［考案が解決しようとする問題点］ 前述の様に各スイツチのコードを時計本体から
引き出すことは、スイツチの個数が増加すると引
き出し線の本数が多くなり、操作部と時計本体と
の配線が困難になる場合があつた。

［問題を解決するための手段］ 本考案は、時計回路に安定した電圧を供給する
電源回路からの電源線に、操作部からの信号線を
接続し、操作部のスイツチが操作されて操作信号
が発生した場合に、電源線の電圧が変動する様に
操作部に電圧変動回路を組み込み、時計部に電源
の電圧変動を検出する変動検出回路と、この検出
信号を操作信号に変換するデコーダー回路とを設
けることとする。

［作用］ 本考案はスイツチを操作した場合の信号を電源
線を介し、以て電源電圧の変動として時計本体に
送る故、電源回路を時計本体から分離して操作部
に設ける場合は時計本体からの引き出し線を、１
本の複線である電源線のみとすることができ、
又、電源回路が時計本体に設けられていても電源
回路と時計回路との間の電源線を操作部に引き出
すのみで、多くの操作スイツチを設けることがで
き、操作部と時計本体との間の配線数を増加させ
ることがない。

［実施例］ 本考案の実施例として、時計回路における表示
時刻の時修正、分修正、秒リセツトを行ない得る
回路例を第１図に示す。

該実施例は、時計部１２を電源部１４と時計本
体３４とで構成し、電源部１４は時計回路６６を
安定して作動させる定電圧回路１６を含むもので
ある。

該定電圧回路１６を経て電源部１４から引き出
された電源線を操作部１８に引き、該操作部１８
には時修正スイツチ３２、分修正スイツチ２４、
秒修正スイツチ２６が設けられており、電源線の
一方には第１抵抗器２０を介した後、前記時修正
スイツチ２２、分修正スイツチ２４、秒修正スイ
ツチ２６を平行とする様に各スイツチの一端が接
続され、この時修正スイツチ２２、分修正スイツ
チ２４、秒修正スイツチ２６の各スイツチの他の
一端は夫々第１ツエナーダイオード２８、第２ツ
エナーダイオード３０、第３ツエナーダイオード
３２を介して電源線の他の一本に接続されてい
る。

この第１ツエナーダイオード２８、第２ツエナ
ーダイオード３０、第３ツエナーダイオード３２
は夫々時計回路６６の安定作動電圧範囲におい
て、異なる降伏電圧を有するツエナーダイオード
を用いることが好ましい。

上記第１抵抗器２０を介した電源線の一方、及
び第１ツエナーダイオード２８、第２ツエナーダ
イオード３０、第３ツエナーダイオード３２が接
続された電源線の他方を時計本体３４へ導き、ロ
ーパスフイルター６４を介して時計回路６６へ接
続すると共に該電源線は変動検出回路３６にも接
続する。

該変動検出回路３６は抵抗器とツエナーダイオ
ードによる基準電圧発生回路と、前記操作部１８
のスイツチの個数に対応した３個のコンパレータ
とで構成され、前記電源線の両線間に第２抵抗器
３８と第４ツエナーダイオード４０とを直列とし
て挿入することにより基準電圧発生回路を構成す
ると共に、第４ツエナーダイオード４０の電圧を
分圧する様に第３抵抗器４２、第４抵抗器４４、
第５抵抗器４６を直列に接続する。そして、この
第４ツエナーダイオード４０の電圧を基準電圧と
する様に第１コンパレータ５０の一入力端子を接
続し、第３抵抗器４２と第４抵抗器４４との間の
電圧を基準電圧とする様に第２コンパレータ５２
の一入力端子を接続し、第４抵抗器４４と第５抵
抗器４６との間を基準電圧とする様に第３コンパ
レータ５４の一入力端子を接続する。又、変動検
出回路３６の第２抵抗器３８に接続される以前の
電源線を分圧抵抗器４８に接続し、以て、操作信
号分を含む電源電圧を該分圧抵抗器４８により電
圧降下させ、前記第１コンパレータ５０、第２コ
ンパレータ５２、第３コンパレータ５４の他の各
入力端子に接続する。

そして、上記第１コンパレータ５０、第２コン
パレータ５２、第３コンパレータ５４の各出力端
子をデコーダー回路５６に導く。該デコーダー回
路５６は前記各コンパレータ出力に応じて時計回
路６６の制御信号を発生させるものであり、第３
コンパレータ５４の出力端子を時計回路６６の秒
修正入力端子に直結させると共に、第３コンパレ
ータ５４の出力端子を第１アンド回路５８の否定
入力端子及び第３アンド回路６２の否定入力端子
に接続している。又、第２コンパレータ５２の出
力端子を第３アンド回路６２の他の入力端子に接
続し、該第３アンド回路６２の出力端子は時計回
路６６の分修正入力端子に接続すると共に第２ア
ンド回路６０の否定入力端子に接続し、第１コン
パレータ５０の出力端子を第１アンド回路５８の
他の入力端子へ、第１アンド回路５８の出力端子
を第２アンド回路６０の他の入力端子へ、第２ア
ンド回路６０の出力端子を時計回路６６の時修正
入力端子に接続する。

上述の様に構成した回路の動作を以下に説明す
る。

先ず電源部１４から電源を介して一定電圧V₀
の電力が時計回路６６に供給され、時計回路６６
が作動して時刻を表示する。そして、時修正スイ
ツチ２２を接続すると操作部１８の第１抵抗器２
０及び第１ツエナーダイオード２８により操作部
１８と時計本体３４とを接続する電源線の電圧
V₀は第２図に示す様にV₁に電圧降下し、分修正
スイツチ２４を接続すると第１抵抗器２０と第２
ツエナーダイオード３０によりV₂に電圧降下し、
秒修正スイツチ２６を接続するとV₃に電圧降下
することになる。尚、このV₁，V₂，V₃の各電圧
は時計回路６６を安定動作させ得る許容範囲内で
の電圧変動とされることが望ましいが、本実施例
では時計回路６６の動作電圧よりも高くし、ロー
パスフイルター６４により適正な動作電圧に電圧
降下させている。

又、変動検出回路３６における基準電圧を発生
させる第４ツエナーダイオード４０の基準電圧
は、分圧抵抗器４８により変動電圧V₁を電圧降
下させた電位よりも高い電位V₁′とされ、第３抵
抗器４２と第４抵抗器４４との間の基準電圧
V₂′は、変動電圧V₂を分圧抵抗器４８により電圧
降下させた電位よりも高く、且つ、変動電圧V₁
を分圧抵抗器４８により電圧降下させた電位より
も低く設定され、第４抵抗器４４と第５抵抗器４
６との間の基準電圧V₃′は、変動電圧V₃を分圧抵
抗器４８により電圧降下させた電位よりも高く、
且つ、変動電圧V₂を電圧降下させた電位よりも
低く設定されている。この様な電位の設定は、第
４ツエナーダイオード４０の電位と分圧抵抗器４
８の分圧比及び第３抵抗器４２乃至第５抵抗器４
６の抵抗値比とにより容易に設定し得るものであ
る。

上述の様に第４ツエナーダイオード４０及び第
３抵抗器４２乃至第５抵抗器４６により基準電圧
を設定することにより、第１コンパレータ５０の
出力信号A₁には操作部１８の時修正スイツチ２
２、分修正スイツチ２４、秒修正スイツチ２６の
いずれかのスイツチが接続されたときにＨレベル
信号を発生させ、第２コンパレータ５２の出力信
号A₂には分修正スイツチ２４又は秒修正スイツ
チ２６が接続されたときにＨレベル信号を発生さ
せ、第３コンパレータ５４の出力信号A₃には秒
修正スイツチ２６が接続されたときにＨレベル信
号を発生させることができる。

この変動検出回路３６の出力信号A₁，A₂，A₃
をデコーダー回路５６に導くと、該デコーダー回
路５６において第３コンパレータ５４の出力をデ
コーダー回路５６のA₆出力信号としている故、
該A₆信号は秒修正スイツチ２６が接続されたと
きのみＨレベル信号を発生させ、該Ｈレベル信号
を時計回路６６の秒修正入力端子に送ることにな
る。又、第２コンパレータ５２の出力信号A₂は
前述の様に分修正スイツチ２４又は秒修正スイツ
チ２６が接続されたときにＨレベル信号を発生さ
せるも、該第２コンパレータ５２の出力端子はデ
コーダー回路５６の第３アンド回路６２を介して
時計回路６６の分修正入力端子に接続されてお
り、該第３アンド回路６２は第２コンパレータ５
２の出力信号を入力信号とすると共に第３コンパ
レータ５４の出力信号を否定入力としている故、
該第３アンド回路６２の出力信号であるA₅信号
は分修正スイツチ２４が接続されたときにのみＨ
レベル信号を発生させ、時計回路６６の分修正入
力端子に修正信号を送ることになる。そして、第
１コンパレータ５０の出力端子は変動検出回路３
６の第１アンド回路５８、第２アンド回路６０を
介して時計回路６６の時修正入力端子に接続され
ており、第１コンパレータ５０の出力信号A₁は
時修正スイツチ２２、分修正スイツチ２４、秒修
正スイツチ２６のいずれかが接続されたときにＨ
レベル信号を発するも、第３コンパレータ５４の
出力端子が第１アンド回路５８の否定入力端子に
接続されている故、秒修正スイツチ２６が接続さ
れた場合には第１アンド回路５８の出力はＬレベ
ルが維持されることとなり、又、分修正スイツチ
２４が接続された場合にも第３アンド回路６２の
出力端子が第２アンド回路６０の否定入力端子に
接続されている故、第２アンド回路６０の出力は
Ｌレベルが維持されることとなる。従つて、時修
正スイツチ２２が接続されたときにのみ第１コン
パレータ５０の出力信号は第１アンド回路５８及
び第２アンド回路６０を通り、A₄出力信号にＨ
レベル信号を発生させて時計回路６６の時修正入
力端子に時修正信号を送ることができる。

この様に本考案においては、時修正スイツチ２
２、分修正スイツチ２４、秒修正スイツチ２６等
の操作スイツチの断続による信号によつて電源電
圧を変動させ、該電源電圧の変動を検出し、デコ
ーダー回路５６によつて信号を識別するものであ
る故、操作部１８と時計本体３４との信号線を省
略し、電源線のみで接続することができる。

尚、時計回路６６と直列に設けたローパスフイ
ルター６４は操作部１８のスイツチ操作による電
源電圧の変動が時計回路６６に伝達されることを
極力防止するものであるも、変動幅が時計回路６
６の許容範囲に設定されていれば必ずしも必要と
されるものではない。もつとも、第１図に示す実
施例においては、該ローパスフイルター６４にツ
エナーダイオードを用い、電源電圧を時計回路６
６の作動電圧よりも高くし、電源電圧の変動幅を
広くすることにより多くの操作スイツチを設ける
ことを可能とし、且つ、安定した時計回路６６の
作動電圧を得る様にしている。

又、時計回路６６の入力として変動検出回路３
６で生じさせる基準電圧を用い、電圧変動の無い
時計回路６６への入力を得ることも可能である。

そして、第３図に示す様に、電源部１４を操作
部１８と一体とすれば操作部１８と時計本体３４
との間の配線は１本の電源線で足りることにな
る。

［考案の効果］ 本考案は操作部のスイツチを断続した場合に、
該スイツチの断続に基く断続信号を電源電圧の変
動として時計本体に送ることができる故、操作部
と時計本体との間の配線数を増加させることなく
操作部に各種のスイツチを設けることができ、操
作部と時計本体とを分離した電子時計において、
操作部と時計本体との配線数を少なくし、以て配
線を容易とすることができる。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図は第１図の回路における修正スイツチを操作し
た場合のタイムチヤート図、第３図は本考案の一
実施例を示す外観図である。 １２……時計部、１４……電源部、１６……操
作部、３４……時計本体、３６……変動検出回
路、５４……デコーダー回路、６６……時計回
路。

Claims (1)

1. 【実用新案登録請求の範囲】 時計部と、 該時計部とは分離して構成され、且つ、複数の
   スイツチを有して前記時計部の表示を制御する操
   作部とから成り、 前記時計部は、時刻を計時して表示する時計回
   路を含む時計本体と、 該時計回路に電源線を介して電力を供給する電
   源部とで構成される 電子時計において、 前記操作部からの信号線が、前記電源部からの
   電源線に接続され、 該操作部は、各スイツチが押圧される毎に電源
   線の電圧を異なつたレベルに変動させる電圧変動
   回路を含み、 前記電源線の電圧レベルの変動を検出する変動
   検出回路と、 前記変動検出回路の出力を前記時計回路の制御
   信号に変換するデコーダー回路と、 の両回路を時計本体に設けたことを特徴とする電
   子時計。