JPH04329595A - エンベロープ波形検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、帯域制限された入力
信号のエンベロープ波形を検出するエンベロープ波形検
出装置に関する。

【０００２】

【従来技術】従来、鍵盤楽器等の音の周波数スペクトル
を外部信号に近似させる、いわゆるボコーダが知られて
いる（例えば、特開昭５４−１３１９２１号参照）。こ
のようなボコーダにおいては、前記外部信号を複数個の
帯域成分に分割して各帯域成分ごとにその振幅の時間変
化（エンベロープ）を検出し、楽器内で帯域別に発生す
る楽音成分に対応帯域ごとのエンベロープを付与する。 これにより、前記外部信号に近似した楽音を発生するこ
とができる。例えば外部信号が音声であればその音声の
フォルマントの形を楽音に与えることができる。

【０００３】エンベロープを検出するためには、通常、
入力信号を整流する整流回路とその整流出力を積分する
積分器（ローパスフィルタ）とからなる平均値検波方式
の回路が用いられる。しかしながら、この平均値検波方
式のエンベロープ検出回路は、積分器の時定数が小さい
とリップル成分が大きくなり、一方リップル成分を減ら
すために積分器の時定数を大きくすると入力信号への追
従性が悪くなるという不都合があった。エンベロープに
リップルが乗ると、他の信号の振幅エンベロープとする
ためその信号に乗算すると、乗算結果の信号はリップル
成分がノイズとなって耳につくという不都合がある。

【０００４】図６は、本発明者等が上述の問題点を改善
する目的で試作したディジタル式のエンベロープ波形検
出装置を示す。同図において、全波整流器６１は入力信
号の絶対値を出力する。全波整流器６１としては、例え
ば入力信号をその絶対値に変換する変換テーブルを用い
ることができる。また、入力信号が２の補数データであ
ればサイン（正負符号）ビットを０にするだけの回路で
足りる。勿論、アナログ信号をダイオード等からなる全
波整流回路で全波整流した後Ａ／Ｄ変換するようにして
もよい。

【０００５】ローパスフィルタ６２は、無印の入力端へ
入力された信号から−印の付されている入力端へ入力さ
れた信号を減算する減算器６３、入力信号に乗算係数α
を乗算する乗算器６４、２つの入力端へ入力された信号
を加算する加算器６５、および入力された信号をサンプ
リングパルスの１周期（標本化周期）遅延させる遅延回
路６６を具備する。このローパスフィルタ６２は、特性
式Ｈ（ｚ）が

【０００６】

【数１】 で表わされるディジタル一次ローパスフィルタで、特性
式がラプラス関数

【０００７】

【数２】 で表されるアナログ一次ローパスフィルタに等価なもの
である。ディジタルフィルタ６２において、カットオフ
周波数Ｆｃは、０＜α＜１の範囲の値で与えられる係数
αに応じて決定される。そして、αが１より充分に小さ
い範囲ではカットオフ周波数Ｆｏとαはほぼ比例関係と
なり、

【０００８】

【数３】 となる。すなわち、フィルタ６２は、乗算係数αを変化
させることにより、カットオフ周波数Ｆｏを変化させる
ことができる。

【０００９】このようなローパスフィルタの例は本出願
人の特開昭６１−１８２１２号や特願平１−２６２２６
４号に記載されている。

【００１０】正負判別回路６７は、減算器６３の出力の
正負を判別する。減算器６３の出力は、現在の入力信号
から１サンプリングパルス前の出力信号を減算したもの
であり、入力信号と出力信号とはローパスフィルタ６２
の通過帯域内ではレベルが等しいから、結局現在の入力
信号と１サンプリングパルス前の入力信号との差を表わ
している。したがって、減算器６３の出力が正であれば
入力信号は増加中であり、負であれば減少中である。つ
まり、正負判別回路６７はローパスフィルタ６２への入
力信号が増加中であるか、減少中であるかを判別してい
る。利得メモリ６８は、正負判別回路６７の正負（入力
増減）判別出力に応じて乗算器６４の利得（すなわち乗
算係数）αを設定するためのものである。

【００１１】図７は図６の装置の各部の波形例を示す。 上述の説明からも明らかなように、図６の装置おいては
、入力信号（波形Ａ）を全波整流器６１で全波整流した
後の波形Ｂをカットオフ周波数可変のローパスフィルタ
６２に通し、このローパスフィルタのカットオフ周波数
Ｆｏを、前記入力信号が増加している時は高く設定し、
減少している時は低く設定して出力を前記入力信号に追
従させなくすることで、エンベロープ波形を形成する。

【００１２】しかしながら、図６の装置においても、出
力されるエンベロープ波形の追従性の良さとリップルの
少なさとの両立は、充分には解決されなかった。

【００１３】実公昭５８−３７１４４号公報は、移相器
を多数段縦続接続し、各段の出力の最大レベルを抽出す
る最大値回路を設け、この最大値回路の出力を積分して
エンベロープ波形を得るものを開示している。

【００１４】図８は、実公昭５８−３７１４４号公報に
開示されたエンベロープ形成回路の「少しずつ位相の異
なる信号を複数個作成してそれらの信号の最大値をつな
ぎ合わせる」という思想を図６の装置に応用した例を示
す。図８の装置は、図６のものに対し、複数個の中間タ
ップを有する遅延回路８１と、遅延回路８１の入力、各
中間タップおよび出力の各信号のうちの最大値を検出す
る最大値検出部８２とを付加したものである。

【００１５】遅延回路８１はシフトレジスタまたはＲＡ
Ｍを用いて構成することができる。最大値検出部８２は
、図９に示すように、遅延回路８１の入力、各中間タッ
プおよび出力の各信号を比較してそれらのうち最大の信
号が何番の入力であるかを表わす信号を出力する比較器
９１と、遅延回路８１の入力、各中間タップおよび出力
の各信号のうち比較器９１の出力信号によって指示され
る１つの信号を選択出力するセレクタ９２とにより構成
することができる。

【００１６】図１０は、図８の装置の各部波形例を示す
。入力信号（波形Ａ）は全波整流器６１で絶対値（波形
Ｂ）に変換された後、遅延回路８１で異なる時間遅延し
た複数個の信号（波形ＤおよびＥ）として出力される。 最大値検出部８２では遅延回路８１の入力信号（波形Ｂ
）、および複数個の出力信号（波形Ｄ，Ｅ）の最大値を
つなぎ合わせた波形Ｆを発生する。この波形Ｅはローパ
スフィルタ６２を通され、フィルタ６２からエンベロー
プ波形Ｃ’として出力される。

【００１７】図８の装置によれば、波形Ｂよりリップル
の小さい波形Ｆをローパスフィルタ６２に供給するため
、図６の装置に比べ、カットオフ周波数を多少高めに設
定してもフィルタ６２の出力として取り出されるエンベ
ロープ波形のリップルを小さくすることができる。また
、図６の装置と同様に、入力信号増加時と定常または減
少時とでカットオフ周波数を切り換えることにより、入
力信号に対する追従性を高めている。したがって、図８
のエンベロープ検出装置によれば、追従性とリップルの
問題を両立させることができる。また、実公昭５８−３
７１４４号公報のエンベロープ形成回路においても同様
の効果が得られる。

【００１８】しかしながら、これらのエンベロープ検出
装置またはエンベロープ形成回路において、精度を上げ
るには遅延回路または移相器の段数を増やす必要があっ
た。特に低周波では大きな移相量が得難いので段数が非
常に多くなるという問題があった。

【００１９】

【発明が解決しようとする課題】この発明は、上述の従
来例における問題点に鑑みてなされたもので、ボコーダ
等におけるように、バンドパスフィルタ等で帯域制限さ
れた入力音のエンベロープ検出を遅延回路の段数を余り
増やすことなく追従性・精度良く行ない、小リップルで
良質なエンベロープ波形検出出力を得ることが可能な装
置を提供することを目的とする。

【００２０】

【課題を解決するための手段】前記の目的を達成するた
め、この発明のエンベロープ波形検出装置は、図１に示
すように、帯域制限された入力信号をその絶対値の信号
に変換する絶対値変換手段１と、前記絶対値信号を前記
制限帯域の中心周波数をｆｃとして１／（４・ｆｃ）遅
延する遅延手段２と、少なくとも前記絶対値信号と前記
遅延手段の出力信号とを合成し、その合成信号からエン
ベロープ波形を検出して出力する出力手段とを具備する
ことを特徴とする。

【００２１】前記合成信号は、例えば各瞬時ごとに、供
給される信号の中の最大ものを選択してつなぎ合わせる
ことにより作成する。

【００２２】

【作用および効果】前記構成によれば、出力手段３にお
いては、入力信号の帯域を制限し、少なくとも入力信号
の絶対値（図３の波形Ｂ）とそれを制限帯域の中心周波
数ｆｃの周期の１／４に相当する時間遅延した信号（波
形Ｇ）とを合成して図３の波形Ｈに示すようにリップル
の小さい合成信号を得、この信号に基づいてエンベロー
プを検出する。このように絶対値信号を小リップル化し
た後、エンベロープ検出を行なっているため、積分器等
、エンベロープ検出系の追従性および精度を損なうこと
なく小リップルで良質のエンベロープ検出出力を得るこ
とができる。前記遅延時間を１／（４・ｆｃ）としたの
は、図３の波形Ｈに示すように、遅延後の信号と絶対値
の位相を平均でπ／２ずらすことによってリップルを最
小にするためである。

【００２３】なお、帯域制限しない場合は、１／（４・
ｆｃ）のような最適の遅延時間が求まらないため、遅延
時間を少しずつずらした多数の出力が必要となり、多数
段の遅延手段が必要となる。また、この場合、入力信号
の帯域を制限しないため、サンプリング周波数は例えば
楽音周波数の上限を１５ｋＨｚとすると、最低でもその
倍の３０ｋＨｚとなり、遅延手段の遅延時間は１段当た
り３３μＳとなる。

【００２４】この発明では、帯域制限された信号を扱う
ため、その帯域に応じて必要な分解能で入力信号をサン
プリングし、遅延手段のクロックもそのサンプリング周
期に応じた周期を設定すれば、その面からも遅延段数を
減らすことができる。

【００２５】

【実施例】以下、図面によりこの発明の実施例を説明す
る。

【００２６】図２は、この発明の一実施例に係るエンベ
ロープ波形検出装置の構成を示し、図３は、図２の装置
における各部の波形例を示す。図２の装置は、図８の装
置に対し、入力信号の帯域を制限するためのバンドパス
フィルタ２１を設けたこと、遅延回路８１の遅延時間を
バンドパスフィルタ２１の中心周波数ｆｃに対して１／
（４・ｆｃ）に設定したこと、および最大値検出回路へ
の入力を遅延回路８１の入力（図３の波形Ｂ）と出力（
図３の波形Ｇ）の２個にしたことを除き、図８の装置と
同様に構成されている。

【００２７】図２の装置において、バンドパスフィルタ
２１の中心周波数ｆｃに等しい周波数の信号（波形Ａ）
が入力すると、この信号は、全波整流器６１で全波整流
されて絶対値信号（波形Ｂ）となり、遅延回路８１に入
力される。最大値検出回路８２は、遅延回路８１の入力
信号（波形Ｂ）およびそれより１／（４・ｆｃ）遅延し
た遅延回路８１の出力信号（波形Ｇ）を入力され、波形
Ｂと波形Ｇの最大値を合成信号（波形Ｈ）として出力す
る。ローパスフィルタ６２は、自身のカットオフ周波数
Ｆｏより高い波形Ｈの成分を除去した信号をエンベロー
プ検出波形信号として出力する。

【００２８】図４は、この発明のエンベロープ波形検出
装置を適用したボコーダの構成を示す。同図において、
入力Ａには電子楽器その他の楽音が入力され、入力Ｂに
はおもに音声などが入力される。入力Ａに入力された楽
音は、バンドパスフィルタＢＰＦ−１〜ＢＰＦ−Ｎでそ
れぞれ中心周波数がｆｃ１〜ｆｃＮの複数の帯域に分割
され、それぞれ乗算器４−１〜４−Ｎに入力される。

【００２９】入力Ｂに入力された音声等は、この発明の
エンベロープ波形検出装置ＥＮＶＦ−１〜ＥＮＶＦ−Ｎ
に入力される。これらのエンベロープ波形検出装置ＥＮ
ＶＦ−１〜ＥＮＶＦ−Ｎは、それぞれ前記バンドパスフ
ィルタＢＰＦ−１〜ＢＰＦ−Ｎと同様の通過帯域を有す
るバンドパスフィルタを備えている。各エンベロープ波
形検出装置ＥＮＶＦ−１〜ＥＮＶＦ−Ｎで検出されたエ
ンベロープ波形それぞれ対応する乗算器４−１〜４−Ｎ
の乗算係数として入力される。

【００３０】これにより、乗算器４−１〜４−Ｎにおい
ては、入力Ａに入力された楽音の各周波数成分ごとに、
入力Ｂに入力された音声等の対応する各周波数成分の振
幅エンベロープが付与される。乗算器４−１〜４−Ｎの
出力は図示しない合成器で合成され、これにより、入力
音声のフォルマント等を有する楽音が形成される。

【００３１】図５は、図４におけるエンベロープ波形検
出装置ＥＮＶＦ−１の詳細構成を示す。図５において、
他の図と共通のブロックには同じ番号を付している。各
ブロックの動作は、同じ番号で示された共通のブロック
と同じである。

【図面の簡単な説明】

【図１】　　この発明の構成を示すクレーム対応図であ
る。

【図２】　　この発明の一実施例に係るエンベロープ波
形検出装置の構成を示すブロック図である。

【図３】　　図２の装置における各部の波形図である。

【図４】　　この発明の一実施例に係るエンベロープ波
形検出装置を適用したボコーダの構成を示すブロック図
である。

【図５】　　図４のボコーダにおけるエンベロープ波形
検出装置部分の詳細構成を示すブロック図である。

【図６】　　本発明者等が先に試作したディジタル式の
エンベロープ波形検出装置の構成を示すブロック図であ
る。

【図７】　　図６の装置における各部の波形図である。

【図８】　　図６の装置を改良したエンベロープ波形検
出装置の構成を示すブロック図である。

【図９】　　図８の装置における最大値検出部の一具体
例の構成を示すブロック図である。

【図１０】　　図８の装置における各部の波形図である
。

【符号の説明】

１：絶対値変換手段、２：遅延手段、３：出力手段、２
１：バンドパスフィルタ、６１：全波整流器（絶対値変
換器）、６２：ローパスフィルタ、６７：正負判別回路
、６８：利得メモリ、８１：遅延回路、８２：最大値検
出部、ＥＮＶＦ−１〜ＥＮＶＦ−Ｎ：エンベロープ波形
検出装置、ｆｃ−１〜ｆｃＮ：通過帯域中心周波数。

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　帯域制限された入力信号のエンベロー
   プ波形を検出するエンベロープ波形検出装置であって、
   前記入力信号をその絶対値の信号に変換する絶対値変換
   手段と、前記帯域の中心周波数をｆｃとして前記絶対値
   信号を１／（４・ｆｃ）遅延する遅延手段と、少なくと
   も前記絶対値信号と前記遅延手段の出力信号とを合成し
   、その合成信号からエンベロープ波形を検出して出力す
   る出力手段とを具備することを特徴とするエンベロープ
   波形検出装置。
2. 【請求項２】　　前記遅延手段が、前記入力信号を前記
   遅延時間１／（４・ｆｃ）より短い時間遅延させた信号
   を取り出して前記出力手段へ供給するための単数または
   複数個の中間タップを有する前記請求項１記載の装置。
3. 【請求項３】　　前記出力手段が、各瞬時において、供
   給される信号の中の最大のものを選択し、前記合成信号
   として出力するものである請求項１または２に記載の装
   置。