JPH0432974A - ディスクリート・ワイヤの配線長決定方式 - Google Patents

ディスクリート・ワイヤの配線長決定方式

Info

Publication number
JPH0432974A
JPH0432974A JP2131206A JP13120690A JPH0432974A JP H0432974 A JPH0432974 A JP H0432974A JP 2131206 A JP2131206 A JP 2131206A JP 13120690 A JP13120690 A JP 13120690A JP H0432974 A JPH0432974 A JP H0432974A
Authority
JP
Japan
Prior art keywords
wiring
value
margin value
discrete wire
margin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2131206A
Other languages
English (en)
Inventor
Toshihiko Uchiyama
俊彦 内山
Yoshiyuki Iwakura
好幸 岩倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2131206A priority Critical patent/JPH0432974A/ja
Publication of JPH0432974A publication Critical patent/JPH0432974A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 写真印刷回路網にディスクリート・ワイヤによる布線が
生じた場合に、布線されるディスクリート・ワイヤの配
線長を決定する方法に関し、所定ディレィ値のディスク
リート・ワイヤ配線長の選択自由度を大きくし、配線長
決定を容易にして布線作業効率を向上させることを目的
とし、写真印刷回路網にディスクリート・ワイヤによる
布線が生じた場合のその配線長決定方式において、回路
網の各入力点と出力点を結ぶ各ルート内の各区間点につ
いて、その積算ディレィ値の期待値と実際の積真ディレ
ィ値との差を示す余裕値を算出する余裕値算出手段と、
ディスクリート・ワイヤ布線対象区間及びそこに布線さ
れる各ディスクリート・ワイヤの配線長に関するデータ
が格納されるDW布線データ格納手段と、余裕値算出手
段及びDW布線データ格納手段の各データを参照して、
各ディスクリート・ワイヤ布線対象区間における余裕値
の範囲内でディスクリート・ワイヤの配線長を決定する
ディスクリート・ワイヤ・ルータを設けるように構成す
る。
〔産業上の利用分野〕
本発明は、プリント配線回路や集積回路等を含む写真印
刷回路において、ディスクリート・ワイヤによる布線が
生じた場合に、布線されるディスクリート・ワイヤの配
線長を決定するディスクリート・ワイヤの配線長決定方
式に関する。
〔従来の技術〕
集積回路等の高密度素子を含むプリント配線回路等の写
真印刷回路においては、処理の高速化に対する要求が強
まるとともに、写真印刷回路内の任意の入力点及び出力
点を結ぶルートのディレィ値の期待値を小さくすること
が要求されるようになってきた。
このような写真印刷回路においては、写真印刷基板製造
時に発生するパターンの欠損の修復、すなわちタッチア
ップ(TOUCHUP、以下T/Uで示す)や写真印刷
回路製造後の設計変更等が発生した場合は、当該タッチ
アップ箇所を再配線したり、設計変更に伴う新たな配線
をするために、ディスクリート・ワイヤによる布線が行
われる。
この場合、ディスクリート・ワイヤ布線(以下、DW布
線という)の対象となった区間がDW布線により規定の
ディレィ値を越えること、すなわちオーバーディレィと
なることは許されない。
そこで、従来は、DW布線対象区間が規定のディレィ値
範囲内の値となるように、ディスクリート・ワイヤ・ル
ータ(以下、DWルータという)を用いて、ディスクリ
ート・ワイヤの配線長を決定するようにしていた。
第5図は、従来のディスクリート・ワイヤの配線長決定
方式の作業工程を示したものである。
以下、この作業工程図に示す順序に従って、従来のディ
スクリート・ワイヤの配線長決定方式を説明する。
(1)   工程(す 写真印刷基板上に所望の論理回路を設計するために必要
な各種データが予め作成されて、設計データベース21
に登録される。
(2)工程C) 設計データベース21を利用して、写真印刷基板上に所
望の論理回路を設計する論理設計及びこの論理回路が搭
載された写真印刷回路を実装するための実装設計が行わ
れる。
(3)工程(3) 工程(2)で行われた論理設計及び実装設計(E/C)
に基づいて、写真印刷回路基板に対するパターン設計が
行われ、設計変更(E/C)に基づいてDW布線を必要
とする箇所が求められる。
(4)工程(4) 工程(3)で行われたパターン設計に従って写真印刷回
路板の製造が行われ、タラチア・ノブ(T/U)を必要
とする箇所が求められる。
(5)工程(5) 工程(3)で求められた設計変更箇所のデータ(以下、
E/Cデータで示す)が、E/Cデータファイル22に
登録される。
(6)工程(6) 工程(4)で求められたタッチアップ箇所のデータ(以
下、T/Uデータで示す)が、T/Uデータファイル2
3に登録される。
(7)工程(7) DWルータ24は、E/Cデータファイル22及びT/
Uデータファイル23から設計変更箇所及びタッチアッ
プ箇所に関するデータを取り出して、先ずDW布線対象
区間を決める。
これらのDW布線対象区間に対しては、配線長に対して
いずれも一定の誤差許容範囲αが、−律に決められてい
る。
DWルータ24は、各DWW線対象区間におけるディス
クリート・ワイヤの配線長が、設計された規定の誤差許
容範囲(α)内のディレィ値となるように、その長さを
選定する。
(8)工程(8) DWルータ24によって選定された各配線長に従って、
DWW線対象区間に対するDWW線作業が行われる。
(9)工程(9) 各DWW線対象区間に対するDWW線作業がすべて終了
すると、各DWW線対象区間を含む写真印刷回路内の各
ルートが規定のディレィ値の範囲内にあるか否かを調べ
るための試験が行われる。オーバーディレィとなったル
ートのDWW線対象区間については、規定のディレィ値
の範囲内になるように、DW布線がやり直される。
なお、工程(7)においてDWルータ24から指示され
た配線長で布線することが実際上困難である場合は、製
造部門から設計部門に問い合わせて、布線可能な配線長
を決定して貰うようにする。
〔発明が解決しようとする課題〕
従来のDW布線の配線長決定方式は、前述のように各D
WW線対象区間に一定の誤差許容範囲を決め、各DWW
線対象区間の配線長がその誤差許容範囲内に入るように
その長さを選定するようにしていた。
このため、DW布線を行う配線長の選定時の自由度がな
く、もし選定された配線長でDW布線するとことが困難
な事態が生じた場合は、その都度製造部門から設計部門
に問い合わせて新たな配線長を決定してもられねばなら
ないため、適正な配線長の決定に時間が掛り、DW布線
の作業効率が低下するという不都合があった。
本発明は、規定のディレィ値の範囲にある条件を満足す
るDW布線の配線長を選択する自由度を大きくして配線
長の決定を容易にし、DW布線の作業効率を向上させる
ように改良したディスクリート・ワイヤの配線長決定方
式を提供することを目的とする。
〔課題を解決するための手段〕
前述の課題を解決するために本発明が採用した手段を、
第1図を参照して説明する。第1図は、本発明の基本構
成をブロック図で示したものである。
第1図において、11は余裕値算出手段であり、回路網
の各入力点と出力点を結ぶ各ルート内の各区間点につい
て、その積算ディレィ値の期待値と実際の積算ディレィ
値との差を示す余裕値を算出する処理を行う。
12はDWW線データ格納手段であり、ディスクリート
・ワイヤ布線対象区間及びそこに布線される各ディスク
リート・ワイヤの配線長に関するデータが格納される。
13はDWルータであり、余裕値算出手段11の余裕値
に関するデータ及びDWW線データ格納手段12のディ
スクリート・ワイヤ布線対象区間に関するデータを参照
して、ディスクリート・ワイヤ布線を行う各ディスクリ
ート・ワイヤ布線対象区間における余裕値の範囲内でデ
ィスクリート・ワイヤの配線長を決定する処理を行う。
〔作 用〕
写真印刷回路で論理回路等の回路網が設計されると、余
裕値算出手段11は、回路網に関する設計データベース
(図示せず)に基づいて、回路網の各入力点と出力点を
結ぶ各ルート内の各区間点について、その積算ディレィ
値の期待値と実際の積算ディレィ値との差を示す余裕値
を算出する。
一方、論理設計及び実装設計に基づいて写真印刷回路の
回路網に対するパターン設計が行われ、T/Uデータ及
びE/Cデータ等のDWW線対象区間及び各区間のDW
布線の配線長に関するデータが、DW布布線デー郡部1
2格納される。
DWルータ13は、DW布布線デー郡部12DWW線対
象区間及び各区間のDW布線の配線長に関するデータを
参照して、DW布線を行う各ルートの余裕値ρ範囲内で
DW布線の配線長を決定する処理を行う。
すなわち、DWルータ13は、DW布布線デー郡部12
らはDWW線対象区間情報を求め、余裕値算出部11か
らはそのDWW線対象区間の積算ディレィ値の余裕値を
求めて、そのディレィ余裕値の範囲内でDWW線対象区
間の配線長を決定する。
ルートのディレィの余裕値は可変であって、それに基づ
いて選定されるDW布線の配線長は、従来の固定された
誤差許容範囲αの配線長よりも一般に大きい値となるの
で、配線長の選定が容易である0例えば、配線長は設肚
値通りの値のものに設定するのが理想であるが、もし設
計値に合った配線長で配線することが困難な場合は、デ
ィレィ余裕値の範囲内で長い配線長を選定することがで
きる。
以下この選定された配線長に従って、そのDWW線対象
区間に対するDW布線が行われる。
以上説明したように、DWW線対象区間における設計上
のディレィ値に対する可変の余裕値を求め、そのディレ
ィ余裕値の範囲内でDWW線対象区間の配線長を決定す
るようにしたので、規定のディレィ値の範囲にある条件
を満足するDW布線の配線長を選択する自由度を大きく
して配線長の決定を容易にし、DW布線の作業効率を向
上させることができる。
〔実施例〕
本発明の一実施例を、写真印刷基板上に論理回路を形成
する場合を例に取り、第2図〜第4図を参照して説明す
る。第2図は本発明の一実施例の工程図、第3図は同実
施例の積算ディレィ値及び余裕値の説明図、第4図は同
実施例のDWルータの配線長選定処理フローチャートで
ある。
(A)実施例の構成 第2図において、(1)〜(9)は処理工程であり、そ
の処理内容については、次の実施例の動作の項で説明す
る。また、余裕値算出手段11、DWW線データ格納手
段12及びDWルータ13については、第1図で説明し
たとおりである。
110は設計データベースであり、写真印刷基板上に所
望の論理回路を設計するために必要な各種データが格納
される。
余裕値算出手段11において、111は余裕値算出部で
あり、回路網の各ルートについて、そのルート内の各区
間におけるディレィ値の設計上の期待値と実際の積算デ
ィレィ値との差を計算して余裕値を算出する。
112は余裕値ファイルであり、余裕値算出部lllで
算出された余裕値が格納される。
DW布布線デー郡部12おいて、121はE/Cデータ
ファイルであり、E/Cデータが格納される。122は
T/Uデータファイルであり、T/Uデータが格納され
る。
(B)実施例の動作 実施例の動作を、第2図〜第4図を参照し、第2図の処
理工程の処理順序に従って説明する。
(1)工程(1) 写真印刷基板上に所望の論理回路を設計するために必要
な各種データが予め作成されて、設計データベース11
0に登録される。
(2)工程(2) 設計データベース110を参照して、写真印刷基板上に
所望の論理回路を設計する論理設計及びこの論理回路が
搭載された写真印刷回路を実装するための実装設計が行
われる。
(3ン 工程(3) 余裕値算出手段11の余裕値算出部111は、設計デー
タベース110を参照して、論理回路の各入力点と出力
点を結ぶ各ルートについて、そのルート内の各区間点に
おける積算ディレィ値の期待値と実際の積算ディレィ値
との差を示す余裕値を算出する。
第3図は、論理回路の各入力点と出力点を結ぶ各ルート
内の各区間点における積算ディレィ値の期待値と実際の
積算ディレィ値並びに両者の差を示す余裕値を例示した
ものである。
第3図において、21〜26は、AND回路やフリップ
フロップ等の論理ブロックであり、31〜35は各論理
ブロックを接続する布線区間である。
論理ブロック20は、各論理ブロック21〜26の構成
を説明するために記載した論理ブロックであり、「○で
囲まれた数字N」は、論理ブロックのビンNをしめす。
「B」は、論理ブロックのディレィ値(ブロックディレ
ィ値)を示す。rND、は、布線区間のディレィ値(ネ
ットディレィ値)を示す。「T」は、注目している区間
点(図の場合は、ビンN)までの積算ディレィ値を示す
。r3.は、注目している区間点(図の場合は、ビンN
)における余裕値を示す。「*E」は、ルート最終点に
おける設計上の積算ディレィ値の期待値である。
余裕値Sは、期待値*E及び積算ディレィ値Tから、次
の式で求められる。
S=*E−T 第3図は、このようにして求められた、各論理ブロック
及び布線区間におけるブロックディレィ値B、ネットデ
ィレィ値ND、積算ディレィ値T、余裕値S及びルート
最終端の期待値*Eを示したものである。
例えば、論理ブロック23のビン8の積算ディレィ値T
は11であり、余裕値は1である。
これに対して、論理ブロック26のビン9の積算ディレ
ィ値Tは14であり、余裕値は−2である。余裕値が正
値であれば、積算ディレィ値Tに余裕があることを表し
、負値であれば、積算ディレィ値Tに余裕がないことを
表している。
したがって、論理ブロック23に到るルートのディレィ
値には余裕があるが、論理ブロック26に到るルートの
ディレィ値には余裕がないことがわかる。
以上のようにして求められた論理回路の各ルート内の各
区間点における積算ディレィ値及びその余裕値が、余裕
値ファイル112に登録される。
(4)工程(4) 工程(2)で行われた論理設計及び実装設計に基づいて
、写真印刷回路基板に対するパターン設計が行われ、ま
た設計変更に基づいてディスクリート・ワイヤ布線(以
下、DW布線で示す)を必要とする箇所が求められる。
(5)工程(5) 工程(4)で行われたパターン設計に従って、写真印刷
回路板の製造が行われ、タッチアップを必要とする箇所
が求められる。いま、布線区間32にタッチアップが生
じたとする。
(6)工程(6) 工程(4)で求められた設計変更箇所のデータ(以下、
E/Cデータで示す)が、E/Cデータファイル121
に登録される。
(7)工程(7) 工程(5)で求められたタッチアップ箇所のデータ(以
下、T/Uデータで示す)が、T/Uデータファイル1
22に登録される。
(8)工程(8) DWルータ13は、E/Cデータファイル121及びT
/Uデータファイル122から設計変更箇所及びタッチ
アップ箇所を読み出し、これらをDW布線対象区間とす
る。本実施例のDW布線対象区間は、前述のように布線
区間32である。以下、DWルータ13で行われる配線
長選定処理を、第4図を参照し、その処理ステップに従
って説明する。
■ 処理S。
余裕値ファイル112より、論理回路の各ルート内の各
布線区間のディレィ値、各区間点における積算ディレィ
値及び余裕値を入力する。余裕値ファイル112にこれ
らのデータが登録されていない場合は、後述する処理S
4に移る。
■ 処理S2 余裕値ファイル112にこれらのデータが登録されてい
る場合は、更にT/Uデータファイル122から得られ
たDW布線対象区間である布線区間32に関する余裕値
が定義されているか否かを判別する。定義がなされてい
ない場合は、後述する処理S4に移る。
■ 処理S。
T/Uデータファイル122からは、布線区間32のデ
ィレィ値として、第3図に示すようにディレィ値3があ
られれる。一方、余裕値ファイル112からは、第3図
に示すように論理ブロック23のビン8の余裕値が1で
あることから、布線区間32のディレィ値の余裕値とし
て1が得られる。
したがって、両者のディレィ値より、デイレイ値3〜4
の範囲内で、布線区間32の配線長が選定される。
この場合、DW&!線長は、可能な限り、布線区間のパ
ターンのディレィ値に近い配線長が選定される。布線困
難な場合に、余裕値を含めた、配線長範囲内でDW配線
を行う、このようにすることにより、長い配線長が選定
されることになるので、布線困難な配線長が選定される
事態が発生するのが防止され、布線作業効率を向上させ
ることができる。
例えば、布線区間32において設計上のデイレイ値3の
布線を行うことが困難な場合でも、余裕値の範囲内にあ
る4又はそれに近いディレィ値の配線長が選定されるの
で、布線が容易となり、従来のように設計部門に問い合
わせる必要がなくなって、布線作業効率を向上させるこ
とができる。
余裕値の範囲内にある正当な配線長が選定された場合は
、後述する工程(9)の処理が行われる。なお、余裕値
が負値の場合、従来どおり、一定の誤差許容範囲内での
DW配線長を行う。
■ 処理S4 処理SIにおいて余裕値ファイル112に論理回路に関
する余裕値が登録されていない場合及び処理S2におい
て布線区間32の余裕値が定義されていない場合は、従
来方式と同様に、T/Uデータファイル122から得ら
れろ布線区間32の配線長が、各DW布線対象区間に一
定に定義された誤差許容範囲内にあるか否かがチエツク
される。
配線長が所定の誤差許容範囲内にある場合は、後述する
工程(9)の処理が行われる。
■ 処理S。
処理S4で布線区間32のディレィ値が所定の誤差許容
範囲内になければ、ディレィオーバーでエラーが通知さ
れる。
(9)工程(9) DWルータ13によって選定された各配線長に従って、
DW布線対象区間に対するDW布線作業が行われる。
0ω 工程00) 各DW布線対象区間に対するDW布線作業がすべて終了
すると、各DW布線対象区間を含む写真印刷回路内の各
ルートが規定のディレィ値の範囲内にあるか否かを調べ
るための試験か行われる。
以上本発明の一実施例について説明したが、本発明はこ
の実施例に限定されるものではなく、その発明の主旨に
従った各種の形態で実施可能なものである。
例えば、一つのルート内の複数の区間においてDW布線
が行われる場合は、余裕値の最も少ない区間から順番に
配線長が選定される。このようにすると、各DW布線対
象区間にそれぞれ余裕のある配線長を選定することが可
能となる。
〔発明の効果〕
以上説明したように、本発明は、DW布線対象区間にお
ける設計上のディレィ値に対する可変の余裕値を求め、
そのディレィ余裕値の範囲内でDW布線対象区間の配線
長を決定するようにしたので、規定のディレィ値の範囲
にある条件を満足するDW布線の配線長を選択する自由
度を大きくして配線長の決定を容易にし、DW布線の作
業効率を向上することができる。
【図面の簡単な説明】
第1図は本発明の基本構成の説明図、 第2図は本発明の一実施例の工程図、 第3図は同実施例の積算ディレィ値及び余裕値の説明図
、 第4図は同実施例のDWルータの配線長選定処理フロー
チャート、 第5図は従来のディスクリート・ワイヤの配線長選定方
式の説明図である。 第1図及び第2図において、 11・・・余裕値算出手段、12・・・DW布線データ
格納手段、13・・・ディスクリート・ワイヤ・ルータ
DWルータ)、110・・・設計データベース、111
・・・余裕値算出部、112・・・余裕値ファイル、1
21・・・E/Cデータファイル、122・・・T/U
データファイル。 本発明の基本構成 第1図

Claims (1)

  1. 【特許請求の範囲】 写真印刷回路網にディスクリート・ワイヤによる布線が
    生じた場合に、布線されるディスクリート・ワイヤの配
    線長を決定するディスクリート・ワイヤの配線長決定方
    式において、 (a)回路網の各入力点と出力点を結ぶ各ルート内の各
    区間点について、その積算ディレイ値の期待値と実際の
    積算ディレイ値との差を示す余裕値を算出する余裕値算
    出手段(11)と、 (b)ディスクリート・ワイヤ布線対象区間及びそこに
    布線される各ディスクリート・ワイヤの配線長に関する
    データが格納されるDW布線データ格納手段(12)と
    、 (c)余裕値算出手段(11)の余裕値に関するデータ
    及びDW布線データ格納手段(12)のディスクリート
    ・ワイヤ布線対象区間に関するデータを参照して、ディ
    スクリート・ワイヤ布線を行う各ディスクリート・ワイ
    ヤ布線対象区間における余裕値の範囲内でディスクリー
    ト・ワイヤの配線長を決定するディスクリート・ワイヤ
    ・ルータ(13)、 を備えたことを特徴とするディスクリート・ワイヤの配
    線長決定方式。
JP2131206A 1990-05-23 1990-05-23 ディスクリート・ワイヤの配線長決定方式 Pending JPH0432974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2131206A JPH0432974A (ja) 1990-05-23 1990-05-23 ディスクリート・ワイヤの配線長決定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2131206A JPH0432974A (ja) 1990-05-23 1990-05-23 ディスクリート・ワイヤの配線長決定方式

Publications (1)

Publication Number Publication Date
JPH0432974A true JPH0432974A (ja) 1992-02-04

Family

ID=15052526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2131206A Pending JPH0432974A (ja) 1990-05-23 1990-05-23 ディスクリート・ワイヤの配線長決定方式

Country Status (1)

Country Link
JP (1) JPH0432974A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218200A (ja) * 1992-01-31 1993-08-27 Nec Corp 配線長余裕度検出システム
US7207092B2 (en) 2003-12-10 2007-04-24 Ykk Corporation Slider for slide fastener with automatic stopper
WO2012039065A1 (ja) 2010-09-24 2012-03-29 Ykk株式会社 自動停止装置付きスライドファスナー用スライダー

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190491A (ja) * 1984-10-11 1986-05-08 株式会社日立製作所 信号遅延を考慮した配線方法
JPH01211079A (ja) * 1988-02-18 1989-08-24 Yokogawa Electric Corp プリント基板自動配線装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190491A (ja) * 1984-10-11 1986-05-08 株式会社日立製作所 信号遅延を考慮した配線方法
JPH01211079A (ja) * 1988-02-18 1989-08-24 Yokogawa Electric Corp プリント基板自動配線装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218200A (ja) * 1992-01-31 1993-08-27 Nec Corp 配線長余裕度検出システム
US7207092B2 (en) 2003-12-10 2007-04-24 Ykk Corporation Slider for slide fastener with automatic stopper
WO2012039065A1 (ja) 2010-09-24 2012-03-29 Ykk株式会社 自動停止装置付きスライドファスナー用スライダー

Similar Documents

Publication Publication Date Title
US6966045B2 (en) Method and computer program product for estimating wire loads
EP0814420B1 (en) Interactive cad apparatus for designing packaging of logic circuits
US6532572B1 (en) Method for estimating porosity of hardmacs
US5187784A (en) Integrated circuit placement method using netlist and predetermined ordering constraints to produce a human readable integrated circuit schematic diagram
US20020188925A1 (en) Pattern-creating method, pattern-processing apparatus and exposure mask
JP2001306640A (ja) 自動配置配線手法、自動配置配線装置、および半導体集積回路
US7383527B2 (en) Semiconductor integrated circuit manufacturing method and semiconductor integrated circuit manufacturing apparatus
JPH0432974A (ja) ディスクリート・ワイヤの配線長決定方式
US7216327B2 (en) Device for estimating number of board layers constituting board, system including the device, and method for estimating the same and program for executing the method
US6505332B1 (en) Method and apparatus for generating logic cell library and method and apparatus for wiring layout using the same
JP2002259485A (ja) Lsi設計工程におけるlcr抽出方法及びlcr抽出を行うコンピュータプログラム
US20050193354A1 (en) Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same
JPH09223744A (ja) Vlsiチップへの回路の配置方法
CN112668258A (zh) 一种广义对齐的布线方法
JP2953051B2 (ja) 導体パターン相互間のクリアランスをチェックする方法
JP2004272496A (ja) 半導体集積回路のレイアウト装置
JP2000150659A (ja) 半導体集積回路装置のレイアウト設計方法
JP2006237440A (ja) 半導体装置のダミーパターン配置方法、ダミーパターン配置プログラム及びダミーパターン配置装置
JPH05120375A (ja) 集積回路レイアウトパターン生成装置
JP2715931B2 (ja) 半導体集積回路設計支援方法
JPH11161689A (ja) 配線パターン生成方法
JP2936039B2 (ja) 機能ブロック面積推定方法
JPH07121600A (ja) 配線経路処理方法
JP2795556B2 (ja) 回路図面の自動修正方法
JP3589988B2 (ja) クロックスキュー改善方法