JPH11161689A - 配線パターン生成方法 - Google Patents

配線パターン生成方法

Info

Publication number
JPH11161689A
JPH11161689A JP9324478A JP32447897A JPH11161689A JP H11161689 A JPH11161689 A JP H11161689A JP 9324478 A JP9324478 A JP 9324478A JP 32447897 A JP32447897 A JP 32447897A JP H11161689 A JPH11161689 A JP H11161689A
Authority
JP
Japan
Prior art keywords
wiring
wiring pattern
net
order
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9324478A
Other languages
English (en)
Inventor
Toshiyuki Izumi
俊幸 泉
Kenichi Takahashi
健一 高橋
Tokuichi Furukawa
徳一 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9324478A priority Critical patent/JPH11161689A/ja
Publication of JPH11161689A publication Critical patent/JPH11161689A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 プリント配線基板の配線設計等において、デ
ィレイ不良及び未配線を抑止し、配線パターン生成効率
の向上させる。 【解決手段】 部品ピンの接続点からの引き出し配線パ
ターン生成順序を決定するため、全ネットの迂回比率を
算出し、迂回比率の小さい順に並べ換える(ステップ1
〜3)。さらに、同一の迂回比率を持つネットについ
て、さらに、ディレイ制約値の小さい順にソートする
(ステップ4)。以上により決定した配線パターン生成
順序に従い、部品ピンの配線接続点からの引き出し配線
パターンを予約生成する(ステップ5)。予約生成され
た引き出し配線パターン相互間に、優先順序を考慮して
配線パターンを生成する(ステップ6)。以上により、
ディレイ不良及び未配線を抑止して配線設計処理の効率
を向上を図ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント配線基板
の配線設計処理方法における配線パターン生成方法に係
り、特に、ディレイ不良を防止し、未配線を少なくする
ことのできる配線パターン生成方法に関する。
【0002】
【従来の技術】近年、情報処理システム等において、そ
の端末機系装置の高性能化が進められており、これに伴
う回路の高密度化、高速化に対応するため配線制約の要
求が増加している。配線制約の要求の1つとしてディレ
イ制約があり、そのための配線種として、最大ディレイ
不良に対する対策である最短指定配線、最小ディレイ不
良に対する対策である迂回長指定配線、及び、前述のよ
うなディレイ制約のない一般配線がある。そして、プリ
ント配線基板の配線設計処理では、配線を前述のような
ディレイ制約を持つ配線種に分けて配線の生成が行われ
ている。
【0003】プリント配線基板の配線パターン生成方法
に関する従来技術として、例えば、特開平4−2944
58号公報等に記載された技術が知られている。この従
来技術は、迂回長指定配線パターン以外の全ての配線パ
ターンを生成し、最後に迂回長指定配線パターンを生成
するというものである。
【0004】
【発明が解決しようとする課題】前述した従来技術によ
る配線パターンの生成方法は、最短指定配線、ディレイ
制約の無い一般配線の全てについての配線の生成を終了
させた後、迂回長指定配線を生成するというものであ
る。この従来技術による方法は、高密度かつ高速の回路
を有するプリント基板に適用した場合、最短指定配線、
迂回長指定配線等の配線パターンの生成に際して、ディ
レイ制約を考慮せず部品ピンの配線接続点から引き出し
配線パターンを生成するため、ディレイ制約値を厳守す
ることができず、再度引き出し配線パターンの生成を行
わなければならない場合が生じるという問題点を有して
いる。
【0005】また、前述した従来技術は、最短指定配
線、一般配線の部品ピンの配線接続点からの引き出し線
が無造作に生成された場合、この配線パターンが迂回長
指定配線の障害となることがあり、配線チャネル不足と
なり迂回長指定配線が未配線となるという問題点を有し
ている。さらに、前述の従来技術は、最短指定配線や一
般配線の配線後に迂回長指定配線の配線経路を確保しよ
うとすると、障害となる最短指定配線の配線経路を変更
しなければならない場合が生じ、配線長が変動してディ
レイ制約値を守ることができず、ディレイ不良を発生さ
せてしまうという問題点を有している。
【0006】本発明の目的は、前述した従来技術の問題
点を解決し、配線設計システムにおいて、プリント基板
上に配線パターンを効率よく作成し、未配線及びディレ
イ不良を抑止することのできるプリント基板配線におけ
る配線パターン生成方法を提供することにある。
【0007】
【課題を解決するための手段】本発明によれば前記目的
は、プリント配線基板上のネット名称、そのネットの部
品ピンの配線接続点が定義されている設計情報と、ネッ
トの名称、そのネットのディレイ制約が定義されている
配線制約情報とに基づいて、プリント配線基板上に配線
パターンを生成する配線設計システムにおける配線パタ
ーン生成方法において、前記設計情報から得られる部品
ピンの配線接続始点と終点との最短配線長と、前記配線
制約情報に定義される最大ディレイ、最小ディレイを、
配線長に換算したディレイ制約値とから、全ネットに対
して迂回比率を算出し迂回比率が小さい順にネットを並
べ換え、この順を配線順序として、部品ピンの配線接続
点からの引き出し配線パターンを生成することにより達
成される。
【0008】また、前記目的は、前記迂回比率によるネ
ットの並べ換えで同一の値の迂回比率を持つネットがあ
る場合、これらのネットをディレイ制約値の小さいネッ
トから順に並べ換えることにより達成される。
【0009】さらに、前記目的は、前記配線順序に従っ
て生成した部品ピンの配線接続点からのある引き出し配
線パターンが他の引き出し配線パターンの生成を行う際
に障害となった場合、前記ある引き出し配線パターンの
配線経路の変更を実施しながら、引き出し配線パターン
を生成することにより達成される。
【0010】
【発明の実施の形態】以下、本発明による配線パターン
生成方法の一実施形態を図面により詳細に説明する。
【0011】図1は本発明一実施形態による配線パター
ン生成方法を説明するフローチャート、図2は本発明の
一実施形態による配線パターン生成方法を使用する配線
設計システムの構成を示すブロック図、図3は迂回比率
を算出する数式を示す図、図4は配線制約のあるネット
の引き出し配線例を説明する図、図5は一般配線ネット
の引き出し配線例を説明する図、図6は優先順序を考慮
した引き出し配線のルートの変更を説明する図である。
図2〜図6において、201は設計情報ファイル、20
2は配線制約情報ファイル、203はコンピュータ、2
04は迂回比率算出システム、206は迂回比率順ネッ
トソートシステム、208はディレイ制約値順ネットソ
ートシステム、210は部品ピン接続点からの引き出し
配線生成システム、211は配線パターン入力ファイ
ル、212は配線設計の処理終了後の結果リスト、40
1は最短配線、402は迂回長指定配線、501は一般
配線ネットの引き出し配線、502は障害となる配線、
503は障害となる配線の経路変更配線、601は一般
配線ネットの引き出し配線、602は最短配線、603
は一般配線ネットの経路変更配線である。
【0012】まず、部品ピンの配線接続点からの引き出
し配線設計システムに適用された本発明の一実施形態に
よる配線パターン生成方法の処理動作を、図1に示すフ
ローを参照して説明する。
【0013】(a)入力条件抽出処理 (1)配線パターン生成順序決定に必要な情報であるネ
ットの名称及び部品ピンの配線接続点情報を設計情報フ
ァイルから抽出し、また、ネットの名称とそのディレイ
制約情報とを配線制約情報から抽出する(ステップ
1)。
【0014】(b)LSIからの引き出し配線パターン
生成順序決定処理 (2)ステップ1の処理で抽出した各種情報を基づい
て、部品ピンの配線接続始点と終点との間の最短距離で
ある最短配線長と、ディレイ制約値である指定配線長と
の比率を迂回比率として全ネットについてそれぞれ算出
する。また、その迂回比率を他のネット制約情報と共に
データとして出力する(ステップ2)。
【0015】(3)ステップ2の処理で得られた出力デ
ータに基づいて、迂回比率の小さい順に、ネット及びネ
ットに付随するその他の情報を並べ、同一の迂回比率を
持つネットを抽出する(ステップ3)。
【0016】(4)ステップ3の処理で抽出した同一の
迂回比率を持つネットについて、ディレイ制約値の小さ
い順に並べ、全ネットの並べ換えを行う。また、ディレ
イ制約が無い一般配線ネットについて、部品ピンの配線
接続始点と終点との間の最短距離である最短配線長が短
い順にネットソートし、これらをディレイ制約を有する
ネットの後に並べる(ステップ4)。
【0017】(5)ステップ4の処理で決定された配線
パターン生成順序に従い、迂回比率が小いネットから、
かつ、同一迂回比率をもつ場合、ディレイ制約値の小さ
いネットから、順次部品ピンの配線接続点からの引き出
し配線パターンの生成を行う。また、ディレイ制約を有
するネットの引き出し配線パターンを生成した後、一般
配線の部品ピンの配線接続点からの引き出し配線パター
ンの生成を行う。また、迂回配線の部品ピンの配線接続
点からの引き出し配線パターンの生成を行う(ステップ
5)。
【0018】(c)配線パターン生成実施処理 (6)ステップ5までの処理で全ての部品ピンの配線接
続点からの引き出し配線パターンの生成が終了した後、
引き出し配線パターンの端点相互間の配線設計を全ネッ
トに対して行う。ここでは、先に付加した優先ネット順
序に従って、引き出し配線パターン相互間の配線パター
ンの生成を行うが、すでに生成されている部品ピンの配
線接続点からの引き出し配線パターンが障害となった場
合、優先順序の低いネット(一般配線)の配線経路を変
更する等、配線パターンの入れ替えを実施しながら、全
ネットの引き出し配線パターン相互間の配線パターンの
生成処理を行う(ステップ6)。
【0019】次に、前述した配線パターン生成方法を使
用する配線設計システムの構成を図2に示すブロック図
を参照して説明する。
【0020】図2に示す配線設計システムは、ネットの
名称及びそのネットの接続点の始点、終点の情報(x,
yの座標位置)が格納されている設計情報ファイル20
1と、ネットの名称及びそのネットのディレイ制約の情
報が定義された配線制約情報ファイル202と、図1に
より説明した処理を実行するコンピュータ203と、生
成された配線パターンを格納する配線パターン格納ファ
イル211により構成されている。なお、配線制約情報
ファイル202内のディレイ制約値は、最大ディレイ、
最小ディレイを配線長に換算したものとして定義されて
おり、配線長aが、配線距離の最大値、あるいは、配線
距離の範囲として定義されている。
【0021】そして、コンピュータ203内には、迂回
比率算出システム204、迂回比率順ネットソートシス
テム206、ディレイ制約値順ネットソートシステム2
08、部品ピン接続点からの引き出し配線生成システム
210が構成されている。コンピュータ203は、前述
したファイル201、202から図1により説明したス
テップ1の入力条件抽出を行い、内部に構成されている
各システムにより、ステップ2〜ステップ5の配線パタ
ーン生成順序決定及び配線パターン生成を実行し、処理
結果を配線パターン格納ファイル211に出力すると共
に、必要により処理結果リスト212として出力する。
【0022】前述において、迂回比率算出システム20
4は、図1により説明したステップ2の処理を実行する
各ネットの迂回比率を算出するシステムであり、各ネッ
トの迂回比率とその他のネット情報とを有するデータ2
05を出力する。迂回比率順ネットソートシステム20
6は、迂回比率算出システム204が出力したデータ2
05に基づいて図1により説明したステップ3の処理を
実行し、ネットをネットの迂回比率が低い順に並べ換え
を行い、かつ、同一迂回比率のネットについて迂回比率
の低い順にネットをソートした迂回比率順ネットソート
データ207を出力する。
【0023】ディレイ制約値順ネットソートシステム2
08は、図1により説明したステップ4の処理を実行
し、ネットを迂回比率の小さい順に並べ換えた迂回比率
順ネットソートデータ207内で、同一の迂回比率を持
つネットを配線制約情報ファイル202より抽出したデ
ィレイ制約値が小さい順にソートする。そして、ディレ
イ制約値順ネットソートシステム208は、ディレイ制
約がないネットについて、部品ピンの配線接続始点と終
点との間の最短距離である最短配線長が短い順にネット
をソートし、ディレイ制約を有するネットの後に順序付
けを行い、配線パターン生成順序の情報209を出力す
る。
【0024】また、部品ピンの配線接続点からの引き出
し配線システム210は、前述したシステム204〜2
08により決定された配線パターン生成順序の出力デー
タ209に基づいて図1により説明したステップ5の処
理を実行し、部品ピンの配線接続点からの引き出し配線
パターンを生成する。
【0025】なお、図示していないが、コンピュータ2
03内には、図1により説明したステップ6の処理を実
行するシステムが設けられている。
【0026】前述した図2の迂回比率算出システム20
4における迂回比率の算出は、図3に示す迂回率の算出
式を使用して行うことができる。迂回比率は、図3に示
す迂回比率の算出式の分母として、設計情報ファイル2
01より抽出した部品ピンの配線接続始点と終点との間
の最短距離である最短配線長を入力し、分子として、配
線制約情報ファイル202より抽出したディレイ制約値
(指定配線長)から、最短配線長を引いた値を入力して
演算される。そして、演算後の数値に100を掛けた値
が迂回比率となる。なお、最短配線長は、図3に示すよ
うに、部品ピンの配線接続始点と終点とのx座標の差の
絶対値とy座標の差の絶対値との和として求めることが
できる。
【0027】次に、図4を参照して、システム210が
配線制約があるネットについて、部品ピンの配線接続点
からの引き出し配線の生成を行った場合の引き出し配線
パターン生成例を説明する。
【0028】システム210は、配線パターン生成順序
の出力データ209を参照し、ディレイ制約の迂回比率
が小さいネット401から順に優先的に最短配線となる
ように、接続先方向に向け配線経路を割り当てることに
より、配線接続点からの引き出し配線パターンの予約生
成を行う。また、迂回比率の大きいネット402につい
ては、ディレイ制約を厳守できる範囲内で、空きエリア
に配線経路の割り当てを行って引き出し配線パターンの
生成を行う。これらの配線接続点からの引き出し配線パ
ターンの予約生成は、図4に実線で示すように、各配線
接続点から基板上の配線用チャネルまでについて行わ
れ、点線で示す相手先の接続点からの引き出し配線パタ
ーンまでの配線パターンの生成は、この時点では行わな
い。そして、この点線部分の配線パターンの生成は、図
1により説明したステップ6の処理で実行される。
【0029】前述したような引き出し配線パターンの生
成は、ディレイ制約の値による引き出し配線の順序付け
を行い、接続先を考慮した部品ピンの配線接続点からの
引き出し配線、その方向を考慮することができるので、
ディレイ制約の確保を確実なものとし、未配線を防止す
ることができる。
【0030】次に、図5を参照して、一般配線ネットの
引き出し配線パターンの生成例を説明する。
【0031】図5に点線で示す配線経路502は、従来
技術を適用して無造作に生成された図の上下の電子部品
間を最短経路で接続する配線パターンの例であり、この
ような配線が先に生成されると、図の中央部に示す部品
ピンからの一般配線ネットの配線経路の一部501が塞
がれてしまう。このため、後処理である一般配線の配線
パターンを生成を行う場合、図中の×印に示すように配
線パターンがショートするため、この一般配線の配線パ
ターンの生成を行うことができず、この部分が未配線と
なってしまう。
【0032】本発明の実施形態は、このような場合に
も、一般配線ネットの実線で示す部分の配線経路501
をを引き出し配線パターンとして予め生成しておくこと
が可能となり、従来技術では一般配線経路の障害となっ
ていた配線パターン502を、異なる配線パターン経路
503に変更して生成するようにすることができる。こ
れにより、一般配線ネットの配線経路が確保でき未配線
の発生を防止することができる。
【0033】次に、図6を参照して、図1により説明し
たステップ6の処理による優先順序を考慮した配線ルー
ト変更を用いた配線パターンの生成について説明する。
【0034】前述までで説明した引き出し配線パターン
の予約生成の方法は、一般配線を引き出し配線パターン
として予め生成した場合、図6に601として示すよう
な引き出し配線パターンが生成される場合があり、図中
×印に示すように最短配線が指定される配線経路602
を塞いでしまい未配線となる例がある。
【0035】このような未配線を防止するため、本発明
の実施形態による配線パターンの生成方法は、配線パタ
ーンの優先順序を考慮した配線ルートの変更を行ってい
る。すなわち、図2に示すように、ディレイ制約値順ネ
ットソートデータ209には配線パターンの優先順序が
登録されており、本発明の実施形態では、この優先順序
を使用して、優先順序の高い配線パターン602の障害
となっている、優先順序の低い部品ピンの配線接続点か
ら引き出しを行っている一般配線601を、引き出し配
線経路603に変更することができる。
【0036】本発明の実施形態によれば、前述により、
最短配線のディレイ制約値を厳守し、かつ、未配線の発
生を防止することが可能となる。
【0037】
【発明の効果】以上説明したように本発明によれば、デ
ィレイ不良を生じさせることなく、かつ、未配線を少な
くした配線パターンの生成を行うことができる。
【図面の簡単な説明】
【図1】本発明一実施形態による配線パターン生成方法
を説明するフローチャートである。
【図2】本発明の一実施形態による配線パターン生成方
法を使用する配線設計システムの構成を示すブロック図
である。
【図3】迂回比率を算出する数式を示す図である。
【図4】配線制約のあるネットの引き出し配線例を説明
する図である。
【図5】一般配線ネットの引き出し配線例を説明する図
である。
【図6】優先順序を考慮した引き出し配線のルートの変
更を説明する図である。
【符号の説明】
201 設計情報ファイル 202 配線制約情報ファイル 203 コンピュータ 204 迂回比率算出システム 206 迂回比率順ネットソートシステム 208 ディレイ制約値順ネットソートシステム 210 部品ピン接続点からの引き出し配線生成システ
ム 211 配線パターン入力ファイル 212 配線設計の処理終了後の結果リスト 401 最短配線 402 迂回長指定配線 501 一般配線ネットの引き出し配線 502 障害となる配線 503 障害となる配線の経路変更配線 601 一般配線ネットの引き出し配線 602 最短配線 603 一般配線ネットの経路変更配線である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 プリント配線基板上のネット名称、その
    ネットの部品ピンの配線接続点が定義されている設計情
    報と、ネットの名称、そのネットのディレイ制約が定義
    されている配線制約情報とに基づいて、プリント配線基
    板上に配線パターンを生成する配線設計システムにおけ
    る配線パターン生成方法において、前記設計情報から得
    られる部品ピンの配線接続始点と終点との最短配線長
    と、前記配線制約情報に定義される最大ディレイ、最小
    ディレイを、配線長に換算したディレイ制約値とから、
    全ネットに対して迂回比率を算出し迂回比率が小さい順
    にネットを並べ換え、この順を配線順序として、部品ピ
    ンの配線接続点からの引き出し配線パターンを生成する
    ことを特徴とする配線パターン生成方法。
  2. 【請求項2】 前記迂回比率によるネットの並べ換えで
    同一の値の迂回比率を持つネットがある場合、これらの
    ネットをディレイ制約値の小さいネットから順に並べ換
    えることを特徴とする請求項1記載の配線パターン生成
    方法。
  3. 【請求項3】 前記配線順序に従って生成した部品ピン
    の配線接続点からのある引き出し配線パターンが他の引
    き出し配線パターンの生成を行う際に障害となった場
    合、前記ある引き出し配線パターンの配線経路の変更を
    実施しながら、引き出し配線パターンを生成することを
    特徴とする請求項1または2記載の配線パターン生成方
    法。
JP9324478A 1997-11-26 1997-11-26 配線パターン生成方法 Pending JPH11161689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9324478A JPH11161689A (ja) 1997-11-26 1997-11-26 配線パターン生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9324478A JPH11161689A (ja) 1997-11-26 1997-11-26 配線パターン生成方法

Publications (1)

Publication Number Publication Date
JPH11161689A true JPH11161689A (ja) 1999-06-18

Family

ID=18166260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9324478A Pending JPH11161689A (ja) 1997-11-26 1997-11-26 配線パターン生成方法

Country Status (1)

Country Link
JP (1) JPH11161689A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116306459A (zh) * 2023-02-28 2023-06-23 本源科仪(成都)科技有限公司 量子芯片版图的引脚布置方法、系统、介质及设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116306459A (zh) * 2023-02-28 2023-06-23 本源科仪(成都)科技有限公司 量子芯片版图的引脚布置方法、系统、介质及设备
CN116306459B (zh) * 2023-02-28 2024-06-04 本源科仪(成都)科技有限公司 量子芯片版图的引脚布置方法、系统、介质及设备

Similar Documents

Publication Publication Date Title
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
JP2002110797A (ja) クロック配線の設計方法
US6496968B1 (en) Hierarchical wiring method for a semiconductor integrated circuit
JP4086816B2 (ja) Bga部品搭載基板の層数見積もり装置及び方法並びに層数見積もりプログラム
JPH113365A (ja) 配線パターン生成方法
JP2938431B1 (ja) 配線設計装置、配線判定装置およびこれらの方法
US20040153987A1 (en) Method and system for connecting computer-generated rectangles
JPH0327474A (ja) 半導体集積回路用ネットリストの修正方法
JPH11312185A (ja) レイアウトデータの作成方法
JPH0588357A (ja) マスクパターンの検査方法
JP2005129869A (ja) 半導体集積回路設計方法
JPH0432974A (ja) ディスクリート・ワイヤの配線長決定方式
JP2002164435A (ja) レイアウト設計方法
JP3164503B2 (ja) 配線パターン作成装置
JP3420176B2 (ja) 半導体装置の自動配置配線方法
JPH08287128A (ja) バス配線方式
JPH0450627B2 (ja)
JP3062149B2 (ja) 自動配線方法
JPH07121600A (ja) 配線経路処理方法
JPH07288281A (ja) 半導体装置の配線容量算出方法
JPH09101978A (ja) レイアウト検証方法
JP2001135726A (ja) 半導体集積回路およびレイアウト方法
JP2000181948A (ja) 階層図面設計装置
JPH05181934A (ja) 半導体装置のレイアウトデータ検証方法
JPH02161568A (ja) 同電位ピンのピン識別記号付与方法