JPH04330735A - 逆スタガ型薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁性基板上に漏れ電
流特性の優れ、かつ段差の小さい薄膜トランジスタを高
歩留まりで製造する技術に関するものである。

【０００２】

【従来の技術】近年ガラス基板上に薄膜能動デバイスを
つくりこむ技術は、大面積透過型液晶ディスプレイや密
着型イメージセンサ等を初めとする各所に応用がめざさ
れ、研究が活発化している。そのなかでも多結晶シリコ
ン薄膜トランジスタは周辺駆動回路も一体化した全薄膜
化デバイスを作成できる最も有望なデバイスとして注目
を集めている。このような薄膜トランジスタの構造とし
ては、大きくはプレーナ構造とスガタ構造に分かれる。 逆スタガ構造はアモルファスシリコン薄膜トランジスタ
に一般的に採用されている構造でありプレーナ構造に比
べ簡単なプロセスで製造可能という利点がある。従来の
逆スタガ構造のトランジスタの構造及び製造方法につい
て図４を参照して説明する。図４（ａ）に示すように、
ガラス基板１０１上に多結晶シリコンなどのゲート電極
膜を成膜し、ゲート電極２０３構造にパターン化する。 ここで配線抵抗を下げるためには、シリコンシリサイド
や高融点金属膜との多層膜を用いる事もできる。次に、
図４（ｂ）に示すように、この上部にゲート絶縁膜３０
２を成膜し、活性層としてノンドープ多結晶シリコン膜
４０１を成膜しアイランド状にパターン化する。さらに
図４（ｃ）に示すように、ドープト多結晶シリコン膜５
０１、電極メタルを成膜し電極パターン（ソース電極６
０１、ドレイン電極６０２）を形成しデバイスを完成さ
せる。このトランジスタの構造はチャネルエッチ型とし
て知られている。この構造ではドープト多結晶シリコン
とノンドープ多結晶シリコンとの選択エッチが困難であ
るため、これを回避する方法として、図５に示す様に活
性層シリコン膜（４０１）のチャネル部上部に絶縁膜７
０１設け、エッチングストップ層としてソース・ドレイ
ン電極をパターン化する方法も考えられている。この構
造は端子エッチ型と呼ばれ作製工程は増加するがより安
定してトランジスタを作製できる方法である。いずれの
構造においてもイオン注入等のドーピングプロセスを必
要とせず、しかもソース・ドレイン用の低抵抗多結晶シ
リコンと電極メタルとで２層配線が可能など利点が多い
。

【０００３】

【発明が解決しようとする課題】しかし多結晶シリコン
ＴＦＴでは通常のＭＯＳＦＥＴやまたアモルファスシリ
コンのＦＥＴに比べても、漏れ電流が多いことが問題と
なっている。漏れ電流が多いことは液晶スイッチングデ
バイスとしても、駆動回路を製作する上でも問題となる
。特に液晶やＥＬ等高電圧を必要とするデバイスを駆動
する応用が多いため、高耐圧で低漏れ電流のデバイスが
必要である。しかし、通常の多結晶薄膜トランジスタで
は特に高電界印加時に漏れ電流が急激に増大するという
問題点を持っている。従来ＭＯＳＦＥＴの高耐圧化の方
法としてＬＤＤ構造等があるが、これらの方法をそのま
ま薄膜トランジスタに適用するとレジスト工程を含め工
程数が増える。また移動度、しきい値の劣化などを引き
起こすという問題点があった。

【０００４】また、このような薄膜トランジスタを用い
て、例えば液晶ディスプレイ等の機能デバイスを作製す
る場合、薄膜トランジスタによる基板の断差も重要な問
題である。断差による上部配線層の断線が起こりやすく
なるだけでなく、液晶ディスプレイ等では液晶の配向性
に影響してくる。すなわち基板凹凸（段差）が大きい場
合その基板上に形成する液晶の配向が困難であると言う
欠点を有していた。本発明の目的は工程数の増加や、移
動度しきい値の劣化を引き起こすことなく耐圧、漏れ電
流について改善され、しかも段差の少ないデバイス構造
、及びその製造方法を得ることにある。

【０００５】

【課題を解決するための手段】本発明の逆スタガ型薄膜
トランジスタは、絶縁性基板の表面部に設けられた凹み
を埋めるゲート電極と、前記ゲート電極上に設けられた
ゲート絶縁膜と、前記ゲート絶縁膜上に設けられた半導
体膜と、前記半導体膜の前記ゲート電極直上部を挟んで
設けられたソース電極及びドレイン電極とを有し、前記
ゲート絶縁膜の厚さがゲートの絶縁部で中心部に比較し
て厚いというものである。

【０００６】又、本発明の逆スタガ型薄膜トランジスタ
の製造方法は、絶縁性基板上に高融点金属膜を形成し、
前記高融点金属膜上に絶縁膜を形成し、前記絶縁膜を所
定形状にパターン化する工程と、前記絶縁膜をマスクと
して前記高融点金属膜を酸化させ、透明絶縁膜に変化さ
せてゲート電極を形成する工程と、ゲート絶縁膜を形成
する工程と、ノンドープ多結晶シリコン膜を前記ゲート
電極上部にアイランド状に形成する工程と、前記アイラ
ンド状のノンドープ多結晶シリコン膜に接続するソース
電極及びドレイン電極を形成する工程とを有するという
ものである。

【０００７】

【作用】通常、薄膜トランジスタはソース・ドレイン間
に電圧を加えて行ったときにドレイン端に高電界が印加
され、この点でのバンド間の電界エミッション電流が漏
れ電流の原因となる。ここで単結晶シリコンではこのよ
うなバンド間の漏れ電流は少ないため通常では問題とな
らない。しかし多結晶シリコンではバンドキャップ中に
多くの粒界トラップが存在しこれを介してのバンド間の
漏れ電流が流れやすい。このため高電圧印加時に急激な
漏れ電流の増加が観測される。このような漏れ電流は多
結晶シリコンでは本質的に避けられないものである。し
かしこの電流はドレイン端の空乏層間にかかる電界に依
存しているのでドレイン端近くのゲート絶縁膜のみ厚く
する事ができれば、この領域にかかる電界を軽減し漏れ
電流を低減することができる。しかし通常この構造を実
現するためには少なくともリソグラフィ工程が１回以上
増えしかも高精度エッチング技術が必要となる。例えば
液晶ディスプレイのような大面積でしかも均一性を要求
されるデバイス作製にはできるだけ簡単なプロセスで作
製できる事が必要である。本発明では高融点金属膜を絶
縁膜マスクをもちいて酸化させ、ゲート電極、及び配線
となる部分をのぞいて、他の部分のみ選択的に光透過性
の絶縁膜に変換させる事で、ゲート電極の配線パターン
を形成している。タンタル、モリブデン等の高融点金属
は酸素雰囲気中では６００℃程度の温度で酸化され透明
絶縁膜に変化することが知られておりこのような材料を
用いて上記の事が実現できる。

【０００８】絶縁膜マスクとして酸化シリコン膜等の絶
縁膜を用いれば、これはそのままゲート絶縁膜として使
用できるが、このときまわりこみの効果によりマスクに
用いた絶縁膜端下部にも一部酸化される部分ができる。 このため、ゲート電極端の絶縁膜はゲート中心部に比較
して厚くなる。この結果自己整合的にゲート端のみ絶縁
膜厚が厚い構造が均一に作製できる。

【０００９】この方法では、また配線電極層（ゲート電
極）を絶縁膜にうめこみ形成することになるためデバイ
スの平坦化という点でも有利である。一般に上層の膜厚
は下層膜厚より大きくなって行くため、第１層の膜厚が
大きければ、最上層の段差は相乗的に大きくなってしま
う。この為、第１層の膜厚をできるだけ薄くする事はデ
バイスの平坦化に有効である。逆スタガ型薄膜トランジ
スタの場合、活性層の膜厚は５０ｎｍ以下と非常に薄く
できる為、最下層のゲート電極による段差を少なくすれ
ば全体の段差は格段に改善できる。本発明の製造方法を
用いれば、デバイス平坦度は従来に比べ格段に向上する
。

【００１０】

【実施例】図１を参照すると、本発明の逆スタガ型薄膜
トランジスタの一実施例では、ガラス基板１０１（絶縁
性基板）の表面部に、酸化タンタル膜２０２で囲まれた
凹みを埋めるゲート電極（２０１）を有している。ゲー
ト電極（２０１）はメサ状になっていて、その表面に酸
化シリコン膜３０１が設けられている。ゲートの中央部
では酸化シリコン膜３０１がゲート絶縁膜となるが、ゲ
ートの縁端部では酸化タンタル膜２０２もゲート絶縁膜
の一部を構成する。

【００１１】次に、図２を参照して本発明の逆スタガ型
薄膜トランジスタ製造方法の一実施例について説明する
。

【００１２】まず、図２（ａ）に示すように、ガラス基
板１０１上にゲート電極を形成するタンタル膜２０１（
厚さ１００ｎｍ）を形成し、その上に酸化膜シリコン３
０１をスパッタ法で厚さ１００ｎｍ成膜し、ゲート電極
形状にパターン化する。次にこの基板を酸素雰囲気中に
６００Ｃで６０分置いたところ、酸化シリコン膜３０１
でおおわれたところ以外のタンタル膜２０１は酸化され
、透明絶縁膜（酸化タンタル膜２０２）に変化する。 このとき酸化シリコン膜３０１は超薄であることと、酸
化タンタルの厚さは、タンタル膜の厚さより大きくなる
ため、図２（ｂ）に示すように配線層（タンタル膜２０
１）は絶縁基板中に埋め込まれた構造となった。さらに
酸化シリコン膜端にも酸化膜が入り込むため同図に示す
様に、ゲート絶縁膜の端部が盛り上げられ、チャネル端
部のみゲート絶縁膜厚が増加した構造となった。次に活
性層として図２（ｃ）に示すように、ノンドープ多結晶
シリコン膜４０１を成膜しアイランド化する。次に、図
１に示すように、ソース・ドレイン領域となるドープト
多結晶シリコン膜５０１、金属層（ソース電極６０１，
ドレイン電極７０１）を形成し電極パターンを形成した
。この方法により簡単な工程で高耐圧構造でかつ段差の
小さいトランジスタが作成でき、漏れ電流の少ない良好
な特性を得ることができた。ここで第１層の金属材料と
してはタンタルを用いた例について説明したが、その他
モリブデンなどの高融点金属のうち、その酸化物が透明
絶縁物となるものなら何でもよいのである。

【００１３】又、図３に示すように、途中でノンドープ
多結晶シリコン膜４０１上に絶縁膜７０１を選択的に形
成することにより、段差が少なく漏れ電流の小さな端子
エッチ型トランジスタを形成することができる。

【００１４】

【発明の効果】以上詳述したように、本発明による薄膜
トランジスタ及びその製造方法により漏れ電流が少なく
かつ凹凸（段差）の少ない逆スタガ型薄膜トランジスタ
が実現できこれを用いた機能デバイスが簡単な工程で再
現性よく製作できるという効果がある。

【図面の簡単な説明】

【図１】本発明逆スタガ型薄膜トランジスタの一実施例
を示す断面図である。

【図２】本発明逆スタガ型薄膜トランジスタの製造方法
の一実施例を説明するため、（ａ）〜（ｃ）に分図して
示す工程順断面図である。

【図３】本発明の実施例の変形を説明するための（ａ）
〜（ｄ）に分図して示す工程順断面図である。

【図４】従来のチャネルエッチ型の薄膜トランジスタ及
び製造方法を説明するため（ａ）〜（ｃ）に分図して示
す工程順断面図である。

【図５】従来の端子エッチ型の薄膜トランジスタ及び製
造方法を説明するため（ａ）〜（ｃ）に分図して示す工
程順断面図である。

【符号の説明】

１０１　　　　ガラス基板 ２０１　　　　タンタル膜 ３０１　　　　酸化シリコン膜 ４０１　　　　ノンドープ多結晶シリコン膜５０１　　
　　ドープト多結晶シリコン膜６０１　　　　ソース電
極 ６０２　　　　ドレイン電極 ７０１　　　　絶縁膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　絶縁性基板の表面部に設けられた凹み
   を埋めるゲート電極と、前記ゲート電極上に設けられた
   ゲート絶縁膜と、前記ゲート絶縁膜上に設けられた半導
   体膜と、前記半導体膜の前記ゲート電極直上部を挟んで
   設けられたソース電極及びドレイン電極とを有し、前記
   ゲート絶縁膜の厚さがゲートの縁端部で中心部に比較し
   て厚い事を特徴とする逆スタガ型薄膜トランジスタ。
2. 【請求項２】　　絶縁性基板上に高融点金属膜を形成し
   、前記高融点金属膜上に絶縁膜を形成し、前記絶縁膜を
   所定形状にパターン化する工程と、前記絶縁膜をマスク
   として前記高融点金属膜を酸化させ、透明絶縁膜に変化
   させてゲート電極を形成する工程と、ゲート絶縁膜を形
   成する工程と、ノンドープ多結晶シリコン膜を前記ゲー
   ト電極上部にアイランド状に形成する工程と、前記アイ
   ランド状のノンドープ多結晶シリコン膜に接続するソー
   ス電極及びドレイン電極を形成する工程とを有すること
   を特徴とする逆スタガ型薄膜トランジスタの製造方法。