JPH04330820A - 雑音除去回路 - Google Patents
雑音除去回路Info
- Publication number
- JPH04330820A JPH04330820A JP10089191A JP10089191A JPH04330820A JP H04330820 A JPH04330820 A JP H04330820A JP 10089191 A JP10089191 A JP 10089191A JP 10089191 A JP10089191 A JP 10089191A JP H04330820 A JPH04330820 A JP H04330820A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- down counter
- count value
- reference value
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号中に雑
音が含まれている場合に、多数決処理によって雑音を取
り除く雑音除去回路に関するものである。
音が含まれている場合に、多数決処理によって雑音を取
り除く雑音除去回路に関するものである。
【０００２】
【従来の技術】従来のこの種の雑音除去回路としては、
第３図に示されるような多数のフリップフロップ回路２
０１〜２０３を用いたものが知られている。この各フリ
ップフロップ回路２０１〜２０３からの出力は加算回路
２１０に与えられる。そして、この加算回路２１０での
加算結果とディグリッチ幅（雑音によって信号が歪む最
大の幅）の信号の合計値とを比較して、雑音成分を取り
除いているのである。
第３図に示されるような多数のフリップフロップ回路２
０１〜２０３を用いたものが知られている。この各フリ
ップフロップ回路２０１〜２０３からの出力は加算回路
２１０に与えられる。そして、この加算回路２１０での
加算結果とディグリッチ幅（雑音によって信号が歪む最
大の幅）の信号の合計値とを比較して、雑音成分を取り
除いているのである。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の雑音除去回路は、雑音除去の精度を上げるた
めに多数のフリップフロップ回路が必要である。特に、
ディグリッチ幅が２ｌ の場合には、２ｌ 個のフリッ
プフロップ回路が必要であった。このため、回路構成が
大規模になるといった問題点があった。
うな従来の雑音除去回路は、雑音除去の精度を上げるた
めに多数のフリップフロップ回路が必要である。特に、
ディグリッチ幅が２ｌ の場合には、２ｌ 個のフリッ
プフロップ回路が必要であった。このため、回路構成が
大規模になるといった問題点があった。
【０００４】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の雑音除去回路には、第１レベルの入力信
号が与えられるとカウント値を増加させ、第１レベルよ
り低い第２レベルの入力信号が与えられるとカウント値
を減少させるアップダウンカウンタと、アップダウンカ
ウンタのカウント値を示す信号と入力信号とを入力し、
カウント値が所定の第１基準値と等しく、かつ入力信号
が第１レベルの信号である場合に、アップダウンカウン
タのカウント動作を休止させる第１制御回路と、アップ
ダウンカウンタのカウント値を示す信号と入力信号とを
入力し、カウント値が第１基準値よりも小さい所定の第
２基準値と等しく、かつ入力信号が第２レベルの信号で
ある場合に、アップダウンカウンタのカウント動作を休
止させる第２制御回路とが備えられており、アップダウ
ンカウンタのカウント値が第１基準値と第２基準値の間
で選択された任意の値より第１基準値に近い場合に第１
レベルの信号を出力させ、第２基準値に近い場合に第２
レベルの信号を出力させる。
めに、本発明の雑音除去回路には、第１レベルの入力信
号が与えられるとカウント値を増加させ、第１レベルよ
り低い第２レベルの入力信号が与えられるとカウント値
を減少させるアップダウンカウンタと、アップダウンカ
ウンタのカウント値を示す信号と入力信号とを入力し、
カウント値が所定の第１基準値と等しく、かつ入力信号
が第１レベルの信号である場合に、アップダウンカウン
タのカウント動作を休止させる第１制御回路と、アップ
ダウンカウンタのカウント値を示す信号と入力信号とを
入力し、カウント値が第１基準値よりも小さい所定の第
２基準値と等しく、かつ入力信号が第２レベルの信号で
ある場合に、アップダウンカウンタのカウント動作を休
止させる第２制御回路とが備えられており、アップダウ
ンカウンタのカウント値が第１基準値と第２基準値の間
で選択された任意の値より第１基準値に近い場合に第１
レベルの信号を出力させ、第２基準値に近い場合に第２
レベルの信号を出力させる。
【０００５】
【作用】本発明の雑音除去回路は、以上のように構成さ
れるので、入力信号が第１レベルの連続した信号でアッ
プダウンカウンタのカウント値が増加しても、第１制御
回路によって第１基準値以上の値にならないようにカウ
ントが制限される。これは、アップダウンカウンタのカ
ウント値が第１基準値で、かつ第１レベルの入力信号が
与えられると、第１制御回路がアップダウンカウンタの
カウント動作を休止させるからである。同様に、第２制
御回路によって第２基準値以下の値にならないようにカ
ウントが制限される。したがって、アップダウンカウン
タは、第１基準値と第２基準値の範囲内でカウント動作
するように制御される。
れるので、入力信号が第１レベルの連続した信号でアッ
プダウンカウンタのカウント値が増加しても、第１制御
回路によって第１基準値以上の値にならないようにカウ
ントが制限される。これは、アップダウンカウンタのカ
ウント値が第１基準値で、かつ第１レベルの入力信号が
与えられると、第１制御回路がアップダウンカウンタの
カウント動作を休止させるからである。同様に、第２制
御回路によって第２基準値以下の値にならないようにカ
ウントが制限される。したがって、アップダウンカウン
タは、第１基準値と第２基準値の範囲内でカウント動作
するように制御される。
【０００６】そして、アップダウンカウンタのカウント
値が第１基準値または第２基準値の状態で雑音が入ると
、カウント値は第１基準値と第２基準値の間の任意の値
に近づく方向に値を変える。しかし、出力信号はカウン
ト値が任意の値を越えない限り一定の値を保持するので
、入力信号に含まれた雑音を除去することができる。
値が第１基準値または第２基準値の状態で雑音が入ると
、カウント値は第１基準値と第２基準値の間の任意の値
に近づく方向に値を変える。しかし、出力信号はカウン
ト値が任意の値を越えない限り一定の値を保持するので
、入力信号に含まれた雑音を除去することができる。
【０００７】
【実施例】以下、添付図面の図１、図２を参照して、本
発明の一実施例を説明する。
発明の一実施例を説明する。
【０００８】図１は本発明の一実施例に係る雑音除去回
路の構成図である。本実施例の雑音除去回路は、第１レ
ベルであるローレベルの入力信号が与えられるとカウン
ト値を増加させ、第２レベルであるハイレベルの入力信
号が与えられるとカウント値を減少させるアップダウン
カウンタ１０と、アップダウンカウンタ１０のカウント
値と第１基準値（ｎ１ 、ｎ２ 、…ｎｌ−１ 、ｎｌ
）との比較を行い、これらが等しく、かつアップダウ
ンカウンタ１０への入力がローレベルの信号の場合に、
アップダウンカウンタ１０のカウント動作を休止させる
ハイレベルの制御信号を出力する第１制御回路２０と、
アップダウンカウンタ１０のカウント値と第２基準値（
ｍ１ 、ｍ２ 、…ｍｌ−１ 、ｍｌ ）との比較を行
い、これらが等しく、かつアップダウンカウンタ１０へ
の入力がハイレベルの信号の場合に、アップダウンカウ
ンタ１０のカウント動作を休止させる制御信号を出力す
る第２制御回路３０と、第１制御回路２０および第２制
御回路３０のいずれか一方から制御信号が出力された場
合にアップダウンカウンタ１０に制御信号を送る論理回
路４０と入力端子５０からの入力信号を反転させる反転
回路６０とから構成されている。アップダウンカウンタ
１０は、クロック端子７０から与えられるクロック信号
によって入力信号の信号値をカウントし、並列に出力さ
れる出力信号の最上位ビットＱｌ からの出力信号が出
力端子８０に与えられる。また、第１制御回路２０には
、アップダウンカウンタ１０のカウント値と第１基準値
（ｎ１ 、ｎ２ 、…ｎｌ−１ 、ｎｌ ）との比較を
行う比較回路２１と、反転回路６０によってレベルが反
転した入力信号と比較回路２１から出力される信号との
否定的論理和が取られる論理回路２２とが備えられてい
る。さらに、第２制御回路３０には、アップダウンカウ
ンタ１０のカウント値と第２基準値（ｍ１ 、ｍ２ 、
…ｍｌ−１ 、ｍｌ ）との比較を行う比較回路３１と
、入力端子５０に与えられる入力信号と比較回路３１か
ら出力される信号の否定的論理和が取られる論理回路３
２とが備えられている。比較回路２１での第１基準値の
設定および比較回路３１での第２基準値の設定は、事前
に内部に値を設定しておく方法と、外部から値を与える
方法がある。
路の構成図である。本実施例の雑音除去回路は、第１レ
ベルであるローレベルの入力信号が与えられるとカウン
ト値を増加させ、第２レベルであるハイレベルの入力信
号が与えられるとカウント値を減少させるアップダウン
カウンタ１０と、アップダウンカウンタ１０のカウント
値と第１基準値（ｎ１ 、ｎ２ 、…ｎｌ−１ 、ｎｌ
）との比較を行い、これらが等しく、かつアップダウ
ンカウンタ１０への入力がローレベルの信号の場合に、
アップダウンカウンタ１０のカウント動作を休止させる
ハイレベルの制御信号を出力する第１制御回路２０と、
アップダウンカウンタ１０のカウント値と第２基準値（
ｍ１ 、ｍ２ 、…ｍｌ−１ 、ｍｌ ）との比較を行
い、これらが等しく、かつアップダウンカウンタ１０へ
の入力がハイレベルの信号の場合に、アップダウンカウ
ンタ１０のカウント動作を休止させる制御信号を出力す
る第２制御回路３０と、第１制御回路２０および第２制
御回路３０のいずれか一方から制御信号が出力された場
合にアップダウンカウンタ１０に制御信号を送る論理回
路４０と入力端子５０からの入力信号を反転させる反転
回路６０とから構成されている。アップダウンカウンタ
１０は、クロック端子７０から与えられるクロック信号
によって入力信号の信号値をカウントし、並列に出力さ
れる出力信号の最上位ビットＱｌ からの出力信号が出
力端子８０に与えられる。また、第１制御回路２０には
、アップダウンカウンタ１０のカウント値と第１基準値
（ｎ１ 、ｎ２ 、…ｎｌ−１ 、ｎｌ ）との比較を
行う比較回路２１と、反転回路６０によってレベルが反
転した入力信号と比較回路２１から出力される信号との
否定的論理和が取られる論理回路２２とが備えられてい
る。さらに、第２制御回路３０には、アップダウンカウ
ンタ１０のカウント値と第２基準値（ｍ１ 、ｍ２ 、
…ｍｌ−１ 、ｍｌ ）との比較を行う比較回路３１と
、入力端子５０に与えられる入力信号と比較回路３１か
ら出力される信号の否定的論理和が取られる論理回路３
２とが備えられている。比較回路２１での第１基準値の
設定および比較回路３１での第２基準値の設定は、事前
に内部に値を設定しておく方法と、外部から値を与える
方法がある。
【０００９】次に、この雑音除去回路の動作について説
明する。入力端子５０に与えられる入力信号はハイレベ
ルとローレベルの２つのレベルを有するディジタル信号
である。この入力信号が反転回路６０で反転され、アッ
プダウンカウンタ１０に与えられる。このアップダウン
カウンタ１０はハイレベルの信号が入力されると１つ減
算され、ローレベルの信号が入力されると１つ加算され
る。したがって、ハイレベルの入力信号が入力端子５０
に与えられた場合、アップダウンカウンタ１０にはロー
レベルの信号が与えられ、アップダウンカウンタ１０の
カウント値は１つ増加する。また、ローレベルの入力信
号が入力端子５０に与えられた場合、アップダウンカウ
ンタ１０にはハイレベルの信号が与えられ、アップダウ
ンカウンタ１０のカウント値は１つ減少する。
明する。入力端子５０に与えられる入力信号はハイレベ
ルとローレベルの２つのレベルを有するディジタル信号
である。この入力信号が反転回路６０で反転され、アッ
プダウンカウンタ１０に与えられる。このアップダウン
カウンタ１０はハイレベルの信号が入力されると１つ減
算され、ローレベルの信号が入力されると１つ加算され
る。したがって、ハイレベルの入力信号が入力端子５０
に与えられた場合、アップダウンカウンタ１０にはロー
レベルの信号が与えられ、アップダウンカウンタ１０の
カウント値は１つ増加する。また、ローレベルの入力信
号が入力端子５０に与えられた場合、アップダウンカウ
ンタ１０にはハイレベルの信号が与えられ、アップダウ
ンカウンタ１０のカウント値は１つ減少する。
【００１０】本回路に連続したハイレベルの入力信号が
与えられた場合には、上述したようにアップダウンカウ
ンタ１０のカウント値は増加し続ける。このカウント値
の増加が比較回路２１で監視され、カウント値が第１基
準値と同じ値になると、比較回路２１から一致したこと
を示すローレベルの信号が出力される。このローレベル
の信号と反転回路６０からのローレベルの出力信号とが
論理回路２２に与えられるので、これらの信号の否定論
理和であるハイレベルの信号が論理回路４０に与えられ
る。論理回路４０では、この信号の入力によってハイレ
ベル信号が出力され、アップダウンカウンタ１０のカウ
ントを休止させる。この後、ハイレベルの入力信号が入
力される限りは、アップダウンカウンタ１０のカウント
値は変化しない。しかし、入力信号が反転してローレベ
ルの信号が入力端子５０から与えられると、アップダウ
ンカウンタ１０のカウント休止が解除される。これは、
次のような回路の働きによる。まず、ローレベルの信号
が入力端子５０から与えられると、反転回路６０からの
出力はハイレベルの信号になる。このときの比較回路２
１からの出力はローレベルの信号なので、論理回路２２
にはハイレベルの信号とローレベルの信号が与えられる
。したがって、論理回路２２からの出力はローレベルの
信号となる。また、第１基準値に比べて第２基準値は小
さな値なので、比較回路３１からの出力はハイレベルの
信号となる。論理回路３２にはこのハイレベルの信号と
、入力端子５０からのローレベルの入力信号が与えられ
、出力はローレベルの信号となる。したがって、論理回
路４０への入力はどちらもローレベルの信号となるので
、アップダウンカウンタ１０にはローレベルの制御信号
が与えられる。さらに、アップダウンカウンタ１０への
データ入力はハイレベルの信号なので、カウント値は１
つ減少するのである。このように、本回路の動作によっ
て、比較回路２１がアップダウンカウンタ１０のカウン
ト値の上限を監視して、第１基準値以上にカウント値が
増加しないようにカウントを休止させることができる。
与えられた場合には、上述したようにアップダウンカウ
ンタ１０のカウント値は増加し続ける。このカウント値
の増加が比較回路２１で監視され、カウント値が第１基
準値と同じ値になると、比較回路２１から一致したこと
を示すローレベルの信号が出力される。このローレベル
の信号と反転回路６０からのローレベルの出力信号とが
論理回路２２に与えられるので、これらの信号の否定論
理和であるハイレベルの信号が論理回路４０に与えられ
る。論理回路４０では、この信号の入力によってハイレ
ベル信号が出力され、アップダウンカウンタ１０のカウ
ントを休止させる。この後、ハイレベルの入力信号が入
力される限りは、アップダウンカウンタ１０のカウント
値は変化しない。しかし、入力信号が反転してローレベ
ルの信号が入力端子５０から与えられると、アップダウ
ンカウンタ１０のカウント休止が解除される。これは、
次のような回路の働きによる。まず、ローレベルの信号
が入力端子５０から与えられると、反転回路６０からの
出力はハイレベルの信号になる。このときの比較回路２
１からの出力はローレベルの信号なので、論理回路２２
にはハイレベルの信号とローレベルの信号が与えられる
。したがって、論理回路２２からの出力はローレベルの
信号となる。また、第１基準値に比べて第２基準値は小
さな値なので、比較回路３１からの出力はハイレベルの
信号となる。論理回路３２にはこのハイレベルの信号と
、入力端子５０からのローレベルの入力信号が与えられ
、出力はローレベルの信号となる。したがって、論理回
路４０への入力はどちらもローレベルの信号となるので
、アップダウンカウンタ１０にはローレベルの制御信号
が与えられる。さらに、アップダウンカウンタ１０への
データ入力はハイレベルの信号なので、カウント値は１
つ減少するのである。このように、本回路の動作によっ
て、比較回路２１がアップダウンカウンタ１０のカウン
ト値の上限を監視して、第１基準値以上にカウント値が
増加しないようにカウントを休止させることができる。
【００１１】また、アップダウンカウンタ１０のカウン
ト値の下限についても、同様の監視を行う。つまり、本
回路に連続したローレベルの入力信号が与えられた場合
には、上述したようにアップダウンカウンタ１０のカウ
ント値は減少し続ける。このカウント値の減少が比較回
路３１で監視され、カウント値が第２基準値と同じ値に
なると、比較回路３１から一致したことを示すローレベ
ルの信号が出力される。このローレベルの信号と入力端
子５０からのローレベルの入力信号とが論理回路３２に
与えられるので、これらの信号の否定論理和であるハイ
レベルの信号が論理回路４０に与えられる。論理回路４
０では、この信号の入力によってハイレベル信号が出力
され、アップダウンカウンタ１０のカウントを休止させ
る。この後、ローレベルの入力信号が入力される限りは
、アップダウンカウンタ１０のカウント値は変化しない
。しかし、入力信号が反転してハイレベルの信号が入力
端子５０から与えられると、アップダウンカウンタ１０
のカウント休止が解除される。つまり、比較回路３１か
らのローレベルの信号と、入力端子５０からのハイレベ
ルの信号が論理回路３２に与えられるので、論理回路３
２からの出力はハイレベルの信号からローレベルの信号
に変化する。さらに、比較回路２１からのハイレベルの
信号と反転回路６０からのローレベルの信号が論理回路
２２に与えられ、出力はローレベルの信号となる。した
がって、論理回路４０への入力はどちらもローレベルの
信号となり、アップダウンカウンタ１０にはローレベル
の制御信号が与えられる。さらに、アップダウンカウン
タ１０へのデータ入力はローレベルの信号なので、カウ
ント値は１つ増加するのである。このように、本回路の
動作によって、比較回路３１がアップダウンカウンタ１
０のカウント値の下限を監視して、第２基準値以下にカ
ウント値が減少しないようにカウントを休止させること
ができる。
ト値の下限についても、同様の監視を行う。つまり、本
回路に連続したローレベルの入力信号が与えられた場合
には、上述したようにアップダウンカウンタ１０のカウ
ント値は減少し続ける。このカウント値の減少が比較回
路３１で監視され、カウント値が第２基準値と同じ値に
なると、比較回路３１から一致したことを示すローレベ
ルの信号が出力される。このローレベルの信号と入力端
子５０からのローレベルの入力信号とが論理回路３２に
与えられるので、これらの信号の否定論理和であるハイ
レベルの信号が論理回路４０に与えられる。論理回路４
０では、この信号の入力によってハイレベル信号が出力
され、アップダウンカウンタ１０のカウントを休止させ
る。この後、ローレベルの入力信号が入力される限りは
、アップダウンカウンタ１０のカウント値は変化しない
。しかし、入力信号が反転してハイレベルの信号が入力
端子５０から与えられると、アップダウンカウンタ１０
のカウント休止が解除される。つまり、比較回路３１か
らのローレベルの信号と、入力端子５０からのハイレベ
ルの信号が論理回路３２に与えられるので、論理回路３
２からの出力はハイレベルの信号からローレベルの信号
に変化する。さらに、比較回路２１からのハイレベルの
信号と反転回路６０からのローレベルの信号が論理回路
２２に与えられ、出力はローレベルの信号となる。した
がって、論理回路４０への入力はどちらもローレベルの
信号となり、アップダウンカウンタ１０にはローレベル
の制御信号が与えられる。さらに、アップダウンカウン
タ１０へのデータ入力はローレベルの信号なので、カウ
ント値は１つ増加するのである。このように、本回路の
動作によって、比較回路３１がアップダウンカウンタ１
０のカウント値の下限を監視して、第２基準値以下にカ
ウント値が減少しないようにカウントを休止させること
ができる。
【００１２】本回路は、このような動作をするので、入
力信号に雑音が入っても除去することができる。このよ
うな本実施例の特徴について、次の例を用いて説明する
。まず、第１基準値を「ＨＬＬＬ……ＬＨＨＨ」（“Ｈ
”はハイレベル、“Ｌ”はローレベルとする。）、第２
基準値を「ＬＨＨＨ……ＨＬＬＬ」として、比較回路２
１、３１にそれぞれ設定する。また、入力信号にはハイ
レベルの連続した信号が与えられると、アップダウンカ
ウンタ１０のカウント値は、第１基準値である「ＨＬＬ
Ｌ……ＬＨＨＨ」になるまで増加し続ける。そして、カ
ウント値が「ＨＬＬＬ……ＬＨＨＨ」の状態でハイレベ
ルの入力信号が与えられても、第１制御回路２０からの
制御信号によってアップダウンカウンタ１０のカウント
動作は休止する。このときの出力端子８０への出力信号
は、カウント値の最上位桁が与えられるので、ハイレベ
ルの信号である。今この状態で入力信号に雑音が入り、
一定期間ローレベルの信号が与えられると、アップダウ
ンカウンタ１０のカウント値は減少する。例えば、３ク
ロックの間ローレベルの雑音が入力端子５０から与えら
れると、アップダウンカウンタ１０のカウント値は「Ｈ
ＬＬＬ……ＬＨＬＬ」となる。この場合の出力信号はカ
ウント値の最上位桁であるハイレベルの信号のままであ
る。入力信号への雑音が出力信号に影響を与えるために
は、９クロックの間ローレベルの雑音が入ることが必要
である。この場合は、まず８クロック雑音が入ると、カ
ウント値は「ＨＬＬＬ……ＬＬＬＬ」となり、次にクロ
ック信号でカウント値が「ＬＨＨＨ……ＨＨＨＨ」とな
るのである。このカウント値の場合には最上位桁がロー
レベルとなり、出力信号がローレベルの信号に変化する
のである。このように、入力信号にハイレベルの連続し
た信号が与えられた状態で、ローレベルの雑音が入った
場合には、８クロック以下の幅の雑音であれば除去する
ことができる。同様に、入力信号にローレベルの連続し
た信号が与えられた状態で、ハイレベルの雑音が入った
場合にも、雑音を除去することができる。また、除去で
きる雑音の幅は、８クロックの間に限られず、第１基準
値および第２基準値を調整することによって、自在に伸
縮させることができる。
力信号に雑音が入っても除去することができる。このよ
うな本実施例の特徴について、次の例を用いて説明する
。まず、第１基準値を「ＨＬＬＬ……ＬＨＨＨ」（“Ｈ
”はハイレベル、“Ｌ”はローレベルとする。）、第２
基準値を「ＬＨＨＨ……ＨＬＬＬ」として、比較回路２
１、３１にそれぞれ設定する。また、入力信号にはハイ
レベルの連続した信号が与えられると、アップダウンカ
ウンタ１０のカウント値は、第１基準値である「ＨＬＬ
Ｌ……ＬＨＨＨ」になるまで増加し続ける。そして、カ
ウント値が「ＨＬＬＬ……ＬＨＨＨ」の状態でハイレベ
ルの入力信号が与えられても、第１制御回路２０からの
制御信号によってアップダウンカウンタ１０のカウント
動作は休止する。このときの出力端子８０への出力信号
は、カウント値の最上位桁が与えられるので、ハイレベ
ルの信号である。今この状態で入力信号に雑音が入り、
一定期間ローレベルの信号が与えられると、アップダウ
ンカウンタ１０のカウント値は減少する。例えば、３ク
ロックの間ローレベルの雑音が入力端子５０から与えら
れると、アップダウンカウンタ１０のカウント値は「Ｈ
ＬＬＬ……ＬＨＬＬ」となる。この場合の出力信号はカ
ウント値の最上位桁であるハイレベルの信号のままであ
る。入力信号への雑音が出力信号に影響を与えるために
は、９クロックの間ローレベルの雑音が入ることが必要
である。この場合は、まず８クロック雑音が入ると、カ
ウント値は「ＨＬＬＬ……ＬＬＬＬ」となり、次にクロ
ック信号でカウント値が「ＬＨＨＨ……ＨＨＨＨ」とな
るのである。このカウント値の場合には最上位桁がロー
レベルとなり、出力信号がローレベルの信号に変化する
のである。このように、入力信号にハイレベルの連続し
た信号が与えられた状態で、ローレベルの雑音が入った
場合には、８クロック以下の幅の雑音であれば除去する
ことができる。同様に、入力信号にローレベルの連続し
た信号が与えられた状態で、ハイレベルの雑音が入った
場合にも、雑音を除去することができる。また、除去で
きる雑音の幅は、８クロックの間に限られず、第１基準
値および第２基準値を調整することによって、自在に伸
縮させることができる。
【００１３】次に、図２の実施例について説明する。図
２は８桁のアップダウンカウンタ１１０を用いた本発明
の一実施例である。本回路では、入力端子１２０からの
入力信号が反転回路１３０を介してアップダウンカウン
タ１１０に与えられている。アップダウンカウンタ１１
０のカウント値は出力端子Ｑ１ 〜Ｑ８ から出力され
、カウント値の最上位桁である出力端子Ｑ８からの出力
信号が出力端子１４０に与えられる。また、アップダウ
ンカウンタ１１０のカウント値は比較回路１５０、１６
０で第１基準値および第２基準値と比較され、一致した
場合には、ローレベルの信号が出力される。これらの信
号は論理回路１７０〜１９０を介して、アップダウンカ
ウンタ１１０に制御信号を与える。ローレベルの制御信
号がアップダウンカウンタ１１０に与えられると、カウ
ント動作は休止する。図２の実施例の動作は、図１の実
施例と同じである。
２は８桁のアップダウンカウンタ１１０を用いた本発明
の一実施例である。本回路では、入力端子１２０からの
入力信号が反転回路１３０を介してアップダウンカウン
タ１１０に与えられている。アップダウンカウンタ１１
０のカウント値は出力端子Ｑ１ 〜Ｑ８ から出力され
、カウント値の最上位桁である出力端子Ｑ８からの出力
信号が出力端子１４０に与えられる。また、アップダウ
ンカウンタ１１０のカウント値は比較回路１５０、１６
０で第１基準値および第２基準値と比較され、一致した
場合には、ローレベルの信号が出力される。これらの信
号は論理回路１７０〜１９０を介して、アップダウンカ
ウンタ１１０に制御信号を与える。ローレベルの制御信
号がアップダウンカウンタ１１０に与えられると、カウ
ント動作は休止する。図２の実施例の動作は、図１の実
施例と同じである。
【００１４】
【発明の効果】以上、詳細に説明した通り本発明によれ
ば、第１レベルの信号が連続して入力され、アップダウ
ンカウンタのカウント値が増加しても、第１制御回路に
よって第１基準値以上の値にならないようにカウントが
制限される。また、第２制御回路によって第２基準値以
下の値にならないようにカウントが制御される。したが
って、アップダウンカウンタは、第１基準値と第２基準
値の範囲内でカウント動作するように制御される。
ば、第１レベルの信号が連続して入力され、アップダウ
ンカウンタのカウント値が増加しても、第１制御回路に
よって第１基準値以上の値にならないようにカウントが
制限される。また、第２制御回路によって第２基準値以
下の値にならないようにカウントが制御される。したが
って、アップダウンカウンタは、第１基準値と第２基準
値の範囲内でカウント動作するように制御される。
【００１５】そして、アップダウンカウンタのカウント
値が第１基準値または第２基準値の状態で雑音が入ると
、カウント値は第１基準値と第２基準値の間の任意の値
に近づく方向に値を変える。しかし、出力信号はカウン
ト値が任意の値を越えない限り一定の値を保持するので
、入力信号に含まれた雑音を除去することができる。
値が第１基準値または第２基準値の状態で雑音が入ると
、カウント値は第１基準値と第２基準値の間の任意の値
に近づく方向に値を変える。しかし、出力信号はカウン
ト値が任意の値を越えない限り一定の値を保持するので
、入力信号に含まれた雑音を除去することができる。
【００１６】したがって、本発明の回路を、低速伝送路
のディジタル信号再生などの分野で利用すると効果的で
ある。
のディジタル信号再生などの分野で利用すると効果的で
ある。
【図１】本発明の一実施例に係る雑音除去回路の構成図
である。
である。
【図２】本発明の一実施例に係る雑音除去回路の構成図
である。
である。
【図３】従来例に係る雑音除去回路の構成図である。
１０…アップダウンカウンタ
２０…第１制御回路
３０…第２制御回路
４０…論理回路
５０…入力端子
６０…反転回路
７０…クロック端子
８０…出力端子
Claims (2)
- 【請求項１】 ２値の入力信号に含まれる雑音を除去
する雑音除去回路において、第１レベルの入力信号が与
えられるとカウント値を増加させ、第１レベルより低い
第２レベルの入力信号が与えられるとカウント値を減少
させるアップダウンカウンタと、前記アップダウンカウ
ンタのカウント値を示す信号と前記入力信号とを入力し
、カウント値が所定の第１基準値と等しく、かつ前記入
力信号が第１レベルの信号である場合に、前記アップダ
ウンカウンタのカウント動作を休止させる第１制御回路
と、前記アップダウンカウンタのカウント値を示す信号
と前記入力信号とを入力し、カウント値が第１基準値よ
りも小さい所定の第２基準値と等しく、かつ前記入力信
号が第２レベルの信号である場合に、前記アップダウン
カウンタのカウント動作を休止させる第２制御回路とを
備え、前記アップダウンカウンタのカウント値が第１基
準値と第２基準値の間で選択された任意の値より第１基
準値に近い場合に第１レベルの信号を出力させ、第２基
準値に近い場合に第２レベルの信号を出力させることを
特徴とした雑音除去回路。 - 【請求項２】 前記第１基準値および第２基準値は、
外部から個々に設定できることを特徴とした請求項１記
載の雑音除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10089191A JPH04330820A (ja) | 1991-05-02 | 1991-05-02 | 雑音除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10089191A JPH04330820A (ja) | 1991-05-02 | 1991-05-02 | 雑音除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04330820A true JPH04330820A (ja) | 1992-11-18 |
Family
ID=14285958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10089191A Pending JPH04330820A (ja) | 1991-05-02 | 1991-05-02 | 雑音除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04330820A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174290B2 (en) | 2009-10-27 | 2012-05-08 | Renesas Electronics Corporation | Noise reduction circuit and semiconductor device provided with noise reduction circuit |
-
1991
- 1991-05-02 JP JP10089191A patent/JPH04330820A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174290B2 (en) | 2009-10-27 | 2012-05-08 | Renesas Electronics Corporation | Noise reduction circuit and semiconductor device provided with noise reduction circuit |
| US8390332B2 (en) | 2009-10-27 | 2013-03-05 | Renesas Electronics Corporation | Noise reduction circuit and semiconductor device provided with noise reduction circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070444A (ja) | デジタルノイズフィルター | |
| JP3764560B2 (ja) | デジタル遅延回路及びデジタルｐｌｌ回路 | |
| US3922606A (en) | Adaptive delta modulation information transmission system | |
| JPH04330820A (ja) | 雑音除去回路 | |
| JP3453570B2 (ja) | デジタルデータの加算回路 | |
| KR100196477B1 (ko) | A/d 변환기 | |
| JPH0483425A (ja) | パルス発生回路 | |
| JPH01115213A (ja) | ノイズ除去回路 | |
| JP2600357B2 (ja) | デジタル信号処理装置 | |
| JP2806849B2 (ja) | メモリアドレス制御装置 | |
| JPH04324709A (ja) | 雑音除去回路 | |
| JP3116679B2 (ja) | 並列直列変換方法及び並列直列変換回路 | |
| JPH0528746A (ja) | Ｆｉｆｏメモリ回路 | |
| JP2777618B2 (ja) | ミラースクエア符号化方法 | |
| JP3259304B2 (ja) | マイクロプロセッサ | |
| JPH04332215A (ja) | オフセット除去装置 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| SU756405A1 (en) | Device for comparing the difference of numbers with tolerances | |
| JP3382329B2 (ja) | 奇数カウンタ回路 | |
| JP2557066B2 (ja) | 優先度制御回路 | |
| JPH08195654A (ja) | クロック再生回路 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPS59156018A (ja) | パルス遅延回路 | |
| JPH0685804A (ja) | フレームパルス生成回路 | |
| JPH0344210A (ja) | タイミングパルス発生回路 |