JPH04324709A - 雑音除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル信号中に雑
音が含まれている場合に、多数決処理によって雑音を取
り除く雑音除去回路に関するものである。

【０００２】

【従来の技術】従来のこの種の雑音除去回路としては、
第４図に示されるような多数のフリップフロップ回路２
０１〜２０３を用いたものが知られている。この各フリ
ップフロップ回路２０１〜２０３からの出力は多数決回
路２１０に与えられ、多数決論理処理によって雑音成分
を取り除いているのである。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の雑音除去回路は、雑音除去の精度を上げるた
めに多数のフリップフロップ回路を必要とし、また、こ
れらのフリップフロップ回路の出力信号を入力するため
に多数の入力端子を備えた多数決回路が必要であった。 このため、回路構成が大規模になるといった問題点があ
った。

【０００４】本発明はこのような問題を解決し、回路構
成の簡素化を図ることを課題とする。

【０００５】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の雑音除去回路には、第１レベルの信号が
与えられるとカウント値を増加させ、第２レベルの信号
が与えられるとカウント値を減少させるアップダウンカ
ウンタと、入力信号と前記アップダウンカウンタのカウ
ント値を示す信号とを入力し、アップダウンカウンタの
カウント値が所定の第１基準値以上または第１基準値よ
りも小さい所定の第２基準値以下のときに入力信号を反
転してアップダウンカウンタに与えるカウント制御回路
とが備えられており、アップダウンカウンタのカウント
値が第１基準値と第２基準値の間で選択された任意の値
より第１基準値に近い場合に第１レベルの信号を出力さ
せ、第２基準値に近い場合に第２レベルの信号を出力さ
せる。

【０００６】

【作用】本発明の雑音除去回路は以上のように構成され
るので、アップダウンカウンタのカウント値が所定の第
１基準値より小さい間は、カウント制御回路に与えられ
る第１レベルの入力信号がそのままアップダウンカウン
タに入力される。ここで、第１レベルの入力信号が連続
して入力される場合には、アップダウンカウンタは第１
レベルの信号が入力され続け、カウント値が増加する。 そして、カウント値が第１基準値になると、第１レベル
の入力信号がカウント制御回路によって反転され、アッ
プダウンカウンタには第２レベルの信号が入力される。 この入力によってアップダウンカウンタのカウント値は
１つ減少し、カウント制御回路からアップダウンカウン
タに与えられる信号が、また第１レベルの信号に戻る。 このように、第１レベルの信号が連続して入力されると
、カウント値が第１基準値に収束される。

【０００７】同様に、第２レベルの入力信号が連続して
入力される場合には、カウント値は第２基準値に収束さ
れる。

【０００８】このようにアップダウンカウンタのカウン
ト値が第１基準値または第２基準値に収束した状態で雑
音が入ると、カウント値は第１基準値と第２基準値の間
の任意の値に近づく方向に値を変える。しかし、出力信
号はカウント値が任意の値を越えない限り一定の値を保
持するので、入力信号に含まれた雑音を除去することが
できる。

【０００９】

【実施例】以下、添付図面の図１から図３を参照して、
本発明の一実施例を説明する。

【００１０】図１は本発明の一実施例に係る雑音除去回
路の構成図である。本実施例の雑音除去回路は、多数決
処理を行うアップダウンカウンタ１０と、アップダウン
カウンタ１０の上位２桁の出力信号の否定的排他論理和
を取る論理回路２０と、論理回路２０の出力信号と入力
端子３０からのディジタル入力信号が与えられ排他論理
和を取ってアップダウンカウンタ１０に与える論理回路
４０とから構成される。アップダウンカウンタ１０は、
クロック端子５０から与えられるクロック信号によって
入力信号の信号値をカウントし、並列に出力される出力
信号の最上位ビットの出力信号が出力端子６０より出力
される。

【００１１】次に、この雑音除去回路の動作について説
明する。入力端子３０に与えられる入力信号はハイレベ
ルとローレベルの２つのレベルを有するディジタル信号
である。論理回路４０では、この入力信号と、論理回路
２０からの信号との排他論理和を取る。つまり、論理回
路２０からの信号がハイレベルの信号の場合に、入力信
号の反転信号が論理回路４０から出力され、論理回路２
０からの信号がローレベルの信号の場合に、入力信号が
そのまま論理回路４０から出力される。このように論理
回路４０から出力された信号は入力信号としてアップダ
ウンカウンタ１０に与えられる。アップダウンカウンタ
１０では、この入力信号がハイレベルの信号の場合には
、カウント値に１つ加算させ、入力信号がローレベルの
信号の場合には、カウント値を１つ減算させる。このア
ップダウンカウンタ１０は、２Ｎ＋１　のカウントを行
い、出力端子Ｑ０　〜ＱＮ　からこのカウント値を出力
させる。そして、出力端子ＱＮ　からの出力がこの回路
全体の出力として出力端子６０に与えられる。また、出
力端子ＱＮ　、ＱＮ−１　からの信号が論理回路２０の
入力信号として与えられる。論理回路２０では、２つの
入力信号が共にハイレベルの場合と、共にローレベルの
場合にハイレベルの信号を論理回路４０に与え、２つの
入力信号がハイレベルとローレベルの場合にローレベル
の信号を論理回路４０に与える。

【００１２】次に、アップダウンカウンタ１０の動きに
ついて説明すると、まず、アップダウンカウンタ１０の
カウント値が「ＬＬＬＬ……ＬＬＬＬ」（Ｌはローレベ
ルの２進数を表す。）で、かつ入力端子３０に与えられ
る入力信号が一定期間ハイレベルの状態を保持した信号
の場合に、ローレベルの入力信号を論理回路２０に与え
る。したがって、論理回路２０からの出力信号はハイレ
ベルとなり、論理回路４０に与えられる信号は共にハイ
レベルの信号となる。論理回路４０では排他論理和が取
られるので、論理回路４０からの出力信号はローレベル
の信号となる。このローレベルの信号がアップダウンカ
ウンタ１０に与えられ、カウント値が１つ減算される。 つまり、カウント値は「ＨＨＨＨ……ＨＨＨＨ」（Ｈは
ハイレベルの２進数を表す。）となり、出力端子６０か
らの出力信号がハイレベルの信号となる。論理回路２０
に与えられる入力信号は共にハイレベルの信号に変化す
るが、否定的排他論理和が取られるので出力信号はハイ
レベルの信号のままである。したがって、入力端子３０
から与えられる入力信号がハイレベルである限り、論理
回路からの出力はローレベルの信号を保持する。したが
って、次のクロックパルスがアップダウンカウンタ１０
に与えられると、カウント値は１つ減算される。しかし
、カウント値の最上位桁はハイレベルのままなので、出
力端子６０からはハイレベルの信号が出力される。この
ようにカウント値の上位２桁が「ＨＨ」で、入力端子３
０への入力信号がハイレベルの信号の間は、クロックパ
ルスが与えられるごとに、アップダウンカウンタ１０の
カウント値は１つずつ減算される。この状態は、カウン
ト値が「ＨＬＨＨ……ＨＨＨＨ」になるまで続けられ、
出力端子６０に与えられる出力信号はハイレベルの状態
が保持される。そして、カウント値が「ＨＬＨＨ……Ｈ
ＨＨＨ」になると、論理回路２０への入力がハイレベル
とローレベルの信号に変わり、出力信号もハイレベルか
らローレベルに変化する。したがって、入力端子３０か
らのハイレベルの信号と、論理回路２０の出力信号であ
るローレベルの信号とが論理回路４０への入力信号とな
り、排他論理和が取られて、論理回路４０からはハイレ
ベルの信号が出力される。そして、次のクロックパルス
が与えられると、アップダウンカウンタ１０のカウント
値は１つ加算されて、「ＨＨＬＬ……ＬＬＬＬ」となる
。このカウント値では、カウント値の上位２桁がまた「
ＨＨ」に戻るので、次のクロック信号で、アップダウン
カウンタ１０のカウント値は１つ減算される。したがっ
て、入力端子３０からハイレベルの信号が与え続けられ
ると、アップダウンカウンタ１０のカウント値は、「Ｈ
ＬＨＨ……ＨＨＨＨ」か「ＨＨＬＬ……ＬＬＬＬ」かの
どちらかを示すようになる。

【００１３】さらに、入力端子３０に与えられる入力信
号が一定期間ローレベルの状態を保持した信号である場
合も同様に、アップダウンカウンタ１０のカウント値は
、クロックごとに「ＬＨＬＬ……ＬＬＬＬ」と「ＬＬＨ
Ｈ……ＨＨＨＨ」とのどちらかを示す。

【００１４】このように、入力端子３０にハイレベルま
たはローレベルの入力信号が一定期間与えられ、アップ
ダウンカウンタ１０のカウント値が２つの値のどちらか
を示している状態では、カウント値の最上位桁は入力端
子３０に与えられる入力信号と同じレベルの信号となる
。したがって、出力端子６０に与えられる出力信号は入
力信号と同じレベルの信号となる。

【００１５】次に本実施例の特徴である雑音の除去につ
いて説明する。例として入力端子３０にハイレベルの信
号が一定期間与えられている最中に、６クロックの間ロ
ーレベルの雑音が入った場合の本回路の動作を説明する
。上述したように、入力端子３０にハイレベルの信号が
一定期間与えられると、アップダウンカウンタ１０のカ
ウント値は「ＨＬＨＨ……ＨＨＨＨ」と「ＨＨＬＬ……
ＬＬＬＬ」とのどちらかを示す。カウント値が「ＨＬＨ
Ｈ……ＨＨＨＨ」の場合は、論理回路２０にはカウント
値の上位２桁であるハイレベルとローレベルの信号が与
えられる。論理回路２０では、これらの信号の否定的排
他論理和が取られるので、ローレベルの信号が出力され
る。したがって、論理回路４０への入力信号の一方はロ
ーレベルの信号となる。この状態で入力端子３０からの
入力信号に雑音が入り、ハイレベルからローレベルの信
号に変化すると、論理回路４０への他の一方の入力信号
がローレベルの信号となる。論理回路４０では、排他論
理和が取られるので、ローレベルの信号が出力される。 アップダウンカウンタ１０には、このローレベルの信号
が与えられるので、クロックパルスによって、カウント
値は「ＨＬＨＨ……ＨＨＨＬ」に１つ減算される。 カウント値の上位２桁は「ＨＬ」のままなので、論理回
路２０の出力もローレベルの信号である。そして、この
ローレベルの信号が与えられる論理回路４０の出力もロ
ーレベルの信号である。したがって、雑音の発生してい
る６クロックの間、アップダウンカウンタ１０のカウン
ト値は減算され続けるので、６クロック経過後のカウン
ト値は「ＨＬＨＨ……ＨＬＬＨ」となる。この段階でも
カウント値の最上位桁はハイレベルである。つまり、入
力信号に雑音が入った６クロックの間は、出力端子６０
に与えられる出力信号は常にハイレベルの信号となるの
である。その後は、入力端子３０から与えられる入力信
号がハイレベルの信号に変化し、アップダウンカウンタ
１０のカウント値は加算されていき、安定状態である「
ＨＬＨＨ……ＨＨＨＨ」まで回復する。この例では、６
クロックの雑音についてシミュレートしたが、本回路で
はこれ以上の長さの雑音でも除去することが可能である
。具体的には、カウント値の最上位桁がハイレベルであ
ればよいので、カウントが「ＨＬＬ……ＬＬＬＬ」にな
るまではハイレベルの出力信号を保持できるのである。 つまり、２Ｎ−１　クロックの長さの雑音であれば除去
することができる。これは、ローレベルの入力信号への
雑音についても同様である。

【００１６】次に、図２の実施例について説明する。図
２は４桁のアップダウンカウンタ１１０を用いた本発明
の一実施例である。本回路では、入力端子１２０からの
入力信号が反転回路１３０を介して論理回路１４０に与
えられている。この論理回路１４０では排他論理和が取
られて、その結果が出力信号としてアップダウンカウン
タ１１０に与えられる。アップダウンカウンタ１１０は
、図１の実施例で用いたアップダウンカウンタ１０とは
まったく逆の動作をする。つまり、与えられた信号がロ
ーレベルの信号である場合にカウント値を１つ加算させ
、ハイレベルの信号の場合にカウント値を１つ減算させ
るのである。そして、アップダウンカウンタ１１０の出
力端子Ｑ３　からの出力信号が出力端子１５０に与えら
れる。また、出力端子Ｑ２　、Ｑ３　からの出力信号が
論理回路１６０に与えられ、これらの排他論理和が取ら
れる。この論理回路１６０からの出力信号が反転回路１
７０を介して論理回路１４０に与えられる。

【００１７】本実施例も図１の実施例と同様に、入力端
子１２０からハイレベルの信号が一定期間与えられると
、アップダウンカウンタ１１０のカウント値は「ＨＬＨ
Ｈ」か「ＨＨＬＬ」のどちらかを示す。このカウント値
の最上位桁がハイレベルである限り、出力端子１５０に
与えられる出力信号はハイレベルを保持する。したがっ
て、入力信号に雑音が入っても、３クロックの間だけで
あれば、出力信号に影響を与えることはない。これは次
のような理由による。まず、カウント値が「ＨＬＨＨ」
の状態でローレベルの雑音が入った場合に、３クロック
目でカウント値が「ＨＬＬＬ」となる。次にクロックが
与えられるとカウント値が「ＬＨＨＨ」となって、カウ
ント値の最上位桁の出力信号が変化するのである。 また、入力端子１２０からローレベルの信号が一定期間
与えられた場合についても、３クロックの間までの雑音
を除去することができる。

【００１８】図３は、図２の雑音除去回路を構成するア
ップダウンカウンタ１１０の出力図である。この図では
、上から５行目と１１行目と１２行目および１８行目で
出力状態が変化している。５行目の入力状態は、入力信
号がハイレベルの信号で、アップダウンカウンタ１１０
のカウント値が「ＬＬＬＬ」である。論理回路１６０に
は、アップダウンカウンタ１１０の出力端子Ｑ２　、Ｑ
３　からの信号が入力されるので、ローレベルの信号と
ローレベルの信号との排他論理和が取られ、ローレベル
の信号が出力される。この信号が反転回路１７０でハイ
レベルの信号に変わり、論理回路１４０の入力に与えら
れる。論理回路１４０には入力信号の反転したローレベ
ルの信号も与えられるので、これらの排他論理和が取ら
れ、ハイレベルの信号が出力される。このハイレベルの
信号がアップダウンカウンタ１１０に与えられるので、
カウント値が１つ減少して、「ＨＨＨＨ」に変わる。し
たがって、出力信号Ｑはハイレベルの信号に変化する。

【００１９】１１行目は、入力信号がハイレベルの信号
でアップダウンカウンタ１１０のカウント値が「ＬＨＨ
Ｈ」なので、論理回路１４０の出力はローレベルの信号
となる。このローレベルの信号がアップダウンカウンタ
１１０に与えられるので、カウント値が１つ増加して、
「ＨＬＬＬ」に変わる。したがって、出力信号Ｑはハイ
レベルの信号に変化する。

【００２０】１２行目は、入力信号がローレベルの信号
でアップダウンカウンタ１１０のカウント値が「ＨＬＬ
Ｌ」なので、論理回路１４０の出力はハイレベルの信号
となる。このハイレベルの信号がアップダウンカウンタ
１１０に与えられるので、カウント値が１つ減少して、
「ＬＨＨＨ」に変わる。したがって、出力信号Ｑはロー
レベルの信号に変化する。

【００２１】１８行目は、入力信号がローレベルの信号
でアップダウンカウンタ１１０のカウント値が「ＨＨＨ
Ｈ」なので、論理回路１４０の出力はローレベルの信号
となる。このローレベルの信号がアップダウンカウンタ
１１０に与えられるので、カウント値が１つ増加して、
「ＬＬＬＬ」に変わる。したがって、出力信号Ｑはロー
レベルの信号に変化する。

【００２２】

【発明の効果】以上、詳細に説明した通り本発明によれ
ば、第１レベルの入力信号が連続して入力される場合に
は、アップダウンカウンタのカウント値が第１基準値に
収束される。そして、第２レベルの入力信号が連続して
入力される場合には、アップダウンカウンタのカウント
値が第２基準値に収束される。

【００２３】このようにアップダウンカウンタのカウン
ト値が第１基準値または第２基準値に収束した状態で雑
音が入ると、カウント値は第１基準値と第２基準値の間
の任意の値に近づく方向に値を変える。しかし、出力信
号はカウント値が任意の値を越えない限り一定の値を保
持するので、入力信号に含まれた雑音を除去することが
できる。

【００２４】したがって、本発明の回路を、低速伝送路
のディジタル信号再生などの分野で利用すると効果的で
ある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る雑音除去回路の構成図
である。

【図２】本発明の一実施例に係る雑音除去回路の構成図
である。

【図３】アップダウンカウンタの出力図である。

【図４】従来の雑音除去回路の構成図である。

【符号の説明】

１０…アップダウンカウンタ ２０…論理回路 ３０…入力端子 ４０…論理回路 ５０…クロック端子 ６０…出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　２値の入力信号に含まれる雑音を除去
   する雑音除去回路において、第１レベルの信号が与えら
   れるとカウント値を増加させ、第２レベルの信号が与え
   られるとカウント値を減少させるアップダウンカウンタ
   と、前記入力信号と前記アップダウンカウンタのカウン
   ト値を示す信号とを入力し、前記アップダウンカウンタ
   のカウント値が所定の第１基準値以上または第１基準値
   よりも小さい所定の第２基準値以下のときに前記入力信
   号を反転して前記アップダウンカウンタに与えるカウン
   ト制御回路とを備え、前記アップダウンカウンタのカウ
   ント値が第１基準値と第２基準値の間で選択された任意
   の値より第１基準値に近い場合に第１レベルの信号を出
   力させ、第２基準値に近い場合に第２レベルの信号を出
   力させることを特徴とする雑音除去回路。