JPH04330838A - Ａｓｋ変調方式における復調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、発振器の出力信号をデ
ジタル情報に応じてＯＮ／ＯＦＦするＡＳＫ（Ａｍｐｌ
ｉｔｕｄｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）変調方式にお
ける復調回路の改良に関するものである。

【０００２】

【従来の技術】近年、ＦＡの分野において、例えば工場
内を移動する半製品或いは完成品の種別等を識別するた
めのＩＤ（識別）システムの導入によって工程の柔軟化
、インテリジェント化を図り、多様な市場ニーズに対応
する試みが為されている（「データキャリア技術と応用
」（日刊工業新聞社発行）参照）。例えば図９に示す如
く、多段階のワークステーション（８）（８１）（８２
）及びワークステーション間を連絡するコンベアライン
（８０）からなる自動組立ラインにおいては、コンベア
ライン（８０）上の半製品（９）（９１）（９２）には
夫々データメモリ（５３）を具えたデータキャリア（１
）を取り付ける一方、各ワークステーション（８）（８
１）（８２）には、前記データキャリア（１）に対する
識別データの書込み及び読出しを行うＲ／Ｗヘッド（２
）を配置し、各Ｒ／Ｗヘッド（２）はＩＤコントローラ
（３）を経てプログラマブルコントローラ（６）へ連繋
し、該プログラマブルコントローラ（６）によって組立
ロボット（８３）（８４）（８５）の動作を制御してい
る。

【０００３】データキャリア（１）とＲ／Ｗヘッド（２
）との通信は、例えば図１０に示す如く、データキャリ
ア（１）及びＲ／Ｗヘッド（２）の夫々に配備したコイ
ル（５）（４）の間の電磁結合に基づいて行われる。デ
ータキャリア（１）のコイル（５）には変復調回路（５
１）及び変換・制御回路（５２）を介して前記メモリ（
５３）が接続されている。一方、Ｒ／Ｗヘッド（２）の
コイル（４）には変復調回路（４１）が接続され、該変
復調回路（４１）には発振器（４２）が接続されている
。

【０００４】例えば、データキャリア（１）のメモリ（
５３）に書き込まれているデータを読み出す場合、ＩＤ
コントローラ（３）から出力される読出しコマンドが変
復調回路（４１）にて変調され、コイル（４）に印加さ
れる。変調の方式としては、例えば発振器（４２）の出
力信号をＩＤコントローラ（３）からのデジタル信号に
応じてＯＮ／ＯＦＦするＡＳＫ方式が採用される。図１
１（ａ）はＡＳＫ方式における変調波形を表わしている
。一定周期ＴでＯＮ／ＯＦＦを繰り返す変調信号ＳＯに
おいて、各周期Ｔ内にキャリアが現われる期間がｔ１の
ときを“１”に対応させ、ｔ２のときを“０”させるこ
とが出来る。

【０００５】図１０の如く、データキャリア（１）のコ
イル（５）とＲ／Ｗヘッド（２）のコイル（４）との電
磁結合によって、データキャリア（１）のコイル（５）
に誘導起電力が生じ、該コイル（５）に誘起された信号
は変復調回路（５１）にて元のデジタル信号に復調され
、変換・制御回路（５２）に送られる。この送られてき
た信号中のコードで指定されるメモリの番地から、変換
・制御回路（５２）によって情報が読み出される。読み
出されたパラレルの信号は、変換・制御回路（５２）に
てシリアル信号に変換され、更に変調される。該変調信
号は、コイル（５）（４）を介して変復調回路（４１）
へ送られ、デジタル信号に復調されて、ＩＤコントロー
ラ（３）へ送出されることになる。復調の方式は、図１
１（ａ）に示す変調波形に基づいて、図１１（ｂ）に示
す包絡線波形を作成し、該波形の各ハイ期間内における
変調波形のキャリア数をカウントし、カウント値が前記
期間ｔ１に対応するときは論理“１”と判断し、期間ｔ
２に対応するときは論理“０”と判断するものである。

【０００６】図９の例では、データキャリア（１）のメ
モリ（５３）内に、工程確認情報の格納番地と製品種別
情報の格納番地が設定されている。各ワークステーショ
ン（８）（８１）（８２）において、データキャリア（
１）のメモリ（５３）に格納されている製品種別情報“
Ａ”が読み出され、その情報に基づいて組立ロボット（
８３）（８４）（８５）による組立が行われる。その後
、各ワークステーションでの組立が終了したことを示す
データがデータキャリア（１）へ送られ、メモリ（５３
）の指定アドレスの所定ビットに完了フラグ“１”が立
てられるのである。

【０００７】

【発明が解決しようとする課題】ところが、図９に示す
如きＩＤシステムにおいては、包絡線検波を行なって、
変調信号ＳＯの各周期Ｔ内のｔ１、ｔ２…の期間を測定
し、論理“１”“０”の判定をする場合、データキャリ
ア（１）内にクロック発生源を必要とし、消費電力が大
きくなるという問題がある。このため、データキャリア
（１）の低消費電力化のため、データキャリア（１）内
部にはクロック発生源を具えず、復調回路では、前述の
如く、図１１（ａ）に示す変調信号ＳＯの各周期Ｔ内の
キャリア数に基づいて論理“１”と“０”を判定する方
法があるが、この場合、何らの原因でキャリア周波数に
経時的な変動が生じると、論理判定を誤る虞れがあった
。 又、図１１に示す変調信号は、データキャリア（１）側
では残留減衰振動を生じるから、これがカウントされる
ことによって論理判定に誤りが生じる。

【０００８】本発明の目的は、キャリア周波数の変動等
に拘らず、常に正確な論理判定が可能なＡＳＫ変調波の
復調回路を提供することである。

【０００９】

【課題を解決する為の手段】本発明に係るＡＳＫ変調方
式における復調回路は、図１に示す如く、変調波のＯＮ
／ＯＦＦ周期Ｔ内に含まれるキャリア数をカウントする
手段（Ａ）と、該カウント手段から得られる現カウント
値が論理情報の何れの２値状態（“０”又は“１”）を
表わしているかの判断基準となる基準カウント値を出力
する手段（Ｂ）と、カウント手段による過去のカウント
値に応じて前記基準カウント値を増減する手段（Ｃ）と
、前記現カウント値と基準カウント値の大小関係に基づ
いて、現カウント値が何れの２値状態を表わしているか
を判断し、その結果を論理情報として出力する論理判定
手段（Ｄ）とを具えている。

【００１０】

【作用】例えばカウント手段による現カウント値がＣＴ
１のときを論理“０”、ＣＴ２のときを論理“１”と判
定することを基本的動作とすると、基準カウント値の初
期値として（ＣＴ１＋ＣＴ２）／２の値を設定すること
が出来る。この場合、論理判定手段によって、現カウン
ト値が基準カウント値よりも小さいときを論理“０”、
現カウント値が基準カウント値よりも大きいときを論理
“１”と判定することが可能である。ところで、変調波
のキャリア周波数が増大或いは減少する場合や、残留減
衰振動が生ずる場合、その傾向は、変調波のＯＮ／ＯＦ
Ｆ周期Ｔよりも長い期間に渡って持続されるのが通常で
ある。従って、現カウント値が例えば直前のカウント値
から１だけ増大或いは減少したとすると、現カウント値
に対する論理判断において、基準カウント値増減手段に
よって基準カウント値も１だけ増大或いは減少させれば
、キャリア周波数の変動を論理判断に反映させることが
出来、これによって論理判断の誤りを防止出来るのであ
る。

【００１１】

【発明の効果】本発明に係るＡＳＫ変調方式における復
調回路によれば、キャリア周波数の変動や残留減衰振動
の発生に拘らず、常に正確な論理判定が可能である。

【００１２】

【実施例】以下、本発明に係るＡＳＫ変調方式における
復調回路を、図１０に示すＩＤシステムの変復調回路（
５１）に応用した一例について説明する。尚、実施例は
本発明を説明するためのものであって、特許請求の範囲
に記載の発明を限定し、或は範囲を減縮する様に解すべ
きではない。

【００１３】本実施例では、図１１に示す変調信号の周
期Ｔを１００μｓ、論理“１”に対応する標準期間ｔ１
を７５μｓ、論理“０”に対応する標準時間ｔ２を５０
μｓに設定し、キャリア周波数としては５００ＫＨｚを
用いている。そして、基準カウント値の初期値として３
３を設定している。

【００１４】又、後述の回路では、論理判断をすべき現
カウント値の直前のカウント値が１５以下の場合は、回
路動作の異常と判断して、現カウント値に対する基準カ
ウント値の変更は行なわない。直前カウント値が１６以
上で２４以下の場合は、基準カウント値を３２に固定し
、現カウント値が３２未満のとき論理“０”と判断し、
現カウント値が３２以上となったとき論理“１”と判断
する。更に、直前カウント値が２５のときは基準カウン
ト値を３３に設定し、その後は直前カウント値が１増加
する毎に基準カウント値も１だけ増加させる。即ち、直
前カウント値が２６のときは基準カウント値を３４に、
直前カウント値が２７のときは基準カウント値を３５に
設定する。以後、同様に直前カウント値の増加に応じて
基準カウント値を増加させ、直前カウント値が３１のと
き基準カウント値を３９に設定する。

【００１５】そして、直前カウント値が３２以上では、
基準カウント値は３９に固定する。尚、基準カウント値
を変化させるべき直前カウント値の範囲を２５から３１
に設定したのは、実際の回路動作においては、この範囲
でキャリア周波数の変動や残留減衰信号の発生による論
理判断への影響が顕著となると考えられるからである。 尚、実施例の回路では、直前の論理判断にて０が判断さ
れたときのカウント値に基づいて、次の論理判断で１と
判断する場合の基準カウント値を設定するものとしたが
、この逆でもよいのは勿論である。

【００１６】図２は変復調回路（５１）の復調回路部の
全体構成を示しており、入力信号として、図１１（ｃ）
に示す如く変調信号ＳＯを０レベル以上でクリップして
なる原信号と、図１１（ｂ）に示す前記包絡線信号とが
供給されている。変調波のＯＮ／ＯＦＦ周期Ｔ内に含ま
れるキャリア数をカウントする手段はカウンター（２３
）によって構成され、該カウンター（２３）から得られ
る現カウント値が論理情報の何れの２値状態（“０”又
は“１”）を表わしているかの判断基準となる基準カウ
ント値を出力する手段と、カウンター（２３）による過
去のカウント値に応じて前記基準カウント値を増減する
手段と、前記現カウント値と基準カウント値の大小関係
に基づいて、現カウント値が何れの２値状態を表わして
いるかを判断し、その結果を論理情報として出力する論
理判定手段とは、後述の論理回路からなる比較判定回路
（２４）によって構成されている。

【００１７】前記原信号はカウンター（２３）へクロッ
ク信号として供給されて、前記周期Ｔ内のキャリア数が
カウントされ、そのカウント出力である６ビットのデー
タＱ０〜Ｑ５が夫々比較判定回路（２４）へ供給されて
いる。カウンター（２３）及び比較判定回路（２４）を
周期Ｔ毎にクリアするために、第１及び第２フリップロ
ップ（２１）（２２）が配備され、包絡線信号は第１フ
リップロップ（２１）へクロック信号として供給され、
そのＱ出力が第２フリップフロップ（２２）へ接続され
ている。そして、第２フリップフロップ（２２）の反転
出力がクリア信号として第１フリップロップ（２１）、
カウンター（２３）及び比較判定回路（２４）へ接続さ
れている。

【００１８】図６は、上記第１、第２フリップロップ（
２１）（２２）及びカウンター（２３）の動作を表わし
ており、図６（ａ）に示す包絡線信号の立上りに同期し
て第１フリップロップ（２１）のＱ出力がハイとなり、
第２フリップフロップ（２２）は原信号の最初の立下り
に同期して、第１フリップロップ（２１）のハイ出力を
データとして取り込む。これによって、第２フリップフ
ロップ（２２）の反転出力はローとなり、第１フリップ
ロップ（２１）がクリアされる。又これと同時に、図６
（ｃ）の如くカウンター（２３）もクリアされる。この
結果、第１フリップロップ（２１）のＱ出力がローとな
り、第２フリップフロップ（２２）は原信号の次の立下
りで、第１フリップロップ（２１）のＱ出力を取り込む
。 従って、第２フリップフロップ（２２）の反転出力はハ
イとなり、図６（ｃ）の如くカウンタークリア信号はロ
ーとなる。又、カウンター（２３）は、原信号の供給に
よって図６（ｄ）の如くカウント動作を実行するのであ
る。

【００１９】図３乃至図５は上記比較判定回路（２４）
の具体的構成例を示しており、図３のパルス発生回路（
７０ａ）によって上述の基準カウント値が設定されると
共に、前記カウンター（２３）の出力カウント値との比
較が行なわれ、出力カウント値が基準カウント値に一致
した時点で１パルスの出力ＰＯが発せられるのである。 該パルス出力ＰＯは図５に示す出力保持回路（７０ｃ）
へ送られ、前記周期Ｔ毎の論理判断出力ＯＵＴとして出
力される。又、パルス発生回路（７０ａ）には、図４に
示すラッチ信号発生回路（７０ｂ）が接続され、該回路
から発せられるラッチ信号ＲＴによって、直前カウント
値が１６以上の場合におけるカウンター出力の取込みが
行なわれる。

【００２０】以下、図３乃至図５の各回路の具体的構成
を説明し、更にこれらの回路動作につき、図７及び図８
に示すタイムチャートに沿って説明する。図３のパルス
発生回路（７０ａ）には、入力信号として、前記カウン
ター（２３）の出力Ｑ０〜Ｑ５が接続されると共に、図
４のラッチ信号発生回路（７０ｂ）からのラッチ信号Ｒ
Ｔがクロックとして供給されている。カウンター出力の
内、下位の３ビットＱ０〜Ｑ２は、夫々第１乃至第３Ａ
ＮＤ回路（２５ａ）（２５ｂ）（２５ｃ）及び第１乃至
第３ＯＲ回路（２６ａ）（２６ｂ）（２６ｃ）を経て、
第１乃至第３フリップフロップ（２７ａ）（２７ｂ）（
２７ｃ）のデータ入力端子へ接続されている。第１乃至
第３フリップフロップ（２７ａ）（２７ｂ）（２７ｃ）
には、夫々前記ラッチ信号が接続され、それらの反転出
力“Ｒ０，Ｒ１，Ｒ２”は夫々第１乃至第３ＥＸ−ＯＲ
回路（２８ａ）（２８ｂ）（２８ｃ）を経て第５ＡＮＤ
回路（２９）へ接続されている。

【００２１】又、カウンター出力の第４及び第５ビット
Ｑ３、Ｑ４は第４ＡＮＤ回路（２５ｄ）を経て前記第１
乃至第３ＡＮＤ回路（２５ａ）（２５ｂ）（２５ｃ）へ
接続されると共に、それらの反転信号が第５ＡＮＤ回路
（２９）へ接続されている。更に又、カウンター出力の
第６ビットＱ５が前記第１乃至第３ＯＲ回路（２６ａ）
（２６ｂ）（２６ｃ）へ接続されると共に、第５ＡＮＤ
回路（２９）へ接続されている。

【００２２】図４のラッチ信号発生回路（７０ｂ）にお
いては、カウンター出力の第５ビットＱ４の反転信号と
第６ビットＱ５の出力が、ＥＸ−ＯＲ回路（７）及びＡ
ＮＤ回路（７１）を経てフリップフロップ（７２）のデ
ータ入力端子へ接続されている。又、該フリップフロッ
プ（７２）には、図２に示す包絡線信号の反転信号（Ｃ
ＬＫ）がクロック信号として接続されると共に、図２に
示す第２フリップフロップ（２２）の反転出力（反転Ｃ
ＬＲ）がクリア信号として接続されている。又、フリッ
プフロップ（７２）のＱ出力及び前記包絡線信号の反転
信号（ＣＬＫ）をＡＮＤ回路（７３）へ接続する。

【００２３】図５の出力保持回路（７０ｃ）においては
、図３に示すパルス出力ＰＯがＯＲ回路（７４）を経て
フリップフロップ（７５）のデータ入力端子へ接続され
、該フリップフロップ（７５）には、図２に示す原信号
の反転信号（ＣＬＫ１）がクロック信号として接続され
ると共に、前記反転ＣＬＲ信号がクリア信号として接続
されている。フリップフロップ（７５）のＱ出力はＯＲ
回路（７４）へ帰還されて、前記周期Ｔ中のデータ保持
が行なわれ、これによって論理判断出力ＯＵＴを得てい
る。

【００２４】直前カウント値に応じて基準カウント値を
設定する動作は、図３に示すパルス発生回路（７０ａ）
中、主に第１乃至第３フリップフロップ（２７ａ）（２
７ｂ）（２７ｃ）によって行なわれており、現カウント
値のカウントアップ過程で、カウント値が基準カウント
値と一致した時点を検出する動作は第１乃至第３ＥＸ−
ＯＲ回路（２８ａ）（２８ｂ）（２８ｃ）及び第５アン
ド回路（２９）によって行なわれる。 尚、本実施例では直前カウント値の増減に応じて基準カ
ウント値を増減する動作範囲においては、直前カウント
値の下位３ビットが基準カウント値の下位３ビットと一
致することを利用し、カウントアップ過程で比較対象と
すべき基準カウント値の替りに直前カウント値を用いる
共に、ビットの比較は下位３ビットに限定して、回路の
簡略化を図っている。即ち、第１乃至第３フリップフロ
ップ（２７ａ）（２７ｂ）（２７ｃ）は、カウンター出
力の下位３ビットＱ０〜Ｑ２のデータをラッチ信号ＲＴ
の立上りで記憶し、その反転信号を反転出力端から出力
する。又、第１乃至第３ＥＸ−ＯＲ回路（２８ａ）（２
８ｂ）（２８ｃ）は、第１乃至第３フリップフロップ（
２７ａ）（２７ｂ）（２７ｃ）からのデータ（基準カウ
ント値を表わすデータの反転データ）とカウンター出力
の下位３ビットＱ０〜Ｑ２のデータ（現カウント値）と
の不一致を判断し、不一致の場合であり且つＱ３、Ｑ４
がＬ、Ｑ５がＨの場合に、カウント値が基準カウント値
を通過したものと認定するのである。この場合、第１乃
至第３ＥＸ−ＯＲ回路（２８ａ）（２８ｂ）（２８ｃ）
の出力は全て１となる。

【００２５】直前カウント値が１５以下の場合に基準カ
ウント値を変更せず、直前の基準カウント値を維持する
動作は、図４のラッチ信号発生回路（７０ｂ）において
、カウント出力Ｑ４、Ｑ５がともに０となり、従ってフ
リップフロップ（７２）へのデータが０となり、更にＡ
ＮＤ回路（７３）の出力、即ちラッチ信号ＲＴが０とな
ることによって行なわれる。これによって、図３の第１
乃至第３フリップフロップ（２７ａ）（２７ｂ）（２７
ｃ）へのクロック信号が停止されるから、これらのフリ
ップフロップは直前値を維持し、基準カウント値の変更
は行なわれない。

【００２６】直前カウント値が１６以上で２４以下の場
合に基準カウント値を３２に固定する動作は、この範囲
では、図３のパルス発生回路（７０ａ）において、カウ
ント出力Ｑ３が０、Ｑ４が１となり、その結果、第１乃
至第３フリップフロップ（２７ａ）（２７ｂ）（２７ｃ
）への入力データが常に０となって、これらのフリップ
フロップの反転出力端から出力されるデータ“Ｒ０，Ｒ
１，Ｒ２”が“１，１，１”、即ちカウント値が３２の
場合の下位３ビット（“０，０，０”）の反転値となる
ことによって行なわれる。

【００２７】又、直前カウント値が３１以上で基準カウ
ント値を３９に固定する動作は、カウント出力Ｑ４が０
、Ｑ５が１となり、その結果、第１乃至第３ＯＲ回路（
２６ａ）（２６ｂ）（２６ｃ）の出力が常に１となって
、第１乃至第３フリップフロップ（２７ａ）（２７ｂ）
（２７ｃ）の反転出力端から出力されるデータ“Ｒ０，
Ｒ１，Ｒ２”が“０，０，０”、即ちカウント値が３９
の場合の下位３ビット（“１，１，１”）の反転値とな
ることによって行なわれる。

【００２８】上述の動作によって、カウンター（２３）
のカウントアップ中のカウント値が基準カウント値に一
致したとき、図３の第５ＡＮＤ回路（２９）の入力は全
て１となり、これによって該ＡＮＤ回路（２９）の出力
が１となって、該出力は図５の出力保持回路（７０ｃ）
へ送られる。該回路においては、前記出力はＯＲ回路（
７４）を経てフリップフロップ（７５）へ供給され、前
記クロック信号ＣＬＫ１（原信号の反転信号）の立下り
に同期してＱ出力端から出力される。該出力はＯＲ回路
（７４）を経た帰還ループによって、図６（ｃ）に示す
カウンタクリア信号（反転ＣＬＲ）が入力されるまでの
期間、即ち前記周期Ｔの期間は一定に保持されるのであ
る。

【００２９】例えば図７（ａ）に示す如く原信号のカウ
ント値（現カウント値）が変化した場合、現カウント値
が１６であって、直前カウント値が１５のときは、第１
乃至第３フリップフロップ（２７ａ）（２７ｂ）（２７
ｃ）の反転出力Ｒ０、Ｒ１及びＲ２は夫々不定値となり
、その後、現カウント値が１６となったとき、図７（ｂ
）に示す包絡線信号の立下りに応じてラッチ信号が１と
なり、以後、ラッチ信号の立上り毎に、図７（ｄ）（ｅ
）（ｆ）の如く第１乃至第３フリップフロップの反転出
力Ｒ０、Ｒ１及びＲ２のデータ設定、及びそれに基づく
論理判断が行なわれる。

【００３０】現カウント値が３１で、直前カウント値が
１６の場合の論理判断においては、前述の如く反転出力
Ｒ０、Ｒ１及びＲ２は全て１となるから、基準カウント
値は３２に設定される。この結果、論理判断出力ＯＵＴ
は図７（ｄ）の如く０となる。次に現カウント値が２５
の場合には、反転出力Ｒ０、Ｒ１及びＲ２は全て０とな
るから、基準カウント値が３９に設定され、この結果、
論理判断出力ＯＵＴは０となる。更に現カウント値が３
２となった場合は、反転出力Ｒ０は０、Ｒ１及びＲ２は
１となるから、基準カウント値が３３に設定され、この
結果、論理判断出力ＯＵＴは０となる。

【００３１】その後、現カウント値が２３を経て３２と
なった場合の回路動作を図８に示す。この場合、直前カ
ウント値は２３であるから、反転出力Ｒ０、Ｒ１及びＲ
２はすべて１となって、基準カウント値は３２に設定さ
れている。従って、図８（ｃ）に示すカウンタリセット
信号によって図８（ｄ）の如くカウンターリセットが行
なわれ、その後は、図８（ｂ）に示す原信号の立上りに
同期して、カウントアップが実行される。そして、カウ
ント値が基準カウント値の３２に一致すると、原信号の
立下りによって論理判断出力ＯＵＴが１となり、次にカ
ウンタリセット信号がハイとなるまでの期間、１の値が
保持されるのである。そして、図７の如く次に現カウン
ト値が３１となったときは、図４に示すＡＮＤ回路（７
１）への論理判断出力ＯＵＴが直前値の１に設定されて
いるため、ラッチ信号ＲＴは発生せず、図３の反転出力
Ｒ０、Ｒ１及びＲ２は直前値を維持する。従って、基準
カウント値は３２のままであり、現カウント値３１に対
する論理判断出力ＯＵＴは０となる。

【００３２】上述の如く、本発明に係るＡＳＫ変調方式
における復調回路によれば、キャリア周波数の変動等に
拘らず、常に正確な論理判定が可能であるから、特に図
１０に示す如くデータキャリア（１）内にクロック発生
源を具えないＩＤシステムにおいて、データキャリア（
１）の復調回路として極めて有効である。上記実施例の
説明は、本発明を説明するためのものであって、特許請
求の範囲に記載の発明を限定し、或は範囲を減縮する様
に解すべきではない。又、本発明の各部構成は上記実施
例に限らず、特許請求の範囲に記載の技術的範囲内で種
々の変形が可能であることは勿論である。

【００３３】例えば本発明に係るＡＳＫ変調方式におけ
る復調回路はＩＤシステムのみならず、それ以外の種々
のデータ通信システムにも応用出来る。又、図３乃至図
５に示す論理回路をマイクロコンピュータのソフトウエ
アによって実現することも可能である。

【００３４】

【図面の簡単な説明】

【図１】本発明に係るＡＳＫ変調方式における復調回路
の構成を示すブロック図である。

【図２】本発明をＩＤシステムに応用した例を示すブロ
ック図である。

【図３】図３の回路を構成するパルス発生回路のブロッ
ク図である。

【図４】図３の回路を構成するラッチ信号発生回路のブ
ロック図である。

【図５】図３の回路を構成する出力保持回路のブロック
図である。

【図６】図２の回路のカウンタクリア及びカウントアッ
プ動作を示すタイムチャートである。

【図７】図３乃至図５の回路動作を示すタイムチャート
である。

【図８】図７の一部を拡大して示すタイムチャートであ
る。

【図９】ＩＤシステムの全体構成を示す図である。

【図１０】データキャリアとヘッドの電磁結合状態を示
すブロック図である。

【図１１】変調信号、包絡線信号及び原信号の波形図で
ある。

【符合の説明】

（５１）　　変復調回路 （２３）　　カウンター （２４）　　比較判定回路 （７０ａ）　パルス発生回路 （７０ｂ）　ラッチ信号発生回路 （７０ｃ）　出力保持手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　発振器の出力信号をデジタル情報に応
   じてＯＮ／ＯＦＦして一定周期Ｔ内に含まれる発振期間
   を２種類に切換えることにより２値の論理情報を表した
   変調波を、元のデジタル情報に復調する回路において、
   前記周期Ｔ内に含まれる変調波のキャリア数をカウント
   する手段と、該カウント手段から得られる現カウント値
   が論理情報の何れの２値状態を表わしているかの判断基
   準となる基準カウント値を出力する手段と、カウント手
   段の過去のカウント値に応じて前記基準カウント値を増
   減する手段と、前記現カウント値と基準カウント値の大
   小関係に基づいて、現カウント値が何れの２値状態を表
   わしているかを判断し、その結果を論理情報として出力
   する論理判定手段とを具えたことを特徴とするＡＳＫ変
   調方式における復調回路。