JPS63229593A - 物品識別システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は工作機の工具や工場における部品、ｖＭ品の管
理又は物流システム等に用いられる物品の識別システム
に関し、特にそのデータ伝送時の信号形態に特徴を有す
る識別システムに関するものである。

〔従来技術とその問題点〕

、（従来技術） 従来工作機の工具の管理や工場における組立搬送ライン
での部品、製品の識別等を機械化するためには、工具１
部品、製品等の種々の物品を識別して管理するシステム
が必要となる。従来のこのような管理システムとしては
、検知対象物にバーコード等から成るラベルを張り付け
て管理する方法や、データを二値で表すマグネット群を
識別対象に取付は所定のマグネットの極性を外部より反
転させることによってデータを保持するようにした管理
システムが知られている。しかしこのような管理システ
ムではデータの書き換えに手間がかかり、又データの信
頼性が低く保持できる情報量が少ないという問題点があ
った。そこで識別対象物にメモリを設は接触式やベース
バンド方式のデータ伝送によってこのようなメモリに必
要な情報を書込んでおき、必要に応じてその情報を読出
すようにした物品識別システムも提案されている。

（発明が解決しようとする問題点） しかしながらこのような従来の識別システムによれば、
メモリの内容を保持しておくためにバックアップ用の電
池を必要とし、管理に手間がかか、ると共に耐衝撃性、
耐振動性に劣るという欠点があった。

又データ伝送方式として接触式、非接触式のシステムが
考えられるが、接触式の場合には位置合わせを正確に行
う必要があり、又接点部分で接触不良の問題が生じ易く
、データを確実に書込むことができないという問題点が
あった。又非接触式の場合には従来ベースバンド方式に
よってデジタル信号を直接電磁波等を断続して信号とし
て物品に取付けられるメモリユニットに与えるようにし
ているが、信頼性が低いという問題点があった。

又ベースバンド方式での伝送ではデータによって信号が
断続するためキャリアによって電力を伝送することが困
難であり、伝送装置本体とメモリユニットとの距離が短
い場合には電力伝送が困難になるという問題点があった
。

そこでこのような問題を解決するためキャリアを連続さ
せその周波数をデータに対応して変化させる、いわゆる
周波数シフトキーイング（ＦＳＫ）方式によってデータ
伝送をすることも考えられる。しかしＦＳＫ方式によれ
ばメモリユニットに設けられる同調回路の共振回路をこ
れらの異なる周波数の中央付近に選択する必要があり、
いずれの周波数の信号を出力する場合にも電力効率がピ
ーク値より低くなる。従って電力伝送効率が悪く、制御
装置本体とメモリユニット間との距離が大きい場合には
データ伝送が確実でなくなるという欠点がある。

〔発明の目的〕

本発明はこのような従来の物品識別システムの問題点に
鑑みてなされたものであって、電力及びデータを高い効
率で伝送することができ、本体とＩＤユニット間との距
離を大きくした場合にも確実にデータ伝送できるように
することを技術的課題とする。

〔発明の構成と効果〕

（問題点を解決するための手段） 本発明は識別対象である物品に取付けられるＩＤユニッ
トと、該ＩＤユニットにデータを書込み及びデータを読
出す書込／読出制御ユニットと、を具備する物品識別シ
ステムであって、第１図。

第２図及び第４図に示すように、ＩＤユニットは、コイ
ルを含む共振回路と、共振回路より得られる一定振幅の
信号に重畳された正及び負のパルスを検出する一対の電
圧検知器と、一対の電圧検知器より得られるパルス信号
に基づいて送出された信号を復調する復調器と、ＩＤユ
ニットが取付けられる物品の識別データを記憶する不揮
発性メモリと、復調された信号に基づいてメモリへのデ
ータの書込み、データの読出しを制御するメモリ制御手
段と、共振回路より得られる出力を整流し平滑すること
によってｒＤユ′ニットの各部に直流電源を供給する整
流・平滑回路と、を有するものであり、書込／読出制御
ユニットは、一定の周波数の信号を発振する発振器と、
発振器の出力を分周し所定周期毎に夫々発振信号の正及
び負の位相でゲート信号を与える第１．第２のカウンタ
と、送出すべきシリアルデータを発生するデータ処理手
段と、データ処理手段より与えられる送出すべきデータ
に基づいて第１．第２のカウンタの出力を切換える切換
回路と、発振器の出力及びその反転出力を夫々一定の増
幅率で増幅すると共に切換回路の出力に基づいて増幅率
を上昇させて増幅する一対の増幅器と、両端に増幅器の
夫々の出力が与えられるコイルと、を具備することを特
徴とするものである。

（作用） このような特徴を有する本発明によれば、書込／読出制
御ユニットの発振回路は常に同一の周波数で発振を継続
しており、信号はこの発振振幅を所定期間毎に正又は負
方向に大きくした、いわゆるジャイアントパルスを用い
て伝送するようにしている。又ＩＤユニットは共振回路
に得られる信号を整流して平滑し各部に電力を供給する
と共に、ジャイアントパルスが印加されたときにはその
パルスを検出するようにしている。そしてその出力に基
づいて元のデータ信号を復調し必要なデータをメモリに
書込むようにしている。

（発明の効果） このように本発明によれば、ベースバンド方式やＦＳＫ
方式と異なり常に同一の周波数で発振を連続させており
、電磁結合を利用してＩＤユニットに電力を供給してい
る。従ってＩＤユニットにその周波数に同調する共振回
路を設けることによって高い能率で安定的にＩＤユニッ
トに電源を供給することができる。従って電力効率が向
上し書込／読出制御ユニットとＩＤユニットの距離が離
れている場合にもデータ伝送を行うことが可能となる。

又書込／読出制御ユニット側は信号をジャイアントパル
ス方式によって伝達しているため、■Ｄユニット側で容
易にその信号を復元することができ伝送誤り率が少なく
、データ伝送の信頼性を向上させることができる。

〔実施例の説明〕

第１図は本発明の一実施例による物品識別システムの構
造を示すブロック図である。本図において物品識別シス
テムは識別の対象となる工具や部品、製品等の物品ｌに
直接取付けられる［Ｄユニット２とＩＤユニット２にデ
ータを書込み及び読出す書込／読出制御ユニット３を有
している。書込／読出制御ユニット３は書込／読出制御
装置本体４及び１０ユニツト２と近接する位置に設けら
れ、ＩＤユニット２にデータを書込み及び読出すヘッド
部５から成り立っている。そしてＩＤユニット２と書込
／読出制御ユニット３によって物品識別システムが構成
される。書込／読出Ｍｗユニット３は例えば更に上位の
制御機器６に接続され、上位の制御機器６より書込／読
出制御ユニット３を介してＩＤユニット２にデータを書
込み及び読出すように構成している。

（書込／読出制御ユニットの構成） さて書込／読出制御ユニット３は第２図に詳細なブロッ
ク図を示すように、ＩＤユニット２へのデータの書込み
及び読取りを制御するマイクロプロセッサ（ＭＰＵ）１
１とそのシステムプログラムを記憶するリードオンリメ
モリ　（ＲＯＭ）１２゜データを一時保持するランダム
アクセスメモリ（ＲＡＭ）１３が設けられ、更にＩＤユ
ニット２とのシリアルデータ伝送を行うシリアルインタ
ーフェース１４．上位制御機器６とのインターフェース
を行う外部インターフェース１５及び表示部１６を有し
ている。ＭＰＵＩＩは所定の処理プログラムに従ってシ
リアルインターフェース１４を介してＩＤユニット２に
データやコマンドを送出するものであって、そのデジタ
ルデータはＮＲＺのシリアル信号として切換回路１７に
与えられる。

さてヘッド部５には図示のように一定周波数の高周波を
発振する発振器１８を有しており、その発振出力は書込
／読出制御装置本体４の分周器１９とカウンタ２０，２
１に与えられる。カウンタ２０．２１はその高周波信号
を整形し計数することにより、所定周期例えば９周期毎
に発振器の正及び負の半周期間に相当するパルスを出力
するものである。カウンタ２０，２１の夫々の出力は切
換回路１７に与えられる。又発振器１８の出力は増幅器
２２及び反転回路２３を介して増幅器２４に与えられて
いる。切換回路１７はシリアルインターフェース１４か
らの信号に基づいてカウンタ２０．２１の出力を切換え
て夫々端子１７ａ、１７ｂより増幅器２２．２４に与え
その増幅率を変化させるものである。増幅器２２．２４
の出力は夫々コイルＬｌの両端及びコンデンサＣＩ、Ｃ
２を介してコイルし２０両端に与えられている。

さてコイルＬ２の中点は加算器２５の一方の入力端に接
続される。そして発振器１８の出力は位相シフト回路２
６に与えられる。位相シフト回路２６はＩＤユニット２
が接近していない場合に加算器２５の一方の入力端と同
一の位相を有する信号となるように発振器１８の出力の
位相を微調整するものであり、その出力はレベル調整器
２７を介してコイルＬ２から得られる振幅と同一の振幅
なるように調整され加算器２５に与えられる。加算器２
５はこれらの信号を加算するものでありその出力は位相
検出器２８に与えられる。又発振器１８の出力は位相ゲ
ート２９にも与えられる。位相ゲート２９は発振器１８
の出力の各周期の所定位相、例えばＯ又は９０”の位相
時に微小時間ゲート信号を発生するものであって、その
出力は位相検出器２８に与えられる。位相検出器２８は
加算器２５の出力をこのゲート信号のタイミングで判別
することによってその出力の有無を検出するものであり
、その出力を増幅器３０を介して符号変換器３１に伝え
る。符号変換器３１は分周器１９からの出力に基づいて
ＩＤユニット２から送られてくるデータをＮＲＺ信号に
変換してシリアルインターフェース１４に与えるもので
ある。ここでＭＰＵＩ　１．ＲＯＭＩ　２．ＲＡＭＩ　
３及びシリアルインターフェース１４は［Ｄユニット２
に伝送　　　゛すべきシリアルデータを送出し、ＩＤユ
ニットから得られたシリアルデータを受は取って処理す
るデータ処理手段３２を構成している。

次にヘッド部５の詳細な構成を第３図を参照しつつ説明
する。前述のように増幅器２２．２４にはコイルＬ１及
びコンデンサＣ１，Ｃ２を介してコイルＬ２の両端が接
続される。コイルＬ２はＩＤユニット２に対向して設け
られＩＤユニット２に電力を供給すると共に、データ伝
送を行う伝送用コイルＬ２ａ及びそれと同一のインダク
タンスを有し、ヘッド部５に内蔵された比較コイルＬ２
ｂから成り立っている。そしてコイルＬ１には図示のよ
うにコンデンサＣ３が並列に接続されている。

コンデンサＣ１，Ｃ２は直流成分を遮断するものであり
、コンデンサＣ３に比べて十分大きく発振周波数に対し
て低いインピーダンスを持つコンデンサであり、これら
のコイルＬ１．Ｌ２とコンデンサＣ３とによって共振回
路が構成される。前述した発振器１８はこの共振回路の
共振周波数に実質的に等しい周波数の信号を発生するも
のである。

そして発振器１８からの出力はコンデンサＣ４を介して
増幅器２２に与えられ、更に反転回路２３゜コンデンサ
Ｃ５を介して増幅器２４に与えられる。

増幅器２２には発振器１８から与えられる信号を増幅す
るトランジスタＴｒｉとゲイン変換信号が加えられたと
きに導通して共振回路の励磁電流を増加させるトランジ
スタＴｒ２を有しており、それによって増幅率を不連続
に変化させて発振器１８の出力を増幅するものである。

又増幅器２４も同様にして反転回路２３を介して与えら
れる信号を増幅するトランジスタＴｒ３とゲイン変換信
号が加えられたときに導通して共振回路の励磁電流を増
加させるトランジスタＴｒ４を有しており、それによっ
て増幅率を不連続に変化させて発振器１８の出力を増幅
するものである。

（ＩＤユニットの構成） ＩＤユニット２は第４図に示すようにコイルを含む共振
回路、例えばコイルＬ３とコンデンサＣ６から成るＬＣ
共振回路４１を有している。ＬＣ共振回路４１はコイル
Ｌ３．コンデンサＣ６によって書込／読出制御ユニット
３の発振器１８と同一の共振周波数を有し、その共振回
路に並列に接続されるコンデンサＣ７を断続することに
よって共振周波数を異ならせることができるように構成
されており、その両端は整流・平滑回路４２に接続され
ている。整流・平滑回路４２は検出コイルＬ３に得られ
る高周波信号を全波整流しＩＤユニット２の各ブロック
に一定の直流電圧を供給するものである。又コイルＬ３
の両端には一対の電圧検知器４３．４４が接続される。

電圧検知器４３゜４４は夫々キャリアに重畳される正方
向及び負方向の大きな振幅のパルス（ジャイアントパル
ス）を検出するものであって、その検出出力は夫々復調
器４５に与えられる。復調器４５は与えられたパルス信
号から書込／読出制御ユニット３より与えられるＮＲＺ
のデータ信号を復調するものであって、例えば電圧検知
器４３．４４からの出力が夫々与えられるセット及びリ
セット端子とそれらの出力の論理和をクロックとするＲ
３Ｔフリップフロップ等によって構成される。復調器４
５の出力はメモリ制御部４６に与えられる。又コイルＬ
３の一端にはシュミットトリガ回路と分周器等により構
成されるキャリア抽出回路４７が設けられ、分周出力が
メモリ制御部４６にクロック信号として与えられる。メ
モリ制御部４６は復調器４５より得られる直列デジタル
信号を並列信号に変換し、そのデータに含まれるコマン
ドを判別して不揮発性のメモリ４８、例えば電気的書込
消去可能なプログラマブルＲＯＭ　（ＥＥＰＲＯＭ）へ
のデータの書込み、メモリ４８からのデータ読出しを制
御するものである。又メモリ制御部４６より読出された
データ及びクロック信号はＬＣ共振回路４１の共振周波
数を変化させる制御信号としてＬＣ共振回路４１に与え
られる。

第５図はＩＤユニット２内のＬＣ共振回路４１及び整流
・平滑回路４２の詳細な構成を示す回路図である。本図
に示すようにＬＣ共振回路４１はコイルＬ３．コンデン
サＣ６の並列回路に、更に並列にコンデンサＣ７がアナ
ログスイッチ４９と共に接続されている。そしてＬＣ共
振回路４１の両端には抵抗Ｒ１，Ｒ２を介してダイオー
ドＤ１〜Ｄ４から成る全波整流回路とコンデンサＣＢ。

Ｃ９から成る整流回路が接続される。そしてその両端の
電圧が更に抵抗Ｒ３，Ｒ４を介して共通に接続されＩＤ
ユニット２内の各ブロックに直流電圧が供給されている
。そして平滑コンデンサＣ８゜Ｃ９の両端は夫々電圧検
知器４３．４４のトランジスタＴ　ｒ５　、　Ｔ　ｒ６
のベースに接続され、検出コイルＬ３の両端が夫々のト
ランジスタＴｒ５．　Ｔｒ６のエミッタ端に接続される
。トランジスタＴｒ５．　Ｔｒ６はＰＮＰ型トランジス
タであって、そのコレクタよりキャリアに重畳される正
又は負方向のジャイアントパルスを検出するようにして
いる。

（メモリ制御部の構成） 第６図はメモリ制御部４６の詳細な構成を示すブロック
図である。本図においてメモリ制御部４６は復調器４５
より得られる直列デジタル信号を並列信号に変換するＳ
／Ｐ変換器５１と、その出力である並列信号のコマンド
をデコードするコマンドデコーダ５２を有している。Ｓ
／Ｐ変換器５１にはシリアル入力制御部５３が接続され
る。シリアル入力制御部５３は所定のタイミングでクロ
ック信号をＳ／Ｐ変換器５１に与えることによって必要
な時点で与えられた直列信号をパラレルデータに変換さ
せるものである。コマンドデコーダ５２内には書込／読
出制御ユニット３から与えられるコマンドを一時保持す
るコマンドレジスフ５２ａ、アドレスを一時保持するア
ドレスレジスタ５２ｂ、データを一時保持するデータレ
ジスタ５２ｃ及び続出データのバイト数を保持するバイ
ト数カウンタ５２ｄが設けられている。コマンドデコー
ダ５２にはコマンドの実行を制御するステータス制御部
５４．メモリ制御回路５５が接続され、更にアドレスバ
ス５６を介してアドレス発生回路５７が接続されている
。ステータス制御部５４はキャリア抽出回路４７から与
えられるクロック信号に基づいて与えられたコマンドを
実行すべく各ブロックを制御するものである。又メモリ
制御回路５５はステータス制御部５４の書込み及び読出
し信号に基づいてメモリ４８、即ちＥＥＰＲＯＭのデー
タの書込／読出の制御を行うものである。

又コマンドデコーダ５２のデータレジスタ５２ｃの出力
はデータバス５８を介してメモリ４８に与えられている
。データバス５８にはメモリ４８から読出されたデータ
を一時保持するデータバッファ５９が接続されている。

アドレス発生回路５７はコマンドデコーダ５２のアドレ
スレジスタ５２ｂからのアドレス値に基づいてステータ
ス制御部５４より与えられる歩進信号に基づいて順次ア
ドレスを発生するものであって、アドレス信号はメモリ
４８とステータスレジスタ６０に与えられる。

ステータスレジスタ６０は送受信のコマンドや実行完了
及びエラー情報を保持するレジスタであって、メモリ４
８と同一のアドレス空間の一部に配置されるものとする
。又データバッファ５９のパラレル出力はＰ／Ｓ変換器
６１に接続されている。

又ステータス制御部５４は所定の条件が成立したときに
各部の制御を歩進する順序回路であって、データの出力
時にはシリアル出力制御部６２に出力の開始信号を与え
る。シリアル出力制御部６２はＰ／Ｓ変換器６１に送出
のタイミングに対応したクロック信号を与えると共に、
スタート　ストップビットを付加するものである。Ｐ／
Ｓ変換器６１はデータの読出し時にデータバッファに保
持されるデータを直列信号に変換して前述したＬＣ共振
回路４１に与えるものである。

（実施例の動作） 次に本実施例の動作について波形図を参照しつつ説明す
る。第７図、第８図は本実施例の各部の波形を示す波形
図である。さて書込／読出制御ユニット３の発振器１８
は第７図（ａ）に示すように一定の周波数で発振を継続
している。この発振波形は図中では簡略化して示してい
るが、実際には単一周波数成分を有するものとし、その
信号は増幅器２２及び反転回路−２３を介して増幅器２
４に伝えられ、共振回路の伝送用コイルＬ２ａよりＩＤ
ユニット２に伝わる。従って物品ｌに取付けられたＩＤ
ユニット２が書込／読出制御ユニット３のヘッド部５に
近接すると、書込／読出制御ユニット３の伝送用コイル
Ｌ２ａよりＬＣ共振回路４１に高周波信号が伝わる。発
振器１８は断続することな（発振を継続しているので、
ＬＣ共振回路４１に得られた高周波信号は整流・平滑回
路４２によって直流電圧に変換され、ＩＤユニット２の
各ブロックに電源が供給される。そのためＩＤユニット
２は動作を開始し、書込／読出制御ユニット３との間で
データ伝送が可能な状態となる。ここで発振器１８の出
力はカウンタ２０．２１に与えられ、一定の周期毎に夫
々第７図（ｂ）、　（Ｃ１に示すように正の半サイクル
でカウンタ２０．負の半サイクルでカウンタ２１が立上
るパルス波形を出力している。

そしてこれらの出力が切換回路１８に与えられる。

切換回路１８は第７図（ｄ）、　（ｆ）に示すようにシ
リアルインターフェース１４から与えられるＮＲＺ信号
、例えば図示のようにｒｌ　１０１Ｊによってこの信号
を切換えて出力端子１７ａ、１７ｂよりゲイン変換信号
として増幅器２２．２４に与える。

従ってこの信号によって第７図（ａｌに示した発振出力
が断続的に高い増幅率で増幅され、第７図（幻に示すよ
うに正又は負方向のジャイアントパルスを含・む波形が
ＩＤユニット２に伝わることとなる。

ＩＤユニット２は電圧検知器４３．４４によって通常の
キャリアに重畳されているパルス波形を夫々検出して復
調器４５に与える。従って復調器４５より第７図（ｈｌ
に示すようなＮＲＺの信号を得ることができる。この信
号はメモリ制御部４６に直列信号として伝えられる。

一部ＩＤユニット２から書込／読出制御ユニット３に信
号を伝送する場合には、正方向にのみジャイアントパル
スが加わるように所定周期毎に一匹 る。ＩＤユニット２ではクロックの所定周期毎に第８図
（ｂ）に示すようにメモリ制御部４６より続出された信
号が共振回路４１に与えられ、その間にアナログスイッ
チ４９が導通する。そうすればＩＤユニット２からの続
出信号によってＬＣ共振回路４１の共振周波数が異なり
、ヘッド部５の伝送用コイルＬ２ａに生ずる電圧と比較
コイルＬ２ｂに生ずる電圧が異なってくる。第８図（Ｃ
）は時刻Ｌｌ””ｔｔの時間軸を拡大して示すものであ
って、ＩＤユニット２がヘッド部５に近接する場合の加
算器２５の出力を示している。ＩＤユニット２がヘッド
部５に近接すると、伝送用コイルＬ２ａに生ずる電圧は
比較コイルＬ２ｂに生ずる電圧とは異なるため、第８図
ｆｄ）に示すように加算器２５の入力は完全には一致せ
ず一定の振幅の信号が出力される。しかしコイルＬ２ａ
のインダクタンスが変化しなければ第８図（「）に示す
位相ゲート２９の出力であるゲート信号が加えられる時
点では、加算器２５の出力は零レベルとなっている。し
かし第８図（ｄ）〜（ｆ）に示すようにアナログスイッ
チ４９が導通する時点くｔ３〜１１）では伝送用コイル
Ｌ２ａのインダクタンスが異なるため、位相ゲート２９
のゲート信号の印加時に加算器２５より得られる出力は
零レベルではなくなる。従ってこの信号が増幅器３０に
加えられて第８図（ｇ）に示すように増幅される。この
信号は符号変換器３１に加えられＮＲＺ信号に変換され
てシリアルインターフェース１４に伝えられ、更にパラ
レル信号に変換されてＭＰＵＩＩに与えられる。このよ
うにして書込／読出制御ユニット３とＩＤユニット２間
で半二重のデータ伝送を行うことができる。

尚本実施例ではメモリとして電気的書込消去可能なＥ　
Ｅ　Ｐ　ＲＯＭを用いているが、電気的に書込消去可能
な種々の不揮発性メモリを用いることができる。

【図面の簡単な説明】

第１図は本発明の一実施例による物品識別システムの全
体構成を示すブロック図、第２図は本実施例の書込／読
出制御ユニットの構成を示すブロック図、第３図は書込
／読出制御ユニットのヘッド部５の詳細な構成を示す回
路図、第４図はＩＤユニットの構成を示すブロック図、
第５図はＩＤユニット内のＬＣ共振回路、整流・平滑回
路及び電圧検知器の構成を示す回路図、第６図はメモリ
制御部の詳細な構成を示すブロック図、第７図は本実施
例の物品識別システムにおいて書込／読出制御ユニット
よりＩＤユニットにデータを伝送する場合の各部の波形
を示す波形図、第８図はＩＤユニットより書込／読出制
御ユニットにデータを伝送する場合の各部の波形を示す
波形図である。 １−・−物品　　２−・−・−ＩＤユニット　　３・・
−−−ｍ−書込／読出制御ユニット　　４−・・・〜・
書込／読出制御装置本体　　５・−・−ヘッド部　　１
１・−・−Ｍ　Ｐ　Ｕ１４−−−一・・−シリアルイン
ターフェース　　１７−・−・−・切換回路　　１８・
−・−・−発振器　　２０　、　２１−−−−−−−カ
ウンタ　　２２．２４・−・−・増幅器　　２３−・−
・反転回路　　２６・・・−位相シフト回路　　２７−
・・−・−レベル調整器　　２９・−−−−−一位相ゲ
ート　　３２−・・−・−・データ処理手段　　４１・
−−−−−一共振回路　　４２・・−・整流・平滑回路
　　４３．４４−・・−・−電圧検知器　　４５・−・
・復調器　　４６−・−メモリ制御部　　４８−・−−
−−メモリ 特許出願人　　　立石電機株式会社 代理人　弁理士　開本官喜（他Ｉ名） ？！Ｓ１図 ３−−−−−・を込／　”％、　’ｒ、　！３　＠　：
Ｌ二、、ト第３図 第４図 第５図 第７図 第８図

Claims (1)

【特許請求の範囲】
1. （１）識別対象である物品に取付けられるＩＤユニット
   と、該ＩＤユニットにデータを書込み及びデータを読出
   す書込／読出制御ユニットと、を具備する物品識別シス
   テムであって、 前記ＩＤユニットは、 コイルを含む共振回路と、 前記共振回路より得られる一定振幅の信号に重畳された
   正及び負のパルスを検出する一対の電圧検知器と、 前記一対の電圧検知器より得られるパルス信号に基づい
   て送出された信号を復調する復調器と、 ＩＤユニットが取付けられる物品の識別データを記憶す
   る不揮発性メモリと、 前記復調された信号に基づいて前記メモリへのデータの
   書込み、データの読出しを制御するメモリ制御手段と、 前記共振回路より得られる出力を整流し平滑することに
   よってＩＤユニットの各部に直流電源を供給する整流・
   平滑回路と、を有するものであり、 前記書込／読出制御ユニットは、 一定の周波数の信号を発振する発振器と、 前記発振器の出力を分周し所定周期毎に夫々発振信号の
   正及び負の位相でゲート信号を与える第１、第２のカウ
   ンタと、 送出すべきシリアルデータを発生するデータ処理手段と
   、 前記データ処理手段より与えられる送出すべきデータに
   基づいて前記第１、第２のカウンタの出力を切換える切
   換回路と、 前記発振器の出力及びその反転出力を夫々一定の増幅率
   で増幅すると共に前記切換回路の出力に基づいて増幅率
   を上昇させて増幅する一対の増幅器と、 両端に前記増幅器の夫々の出力が与えられるコイルと、
   を具備することを特徴とする物品識別システム。