JPH04331466A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチング電源等に
使用されるＤＣ−ＤＣコンバータに関するものである。

【０００２】

【従来の技術】図６には従来のＤＣ−ＤＣコンバータが
示されている。同図において、コア１にコイル２，３，
４が互いに絶縁状態で巻回形成されており、また、同コ
ア１に出力側のコイル５が前記コイル２と磁気結合状態
で巻回形成されている。６はＭＯＳ　　ＦＥＴ（電解効
果トランジスタ）からなるメインスイッチ素子を示し、
７は同様にＭＯＳ　　ＦＥＴからなる補助スイッチ素子
を示し、８もＭＯＳ　　ＦＥＴのスイッチ素子を示して
いる。 この補助スイッチ素子７とスイッチ素子８は電源電圧の
高圧側に接続されており、スイッチ素子８のゲート（ベ
ース）側には該スイッチ素子８のゲートに交流成分だけ
を伝達するための絶縁トランス１０が接続されている。

【０００３】この種のＤＣ−ＤＣコンバータはメインス
イッチ素子６がオンしたときに出力回路のコイル５側に
半波整流の信号が出力されるようになっている。

【０００４】

【発明が解決しようとする課題】しかしながら、この種
のＤＣ−ＤＣコンバータは補助スイッチ素子７とスイッ
チ素子８のソース側が電源電圧の高圧印加部分に接続さ
れているため、スイッチ素子７，８に対し直流（ＤＣ）
成分を絶縁するための絶縁トランス１０を必要とし、し
かもこの絶縁トランス１０を設けると、これを駆動する
ための回路も必要となり、回路素子の数が多くなる上に
、コストも高くなるという欠点がある。

【０００５】また、前記従来の回路は、メインスイッチ
素子６がオフしている期間中にコイル２側のコンデンサ
９に蓄えられている電荷を電源側に引き抜く作用が十分
に行われず、メインスイッチ素子６のドレーン・ソース
間電圧が零になっていない状態でメインスイッチ素子６
がオンされる結果、このときに比較的大きな電力損失が
生じる。最近、この種のＤＣ−ＤＣコンバータはＭＨｚ
帯の高周波数で駆動されるようになってきており、ＫＨ
ｚ帯の駆動ではそれほどスイッチング損失の影響は問題
にならなかったが、ＭＨｚ帯の高周波数で駆動されると
、前記メインスイッチ素子６のオン時に生じる電力損失
が無視できなくなり、最近の高周波数駆動のＤＣ−ＤＣ
コンバータとして十分に機能し得なくなっている。

【０００６】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、絶縁トランス等の回
路素子の少ない簡易な回路で、高周波数駆動においても
電力損失の小さい低コストのＤＣ−ＤＣコンバータを提
供することにある。

【０００７】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明のＤＣ−ＤＣコンバータは、電源に第１のコイルと
第１のスイッチの直列回路を接続し、前記第１のコイル
と磁気的に結合した第２のコイルと第２のスイッチの直
列回路を同様に電源に接続し、前記第１のコイルと磁気
的に結合した第３のコイルを出力コイルとしたことを特
徴として構成されており、また、前記第１のスイッチと
第２のスイッチは半導体スイッチ素子とダイオードとの
並列等価回路により構成されていること、第１のコイル
と第２のコイルは電源から同一方向の電流が流れたとき
逆向きの磁束を発生するように磁気結合されたトランス
を構成していることおよび第１のスイッチと第２のスイ
ッチは共に電源の低圧側に接続されていることもそれぞ
れ本発明の特徴的な構成とされている。

【０００８】

【作用】本発明の上記構成において、第１のコイルと、
第１のスイッチは分布容量を持っており、また、第１の
スイッチと第２のスイッチはボディ側にダイオードを持
っているので、等価回路的には、第１のスイッチには第
１のダイオードとコンデンサがそれぞれ並列に接続され
た回路となり、第２のスイッチには第２のダイオードが
並列に接続された回路状態となる。かかる回路状態で、
第１のスイッチをオンすると、第３のコイルから半波整
流する信号が出力される。第１のスイッチをオフすると
電源からの電流は第１のスイッチに並列に接続された状
態のコンデンサに流れ、このコンデンサに電荷が蓄積し
て行き、第１のスイッチ側の電圧が第１のコイルとコン
デンサの共振カーブに沿って上昇して行く。この電圧の
上昇が所定の電圧となったとき、例えば第２のコイルと
電源の電圧が等しくなったときに第２のスイッチに並列
している第２のダイオードが導通して第１のコイルに蓄
積されていた電磁エネルギの一部は電源側に戻される。 そして、第２のダイオードの電圧が零となった以降に第
２のスイッチをオンすると、そのオン期間内で、第２の
コイル間の電圧が電源電圧よりも小さくなって第２のス
イッチの印加電圧が正になることにより第２のスイッチ
に電流が流れる。この状態で、第１のスイッチがオンす
る前の時点で第２のスイッチをオフすると、第２のコイ
ルに蓄積されていた磁気エネルギにより第１のスイッチ
に並列接続された状態のコンデンサから静電エネルギが
第１のコイルを通って電源に完全に戻される。このコン
デンサの電荷が完全に電源側に戻された時点で、第１の
スイッチがオンされ、最初の動作状態となる。

【０００９】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係るＤＣ−ＤＣコンバータの基
本の回路構成が示され、また、図２には本発明の第１の
実施例の回路構成が示されている。

【００１０】これらの図において、コア１に第１のコイ
ル１１と第２のコイル１２と出力側の第３のコイル１３
とがそれぞれ絶縁状態で巻装されており、第２のコイル
１２と第３のコイル１３はそれぞれ第１のコイル１１に
対して磁気結合されている。第１のコイル１１には第１
のスイッチとして機能する第１のＭＯＳ　　ＦＥＴ１４
が直列に接続されている。この第１のＭＯＳ　　ＦＥＴ
１４のボディ自身には第１のダイオード１５を内蔵した
格好となっており、また、第１のコイル１１と第１のＭ
ＯＳ　　ＦＥＴ１４は分布容量を備えており、等価回路
的に表すと、第１のＭＯＳ　　ＦＥＴ１４に第１のダイ
オード１５と前記分布容量の第１のコンデンサ１６とが
並列に接続した回路として構成されている。そして、こ
の第１のコイル１１と第１のＭＯＳ　　ＦＥＴ１４との
直列回路は電源１７に並列に接続されている。

【００１１】第２のコイル１２には第２のスイッチとし
ての第２のＭＯＳ　　ＦＥＴ１８が直列に接続されてい
る。この第２のＭＯＳ　　ＦＥＴ１８もボディ側に第２
のダイオード２０を内蔵しており、等価回路的には、第
２のＭＯＳ　　ＦＥＴ１８に第２のダイオード２０が並
列に接続された状態となっている。この第２のコイル１
２と第２のＭＯＳＦＥＴ１８との直列接続回路は電源１
７に並列に接続されている。

【００１２】本実施例では、第１のＭＯＳ　　ＦＥＴ１
４のソース側と第２のＭＯＳ　　ＦＥＴ１８のソース側
は共にアース側に接続されており、電源１７の負極側も
アースに接続されており、第１のＭＯＳ　　ＦＥＴ１４
と第２のＭＯＳ　　ＦＥＴ１８は電源１７の低圧側にそ
れぞれ接続された状態となっている。また、第１のコイ
ル１１と第２のコイル１２のコイル巻数は等しくしてあ
り、そのコイルの巻回方向は、電源１７から同一方向の
電流が流れたとき、つまり、電源１７から流れる電流が
分岐して一方側が第１のコイル１１に、他方側が第２の
コイル１３にそれぞれ流れるとき、第１のコイル１１か
ら発生する磁束と第２のコイル１２で発生する磁束とが
逆向きになる方向に巻かれている。換言すれば、第１の
コイル１１と第２のコイル１２は電源１７から同一方向
の電流が流れたとき、逆向きの磁束を発生するように磁
気結合されたトランスを構成している。また、第３のコ
イル１３は第１のＭＯＳ　　ＦＥＴ１４がオンしたとき
に正の電圧が発生する方向に巻かれている。

【００１３】前記第１のＭＯＳ　　ＦＥＴ１４のゲート
と第２のＭＯＳ　　ＦＥＴ１８のゲートにはパルス幅制
御コントローラ２１が接続されており、このパルス幅制
御コントローラ２１から第１のＭＯＳ　　ＦＥＴ１４に
対しては図３の（ａ）に示すような駆動パルスが、第２
のＭＯＳ　　ＦＥＴ１８のゲートには図３の（ｅ）に示
すような駆動パルスが加えられるようになっている。

【００１４】この実施例は上記のように構成されており
、次に、その動作を図３のタイムチャートに基づき説明
する。図３の（ａ）に示す電圧波形の駆動パルスＱＶ１
が第１のＭＯＳ　　ＦＥＴ１４のゲートに加えられて、
ｔ１　の時点で第１のＭＯＳ　　ＦＥＴ１４がオンする
と、電源１７から第１のコイル１１を通って第１のＭＯ
Ｓ　　ＦＥＴ１４のドレーン・ソース間に電流Ｉｑ１　
が流れる。この電流Ｉｑ１　は徐々に増加して行くが、
このとき、第３のコイル１３側の出力に負荷があると、
第３のコイル１３間に正の電圧が発生するので、その分
、Ｉｑ１　が増加する。ｔ３　の時点で第１のＭＯＳ　
　ＦＥＴ１４をオフすると、それまで第１のコイル１１
に流れていた電流Ｉｑ１　は第１のコンデンサ１６に流
入するため、この第１のコンデンサ１６の電位、つまり
、第１のＭＯＳ　　ＦＥＴ１４のドレーン・ソース間の
電圧Ｖｄ１　は増加して行く。このとき、第１のコイル
１１と第１のコンデンサ１６との共振動作が行われるた
め、電圧Ｖｄ１　はその共振カーブに沿って上昇して行
く。

【００１５】ｔ５　の時点で電圧Ｖｄ１　が電源１７の
電圧ＥＢ　の２倍の２ＥＢ　となったとき、第１のコイ
ル１１と第２のコイル１２の巻数が等しいことから、第
１のコイル１１間の電圧はＥＢ　となり、第２のコイル
１２間の電圧もＥＢ　となってつりあった状態となる。 このＶｄ１　が２ＥＢ　となったｔ５　の時点で第２の
ＭＯＳ　　ＦＥＴ１８のドレーン・ソース間の電圧Ｖｄ
２　の電圧は零となる。そして、ｔ５　の時点を越えた
とき、第１のＭＯＳ　　ＦＥＴ１４のドレーン・ソース
間電圧Ｖｄ１　は点線で示すようにさらに大きくなろう
とし、第２のＭＯＳ　　ＦＥＴ１８のソース・ドレーン
間電圧Ｖｄ２　は点線で示すように負の電圧になろうと
する。その結果、第２のダイオード２０が導通し、その
導通電流Ｉｄ２　は第２のコイル１２から電源１７に流
れ、第１のコイル１１に蓄積されていた電磁エネルギの
一部が電源１７側に戻され、Ｖｄ１　は一定の２ＥＢ　
の電圧を維持し、Ｖｄ２　は零の電圧を維持する。そし
て、このＶｄ２　が零の電圧を維持している区間で、こ
の実施例ではｔ５　の時点で第２のＭＯＳ　　ＦＥＴ１
８にオン駆動パルスＱＶ２が加えられる。しかしｔ５　
〜ｔ６　の区間では第２のＭＯＳ　　ＦＥＴ１８のドレ
ーン・ソース間電圧が零となっているのでオフ状態を維
持する。

【００１６】次に、ｔ６　の時点になると、第２のコイ
ル１２間の電圧がＥＢ　よりも下がり、第２のＭＯＳ　
　ＦＥＴ１８のドレーン・ソース間電圧Ｖｄ２　は正に
なろうとするので、第２のＭＯＳ　　ＦＥＴ１８がオン
し、第２のＭＯＳ　　ＦＥＴ１８のドレーン・ソース間
に電流Ｉｑ２　が流れ始める。この電流Ｉｑ２　は電源
１７および第１のコンデンサ１６の両側から第２のコイ
ル１２を通って流れＶｄ１　はＥＢ　まで低下する。こ
のとき、第２のＭＯＳ　　ＦＥＴ１８はオンし続けてい
るので、電源１７側から第２のコイル１２を通って電流
Ｉｄ２　が流れ続ける。ところが、第１のＭＯＳ　　Ｆ
ＥＴ１４がオンする少し手前の位置で第２のＭＯＳ　　
ＦＥＴ１８がオフすると、今まで流れていた電流Ｉｄ２
　の通路が遮断されるので、第１のコンデンサ１６側か
ら電流Ｉｃ　が電源１７側に流れ、第１のＭＯＳ　　Ｆ
ＥＴ１４のドレーン・ソース間電圧Ｖｄ１　は点線で示
すように負になろうとする。実際には、第１のダイオー
ド１５が導通し第１のコンデンサ１６を負にしようとす
る余分の電荷エネルギは第１のダイオード１５と第１の
コイル１１を通って電源１７に戻されるため、Ｖｄ１　
は零の状態を保つ。第１のダイオード１５が導通してい
る間は第１のＭＯＳ　　ＦＥＴ１４に駆動パルスＱＶ１
のオン信号がｔ９　の時点で入っても第１のＭＯＳ　　
ＦＥＴ１４には電流Ｉｑ１　が流れず、第１のコンデン
サ１６側の蓄積された電荷、つまり、第２のコイル１２
側に蓄積されていたエネルギが全部電源１７に戻された
後のｔ１０の時点で第１のＭＯＳ　　ＦＥＴ１４がオン
し、最初の状態に戻る。

【００１７】この実施例の回路動作で、第１のＭＯＳ　
　ＦＥＴ１４がオンしている区間では、第３のコイル１
３側に正のパルス電圧が発生し、第１のＭＯＳ　　ＦＥ
Ｔ１４がオフしている区間では第３のコイル１３側の出
力電圧が負となり、第１のＭＯＳ　　ＦＥＴ１４のオン
期間に同期して正のパルス波形が第３のコイル１３側か
ら出力されるのである。

【００１８】この実施例によれば、第１のＭＯＳ　　Ｆ
ＥＴ１４がオフしている期間中に第１のコイル１１側に
蓄積されている電磁エネルギは完全に電源１７側に回生
され、第１のＭＯＳ　　ＦＥＴ１４のドレーン・ソース
間電圧Ｖｄ１が零となっているときにこの第１のＭＯＳ
　　ＦＥＴ１４がオンするので、（いわゆる零クロス動
作が行われるので）この第１のＭＯＳ　　ＦＥＴ１４の
オン時の電力損失ロスがなく、ＭＨｚ帯の高周波数の駆
動に際しても電力損失のほとんどない高性能のＤＣ−Ｄ
Ｃコンバータの提供が可能となる。

【００１９】なお、この実施例の回路動作で、第１のＭ
ＯＳ　　ＦＥＴ１４がオフするときには第１のＭＯＳ　
　ＦＥＴ１４に流れている電流Ｉｑ１　は少し遅れて零
になり、このとき、第１のＭＯＳ　　ＦＥＴ１４のソー
ス・ドレーン間電圧Ｖｄ１　は共振カーブに沿って上昇
するので多少の電力損失が生じるが、Ｖｄ１　の立ち上
がりは非常にゆっくりなので、その損失は非常に小さく
、特に回路性能上、問題となることはない。

【００２０】また、第１のＭＯＳ　　ＦＥＴ１４と第２
のＭＯＳ　　ＦＥＴ１８は共にソース側がアースに接続
されているので、この実施例のＤＣ−ＤＣコンバータを
ＩＣ回路として構成することが容易となる。

【００２１】さらに、第１のＭＯＳ　　ＦＥＴ１４と第
２のＭＯＳ　　ＦＥＴ１８は共に電源１７の低圧側、こ
の実施例ではアース側に接続されているので従来例のよ
うな絶縁トランス等の多くの回路素子が不要となり、回
路構成が極めて簡易となり、装置製造のコスト低減を図
ることができる。

【００２２】図４には本発明の第２の実施例の回路図が
示されている。この第２の実施例が前記第１の実施例と
異なることは、第２のＭＯＳ　　ＦＥＴ１８のドレーン
側と第２のコイル１２との間にコンデンサ２２を直列に
接続したことであり、それ以外の構成は前記第１の実施
例と同様である。このコンデンサ２２を設けた場合にお
いても、前記第１の実施例と同様に回路動作を行わせる
ことができ、前記第１の実施例と同一の効果を奏するこ
とができる。

【００２３】なお、本発明は上記各実施例に限定される
ことはなく、様々な実施の態様を採り得る。例えば、上
記各実施例では第１のスイッチと第２のスイッチを図５
の（ａ）に示すようにＭＯＳ　　ＦＥＴによって構成し
たが、この第１および第２のスイッチは他の半導体スイ
ッチ素子を用いて構成することができ、例えば図５の（
ｂ）に示すように、バイポーラトランジスタを用いて構
成してもよい。この場合も、バイポーラトランジスタの
ボディ側にダイオードが内蔵され、等価回路的には、バ
イポーラトランジスタのコレクタとエミッタ間にダイオ
ードを並列に接続した回路となる。

【００２４】さらに、上記各実施例では、第１のダイオ
ード１５と第２のダイオード２０をＭＯＳ　　ＦＥＴ１
４，１８のボディ自身が内蔵するダイオードを利用して
いるが、これらのダイオード１５，２０の素子はＭＯＳ
　　ＦＥＴやバイポーラトランジスタに外付けによって
並列に接続するようにしてもよい。

【００２５】また、上記実施例では、第１のＭＯＳ　　
ＦＥＴ１４と第２のＭＯＳ　　ＦＥＴ１８のソース側を
アースに接続したが、この第１のＭＯＳ　　ＦＥＴ１４
と第２のＭＯＳＦＥＴ１８は電源１７の低圧側に接続す
ればよく、必ずしもアースに接続する必要はない。また
、電源１７は１個に限らず、複数の電源を用いたもので
もよい。

【００２６】

【発明の効果】本発明は第１のコイルと第１のスイッチ
の直列回路と、第２のコイルと第２のスイッチの直列回
路をそれぞれ電源に接続し、従来例の絶縁トランスを要
することなく簡易な回路構成としたものであるから、回
路素子の数を少なくすることができ、装置コストの大幅
な低減化が可能となる。

【００２７】また、第１のスイッチと第２のスイッチを
電源の低圧側の共通電位部に接続できるので、これら第
１のスイッチと第２のスイッチと第１および第２のコイ
ルを含む本発明の回路を１個のコントロールＩＣにより
直接ドライブすることができ、回路の取り扱いが容易に
なるとともに、本発明の回路自体をＩＣにより構成する
のが容易となる。

【００２８】さらに、第１のスイッチと第２のスイッチ
をＭＯＳ　　ＦＥＴやバイポーラトランジスタを用いて
構成する場合には、これらの半導体スイッチ素子は自身
でボディ側にダイオードを備えているので、このダイオ
ードを外付けにより接続する必要がなく、単にＭＯＳ　
　ＦＥＴ等の半導体スイッチ素子を第１のコイルと第２
のコイルに直列接続するだけでよく、スイッチ構成は極
めて簡易になる。

【００２９】さらに、第１のスイッチがオンする前に第
１のコイル側に蓄積されているエネルギを完全に電源側
に回生することができ、これにより第１のコイル間の電
圧が零の状態で第１のスイッチをオンすることができる
ので、この第１のスイッチのオン時に電力の損失が生じ
ることがなく、ＭＨｚ帯の高周波数の駆動によっても、
電力損失の小さい極めて高性能のＤＣ−ＤＣコンバータ
を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明のＤＣ−ＤＣコンバータの一構成例を示
す基本回路図である。

【図２】本発明に係るＤＣ−ＤＣコンバータの第１の実
施例の回路図である。

【図３】同実施例の回路動作を示すタイムチャートであ
る。

【図４】本発明の第２の実施例の回路図である。

【図５】同実施例における第１のスイッチと第２のスイ
ッチの回路例の説明図である。

【図６】従来のＤＣ−ＤＣコンバータの回路図である。

【符号の説明】

１１　　第１のコイル １２　　第２のコイル １３　　第３のコイル １４　　第１のＭＯＳ　　ＦＥＴ １５　　第１のダイオード １６　　第１のコンデンサ １７　　電源 １８　　第２のＭＯＳ　　ＦＥＴ ２０　　第２のダイオード

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　電源に第１のコイルと第１のスイッチ
   の直列回路を接続し、前記第１のコイルと磁気的に結合
   した第２のコイルと第２のスイッチの直列回路を同様に
   電源に接続し、前記第１のコイルと磁気的に結合した第
   ３のコイルを出力コイルとした半波整流タイプのＤＣ−
   ＤＣコンバータ。
2. 【請求項２】　　第１のスイッチと第２のスイッチは半
   導体スイッチ素子とダイオードとの並列等価回路により
   構成されている請求項１記載のＤＣ−ＤＣコンバータ。
3. 【請求項３】　　第１のコイルと第２のコイルは電源か
   ら同一方向の電流が流れたとき逆向きの磁束を発生する
   ように磁気結合されたトランスを構成している請求項１
   又は請求項２記載のＤＣ−ＤＣコンバータ。
4. 【請求項４】　　第１のスイッチと第２のスイッチは共
   に電源の低圧側に接続されている請求項１又は請求項２
   又は請求項３記載のＤＣ−ＤＣコンバータ。