JPH04331520A - 多重化装置 - Google Patents
多重化装置Info
- Publication number
- JPH04331520A JPH04331520A JP10142091A JP10142091A JPH04331520A JP H04331520 A JPH04331520 A JP H04331520A JP 10142091 A JP10142091 A JP 10142091A JP 10142091 A JP10142091 A JP 10142091A JP H04331520 A JPH04331520 A JP H04331520A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- low
- speed
- transmission
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、複数の低速の信号を時
分割多重化する多重化ユニットを含んでなる多重化装置
に関し、特に、該多重化装置において多重化ユニットの
低速側に複数設けられ、該多重化ユニットにおいて多重
化されるべき送信信号を供給し、また、該多重化ユニッ
トにおいて分離された受信信号を受信する低速ユニット
に関する。
分割多重化する多重化ユニットを含んでなる多重化装置
に関し、特に、該多重化装置において多重化ユニットの
低速側に複数設けられ、該多重化ユニットにおいて多重
化されるべき送信信号を供給し、また、該多重化ユニッ
トにおいて分離された受信信号を受信する低速ユニット
に関する。
【0002】多重化装置においては、低速(低いビット
レート)の信号を入力し多重化して高速(高いビットレ
ート)の信号に多重化して伝送路上に送出し、また、伝
送路上の高速の信号を多重分離して低速の信号として出
力する。これらの多重化装置は、各々が、低速の信号を
入力して(適当な処理を加えて)多重化装置に供給する
複数の低速ユニットと、これらの低速ユニットから供給
された送信信号を多重化する高速(多重化)ユニットと
から構成されるのが一般的である。この高速(多重化)
ユニットは、また、伝送路上から受信した高速の受信信
号を低速の信号に多重分離して、複数の低速ユニットに
供給し、各低速ユニットは、この低速の信号を(適当な
処理を加えて)出力する。
レート)の信号を入力し多重化して高速(高いビットレ
ート)の信号に多重化して伝送路上に送出し、また、伝
送路上の高速の信号を多重分離して低速の信号として出
力する。これらの多重化装置は、各々が、低速の信号を
入力して(適当な処理を加えて)多重化装置に供給する
複数の低速ユニットと、これらの低速ユニットから供給
された送信信号を多重化する高速(多重化)ユニットと
から構成されるのが一般的である。この高速(多重化)
ユニットは、また、伝送路上から受信した高速の受信信
号を低速の信号に多重分離して、複数の低速ユニットに
供給し、各低速ユニットは、この低速の信号を(適当な
処理を加えて)出力する。
【0003】上記のような構成の多重化装置においては
、例えば、装置立ち上げ時等において、各低速ユニット
から入力される信号が通過する経路における装置機能の
正常性を自己診断することが通常行われている。上記の
ように、多重化装置においては複数の低速ユニットが設
けられているため、各低速ユニットについて行われる自
己診断の処理が容易にできるようにする技術が要望され
ている。
、例えば、装置立ち上げ時等において、各低速ユニット
から入力される信号が通過する経路における装置機能の
正常性を自己診断することが通常行われている。上記の
ように、多重化装置においては複数の低速ユニットが設
けられているため、各低速ユニットについて行われる自
己診断の処理が容易にできるようにする技術が要望され
ている。
【0004】
【従来の技術】図15は、米国において提案されている
光同期多重伝送システムであるSONET(Synch
ronous Optical Network)方式
の多重化装置に対して従来提案されている自己診断機能
を示すものである。図15において、101a′および
101b′は低速ユニット、102a′および102b
′は高速ユニット、90および91は光伝送路、98は
パルスパターン発生器、そして、99はエラー検出器で
ある。
光同期多重伝送システムであるSONET(Synch
ronous Optical Network)方式
の多重化装置に対して従来提案されている自己診断機能
を示すものである。図15において、101a′および
101b′は低速ユニット、102a′および102b
′は高速ユニット、90および91は光伝送路、98は
パルスパターン発生器、そして、99はエラー検出器で
ある。
【0005】図15において、複数の低速ユニット10
1a′および高速ユニット102a′からなる構成は、
a側の端局に設けられた多重化装置に対応し、複数の低
速ユニット101b′および高速ユニット102b′か
らなる構成は、a側の端局に設けられた多重化装置に対
応する。従来、前述のように、各低速ユニットについて
自己診断を行うためには、図15に示されるように、各
低速ユニットの送信信号入力端に、試験用の所定のパタ
ーンを発生するパルスパターン発生器98を接続し、ま
た、該低速ユニットの受信信号出力端には、自己診断対
象の経路を通過してきた後の上記の所定のパターンに含
まれるエラーを検出するエラー検出器99が接続される
。
1a′および高速ユニット102a′からなる構成は、
a側の端局に設けられた多重化装置に対応し、複数の低
速ユニット101b′および高速ユニット102b′か
らなる構成は、a側の端局に設けられた多重化装置に対
応する。従来、前述のように、各低速ユニットについて
自己診断を行うためには、図15に示されるように、各
低速ユニットの送信信号入力端に、試験用の所定のパタ
ーンを発生するパルスパターン発生器98を接続し、ま
た、該低速ユニットの受信信号出力端には、自己診断対
象の経路を通過してきた後の上記の所定のパターンに含
まれるエラーを検出するエラー検出器99が接続される
。
【0006】そして、例えば、各低速ユニットのみの自
己診断のためには、図15において破線Aに示されるよ
うに、各低速ユニット101a′の高速側出力をループ
バックして高速側入力と接続し、当該多重化装置の高速
ユニットをも含む機能の自己診断のためには、図15に
おいて破線Bに示されるように、高速ユニット102b
′の高速側出力をループバックして高速側入力と接続し
、対向局の多重化装置および該対向局との間の伝送路を
含む経路の自己診断のためには、図15において破線C
に示されるように、対向局の多重化装置内の対向する低
速ユニットの低速側出力をループバックして、該低速ユ
ニットの低速側入力に接続する。
己診断のためには、図15において破線Aに示されるよ
うに、各低速ユニット101a′の高速側出力をループ
バックして高速側入力と接続し、当該多重化装置の高速
ユニットをも含む機能の自己診断のためには、図15に
おいて破線Bに示されるように、高速ユニット102b
′の高速側出力をループバックして高速側入力と接続し
、対向局の多重化装置および該対向局との間の伝送路を
含む経路の自己診断のためには、図15において破線C
に示されるように、対向局の多重化装置内の対向する低
速ユニットの低速側出力をループバックして、該低速ユ
ニットの低速側入力に接続する。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
場合、上記のパルスパターン発生器98およびエラー検
出器99は、各低速ユニットについての自己診断毎に、
1つの低速ユニットから他の低速ユニットへと繋ぎかえ
ねばならないため、手順が煩雑で診断時間が長くかかる
という問題がある。
場合、上記のパルスパターン発生器98およびエラー検
出器99は、各低速ユニットについての自己診断毎に、
1つの低速ユニットから他の低速ユニットへと繋ぎかえ
ねばならないため、手順が煩雑で診断時間が長くかかる
という問題がある。
【0008】本発明は、複数の低速ユニットと多重化ユ
ニットとからなる多重化装置において、各低速ユニット
、当該多重化装置、および、対向局の多重化装置との間
の前述の経路のそれぞれにおける自己診断を容易に行う
ことができる多重化装置、および、該多重化装置内の低
速ユニットを提供することを目的とする。
ニットとからなる多重化装置において、各低速ユニット
、当該多重化装置、および、対向局の多重化装置との間
の前述の経路のそれぞれにおける自己診断を容易に行う
ことができる多重化装置、および、該多重化装置内の低
速ユニットを提供することを目的とする。
【0009】
【課題を解決するための手段】図1は本発明の第1の形
態における低速ユニットの基本構成を示すものである。 図1において、1−1は低速ユニット、2,2′は、そ
れぞれ、低速側および高速側の低速ユニット内送信信号
伝送経路、3は低速ユニット内の受信信号伝送経路、4
は試験信号発生手段、そして、5は第1の信号選択手段
である。
態における低速ユニットの基本構成を示すものである。 図1において、1−1は低速ユニット、2,2′は、そ
れぞれ、低速側および高速側の低速ユニット内送信信号
伝送経路、3は低速ユニット内の受信信号伝送経路、4
は試験信号発生手段、そして、5は第1の信号選択手段
である。
【0010】低速ユニットは、前述のように、各々が、
低速の信号を入力して(適当な処理を加えて)高速(多
重化)ユニット装置に供給し、高速ユニットにおいて高
速の受信信号を多重分離して得られた低速の受信信号を
(適当な処理を加えて)低速側に出力するものである。 試験信号発生手段4は、所定の試験信号を発生する。
低速の信号を入力して(適当な処理を加えて)高速(多
重化)ユニット装置に供給し、高速ユニットにおいて高
速の受信信号を多重分離して得られた低速の受信信号を
(適当な処理を加えて)低速側に出力するものである。 試験信号発生手段4は、所定の試験信号を発生する。
【0011】第1の信号選択手段5は、低速側の送信信
号伝送経路2から伝送されてきた送信信号、または、上
記の所定の試験信号のうち、一方を選択して、高速側の
送信信号伝送経路2′に出力する。図2は本発明の第2
の形態における低速ユニットの基本構成を示すものであ
る。図2において、1−2は低速ユニット、2は低速ユ
ニット内の低速側の送信信号伝送経路、2′は低速ユニ
ット内の高速側送信信号伝送経路、3は低速ユニット内
の受信信号伝送経路、4は試験信号発生手段、5は第1
の信号選択手段、そして、8は第2の信号選択手段であ
る。
号伝送経路2から伝送されてきた送信信号、または、上
記の所定の試験信号のうち、一方を選択して、高速側の
送信信号伝送経路2′に出力する。図2は本発明の第2
の形態における低速ユニットの基本構成を示すものであ
る。図2において、1−2は低速ユニット、2は低速ユ
ニット内の低速側の送信信号伝送経路、2′は低速ユニ
ット内の高速側送信信号伝送経路、3は低速ユニット内
の受信信号伝送経路、4は試験信号発生手段、5は第1
の信号選択手段、そして、8は第2の信号選択手段であ
る。
【0012】試験信号発生手段4および第1の信号選択
手段5の機能は、上記の本発明の第1の形態と同じであ
る。第2の信号選択手段8は、当該低速ユニット1─2
の高速側の受信信号入力端子から入力された受信信号、
または、当該低速ユニット1─2の高速側の送信信号出
力端子から出力される前の信号の何れかを選択して、低
速ユニット内の受信信号伝送経路3に出力する。
手段5の機能は、上記の本発明の第1の形態と同じであ
る。第2の信号選択手段8は、当該低速ユニット1─2
の高速側の受信信号入力端子から入力された受信信号、
または、当該低速ユニット1─2の高速側の送信信号出
力端子から出力される前の信号の何れかを選択して、低
速ユニット内の受信信号伝送経路3に出力する。
【0013】図3は本発明の第3の形態における低速ユ
ニットの基本構成を示すものである。図2において、1
−3は低速ユニット、2は低速ユニット内の低速側の送
信信号伝送経路、2′は低速ユニット内の高速側送信信
号伝送経路、3は低速ユニット内の低速側の受信信号伝
送経路、3′は低速ユニット内の高速側受信信号伝送経
路、4は試験信号発生手段、5は第1の信号選択手段、
そして、7はエラー検出手段である。
ニットの基本構成を示すものである。図2において、1
−3は低速ユニット、2は低速ユニット内の低速側の送
信信号伝送経路、2′は低速ユニット内の高速側送信信
号伝送経路、3は低速ユニット内の低速側の受信信号伝
送経路、3′は低速ユニット内の高速側受信信号伝送経
路、4は試験信号発生手段、5は第1の信号選択手段、
そして、7はエラー検出手段である。
【0014】試験信号発生手段4および第1の信号選択
手段5の機能は、上記の本発明の第1の形態と同じであ
る。エラー検出手段7は、当該低速ユニット1─3の高
速側の受信信号入力端子から入力され、低速ユニット内
の高速側受信信号伝送経路3′を通ってきた信号をモニ
タして、前記所定の試験信号との違いを検出する。
手段5の機能は、上記の本発明の第1の形態と同じであ
る。エラー検出手段7は、当該低速ユニット1─3の高
速側の受信信号入力端子から入力され、低速ユニット内
の高速側受信信号伝送経路3′を通ってきた信号をモニ
タして、前記所定の試験信号との違いを検出する。
【0015】図4は本発明の第4の形態における低速ユ
ニットの基本構成を示すものである。図4において、1
−4は低速ユニット、2は低速ユニット内の低速側の送
信信号伝送経路、2′は低速ユニット内の高速側送信信
号伝送経路、3は低速ユニット内の受信信号伝送経路、
4は試験信号発生手段、5は第1の信号選択手段、7は
エラー検出手段、そして、8は第2の信号選択手段であ
る。
ニットの基本構成を示すものである。図4において、1
−4は低速ユニット、2は低速ユニット内の低速側の送
信信号伝送経路、2′は低速ユニット内の高速側送信信
号伝送経路、3は低速ユニット内の受信信号伝送経路、
4は試験信号発生手段、5は第1の信号選択手段、7は
エラー検出手段、そして、8は第2の信号選択手段であ
る。
【0016】試験信号発生手段4、第1の信号選択手段
5、および、エラー検出手段7の機能は、前記本発明の
第3の形態におけると同じであり、さらに、第2の信号
選択手段8の機能は、前記本発明の第2の形態における
と同じである。第2の信号選択手段8は、当該低速ユニ
ット1─4の高速側の受信信号入力端子から入力された
受信信号、または、当該低速ユニット1─4の高速側の
送信信号出力端子から出力される前の信号の何れかを選
択して、高速側の低速ユニット内受信信号伝送経路3′
に出力する。
5、および、エラー検出手段7の機能は、前記本発明の
第3の形態におけると同じであり、さらに、第2の信号
選択手段8の機能は、前記本発明の第2の形態における
と同じである。第2の信号選択手段8は、当該低速ユニ
ット1─4の高速側の受信信号入力端子から入力された
受信信号、または、当該低速ユニット1─4の高速側の
送信信号出力端子から出力される前の信号の何れかを選
択して、高速側の低速ユニット内受信信号伝送経路3′
に出力する。
【0017】図5は本発明の第5の形態における低速ユ
ニットの基本構成を示すものである。図5において、1
−5は低速ユニット、2は低速ユニット内の低速側の送
信信号伝送経路、2′は低速ユニット内の高速側送信信
号伝送経路、3は低速ユニット内の低速側の受信信号伝
送経路、3′は低速ユニット内の高速側受信信号伝送経
路、4は試験信号発生手段、5は第1の信号選択手段、
そして、7′はエラー検出手段である。
ニットの基本構成を示すものである。図5において、1
−5は低速ユニット、2は低速ユニット内の低速側の送
信信号伝送経路、2′は低速ユニット内の高速側送信信
号伝送経路、3は低速ユニット内の低速側の受信信号伝
送経路、3′は低速ユニット内の高速側受信信号伝送経
路、4は試験信号発生手段、5は第1の信号選択手段、
そして、7′はエラー検出手段である。
【0018】試験信号発生手段4および第1の信号選択
手段5の機能は、上記の本発明の第1の形態と同じであ
る。エラー検出手段7′は、当該低速ユニット1─5の
低速側の送信信号入力端子から入力され、低速ユニット
内の低速側受信信号伝送経路2を通ってきた信号をモニ
タして、前記所定の試験信号との違いを検出する。
手段5の機能は、上記の本発明の第1の形態と同じであ
る。エラー検出手段7′は、当該低速ユニット1─5の
低速側の送信信号入力端子から入力され、低速ユニット
内の低速側受信信号伝送経路2を通ってきた信号をモニ
タして、前記所定の試験信号との違いを検出する。
【0019】図6は本発明の第6の形態における低速ユ
ニットの基本構成を示すものである。図6において、1
−6は低速ユニット、2は低速ユニット内の低速側の送
信信号伝送経路、2′は低速ユニット内の高速側送信信
号伝送経路、3は低速ユニット内の受信信号伝送経路、
4は試験信号発生手段、5は第1の信号選択手段、7′
はエラー検出手段、そして、8は第2の信号選択手段で
ある。
ニットの基本構成を示すものである。図6において、1
−6は低速ユニット、2は低速ユニット内の低速側の送
信信号伝送経路、2′は低速ユニット内の高速側送信信
号伝送経路、3は低速ユニット内の受信信号伝送経路、
4は試験信号発生手段、5は第1の信号選択手段、7′
はエラー検出手段、そして、8は第2の信号選択手段で
ある。
【0020】試験信号発生手段4、第1の信号選択手段
5、および、エラー検出手段7′の機能は、前記本発明
の第5の形態におけると同じであり、さらに、第2の信
号選択手段8の機能は、前記本発明の第2の形態におけ
ると同じである。第2の信号選択手段8は、当該低速ユ
ニット1─6の高速側の受信信号入力端子から入力され
た受信信号、または、当該低速ユニット1─6の高速側
の送信信号出力端子から出力される前の信号の何れかを
選択して、高速側の低速ユニット内受信信号伝送経路3
′に出力する。
5、および、エラー検出手段7′の機能は、前記本発明
の第5の形態におけると同じであり、さらに、第2の信
号選択手段8の機能は、前記本発明の第2の形態におけ
ると同じである。第2の信号選択手段8は、当該低速ユ
ニット1─6の高速側の受信信号入力端子から入力され
た受信信号、または、当該低速ユニット1─6の高速側
の送信信号出力端子から出力される前の信号の何れかを
選択して、高速側の低速ユニット内受信信号伝送経路3
′に出力する。
【0021】図7は本発明の第7の形態における低速ユ
ニットの基本構成を示すものである。図7において、1
−7は低速ユニット、2,2′,および2″は低速ユニ
ット内の低速側から高速側に到る送信信号伝送経路、3
は低速ユニット内の低速側受信信号伝送経路、3′は低
速ユニット内の高速側受信信号伝送経路、4は試験信号
発生手段、5は第1の信号選択手段、7′はエラー検出
手段、8は第2の信号選択手段、そして、9は第3の信
号選択手段である。
ニットの基本構成を示すものである。図7において、1
−7は低速ユニット、2,2′,および2″は低速ユニ
ット内の低速側から高速側に到る送信信号伝送経路、3
は低速ユニット内の低速側受信信号伝送経路、3′は低
速ユニット内の高速側受信信号伝送経路、4は試験信号
発生手段、5は第1の信号選択手段、7′はエラー検出
手段、8は第2の信号選択手段、そして、9は第3の信
号選択手段である。
【0022】試験信号発生手段4、および、第1の信号
選択手段5の機能は、前記本発明の第1の形態における
と同じである。第3の信号選択手段9は、当該低速ユニ
ット1─7の低速側の送信信号入力端子から、低速ユニ
ット内の低速側送信信号伝送経路2を介して入力された
送信信号、または、当該低速ユニット1─7の高速側の
受信信号入力端子から、低速ユニット内の高速側受信信
号伝送経路3′を介して入力された送信信号の何れかを
選択して、当該低速ユニット1─7の該第3の信号選択
手段9から前記第1の信号選択手段5に到る送信信号伝
送経路2′上に出力する。
選択手段5の機能は、前記本発明の第1の形態における
と同じである。第3の信号選択手段9は、当該低速ユニ
ット1─7の低速側の送信信号入力端子から、低速ユニ
ット内の低速側送信信号伝送経路2を介して入力された
送信信号、または、当該低速ユニット1─7の高速側の
受信信号入力端子から、低速ユニット内の高速側受信信
号伝送経路3′を介して入力された送信信号の何れかを
選択して、当該低速ユニット1─7の該第3の信号選択
手段9から前記第1の信号選択手段5に到る送信信号伝
送経路2′上に出力する。
【0023】エラー検出手段7′は、上記の送信信号伝
送経路2′上の信号をモニタして、前記所定の試験信号
との違いを検出する。図8は本発明の第8の形態におけ
る低速ユニットの基本構成を示すものである。図8にお
いて、1−8は低速ユニット、2,2′,および2″は
低速ユニット内の低速側から高速側に到る送信信号伝送
経路、3は低速ユニット内の低速側受信信号伝送経路、
3′は低速ユニット内の高速側受信信号伝送経路、4は
試験信号発生手段、5は第1の信号選択手段、7′はエ
ラー検出手段、8は第2の信号選択手段、そして、9は
第3の信号選択手段である。
送経路2′上の信号をモニタして、前記所定の試験信号
との違いを検出する。図8は本発明の第8の形態におけ
る低速ユニットの基本構成を示すものである。図8にお
いて、1−8は低速ユニット、2,2′,および2″は
低速ユニット内の低速側から高速側に到る送信信号伝送
経路、3は低速ユニット内の低速側受信信号伝送経路、
3′は低速ユニット内の高速側受信信号伝送経路、4は
試験信号発生手段、5は第1の信号選択手段、7′はエ
ラー検出手段、8は第2の信号選択手段、そして、9は
第3の信号選択手段である。
【0024】試験信号発生手段4、第1の信号選択手段
5、第3の信号選択手段9、および、エラー検出手段7
′の機能は、前記本発明の第7の形態におけると同じで
ある。第2の信号選択手段8は、当該低速ユニット1─
8の高速側の受信信号入力端子から入力された受信信号
、または、当該低速ユニット1─8の高速側の送信信号
出力端子から出力される前の信号の何れかを選択して、
低速ユニット内の受信信号伝送経路3′上に出力する。
5、第3の信号選択手段9、および、エラー検出手段7
′の機能は、前記本発明の第7の形態におけると同じで
ある。第2の信号選択手段8は、当該低速ユニット1─
8の高速側の受信信号入力端子から入力された受信信号
、または、当該低速ユニット1─8の高速側の送信信号
出力端子から出力される前の信号の何れかを選択して、
低速ユニット内の受信信号伝送経路3′上に出力する。
【0025】図9は本発明の第9の形態における低速ユ
ニットの基本構成を示すものである。図9において、1
−9は低速ユニット、2および2′は、それぞれ、低速
ユニット内の低速側および高速側の送信信号伝送経路、
3は低速ユニット内の低速側受信信号伝送経路、3′は
低速ユニット内の高速側受信信号伝送経路、4は試験信
号発生手段、5は第1の信号選択手段、7″はエラー検
出手段、11は第4の信号選択手段、そして、10はエ
ラー検出手段である。
ニットの基本構成を示すものである。図9において、1
−9は低速ユニット、2および2′は、それぞれ、低速
ユニット内の低速側および高速側の送信信号伝送経路、
3は低速ユニット内の低速側受信信号伝送経路、3′は
低速ユニット内の高速側受信信号伝送経路、4は試験信
号発生手段、5は第1の信号選択手段、7″はエラー検
出手段、11は第4の信号選択手段、そして、10はエ
ラー検出手段である。
【0026】試験信号発生手段4、および、第1の信号
選択手段5の機能は、前記本発明の第1の形態における
と同じである。第4の信号選択手段11は、当該低速ユ
ニット1─9の低速側の送信信号入力端子から、低速ユ
ニット内の低速側送信信号伝送経路2を介して入力され
た送信信号、または、当該低速ユニット1─9の高速側
の受信信号入力端子から、低速ユニット内の高速側受信
信号伝送経路3′を介して入力された送信信号の何れか
を選択して、前記エラー検出手段7″に供給する。
選択手段5の機能は、前記本発明の第1の形態における
と同じである。第4の信号選択手段11は、当該低速ユ
ニット1─9の低速側の送信信号入力端子から、低速ユ
ニット内の低速側送信信号伝送経路2を介して入力され
た送信信号、または、当該低速ユニット1─9の高速側
の受信信号入力端子から、低速ユニット内の高速側受信
信号伝送経路3′を介して入力された送信信号の何れか
を選択して、前記エラー検出手段7″に供給する。
【0027】エラー検出手段7″は、上記の第4の信号
選択手段11から供給された信号をモニタして、前記所
定の試験信号との違いを検出する。図10は本発明の第
10の形態における低速ユニットの基本構成を示すもの
である。図10において、1−10は低速ユニット、2
および2′は、それぞれ、低速ユニット内の低速側およ
び高速側の送信信号伝送経路、3は低速ユニット内の低
速側受信信号伝送経路、3′は低速ユニット内の高速側
受信信号伝送経路、4は試験信号発生手段、5は第1の
信号選択手段、7″はエラー検出手段、11は第4の信
号選択手段、10はエラー検出手段、そして、第2の信
号選択手段である。
選択手段11から供給された信号をモニタして、前記所
定の試験信号との違いを検出する。図10は本発明の第
10の形態における低速ユニットの基本構成を示すもの
である。図10において、1−10は低速ユニット、2
および2′は、それぞれ、低速ユニット内の低速側およ
び高速側の送信信号伝送経路、3は低速ユニット内の低
速側受信信号伝送経路、3′は低速ユニット内の高速側
受信信号伝送経路、4は試験信号発生手段、5は第1の
信号選択手段、7″はエラー検出手段、11は第4の信
号選択手段、10はエラー検出手段、そして、第2の信
号選択手段である。
【0028】試験信号発生手段4、第1の信号選択手段
5、第4の信号選択手段11、および、エラー検出手段
7″の機能は、前記本発明の第9の形態におけると同じ
である。第2の信号選択手段8は、当該低速ユニット1
─10の高速側の受信信号入力端子から入力された受信
信号、または、当該低速ユニット1─10の高速側の送
信信号出力端子から出力される前の信号の何れかを選択
して、低速ユニット内の受信信号伝送経路3′上に出力
する。
5、第4の信号選択手段11、および、エラー検出手段
7″の機能は、前記本発明の第9の形態におけると同じ
である。第2の信号選択手段8は、当該低速ユニット1
─10の高速側の受信信号入力端子から入力された受信
信号、または、当該低速ユニット1─10の高速側の送
信信号出力端子から出力される前の信号の何れかを選択
して、低速ユニット内の受信信号伝送経路3′上に出力
する。
【0029】図11は本発明の第11の形態における低
速ユニットの基本構成を示すものである。図11におい
て、1−11は低速ユニット、2,2′,および,2″
は、それぞれ、低速ユニット内の低速側から高速側に到
る送信信号伝送経路、3″,3′,および,3は、それ
ぞれ、低速ユニット内の高速側から低速側に到る受信信
号伝送経路、4は試験信号発生手段、5は第1の信号選
択手段、7″はエラー検出手段、11は第4の信号選択
手段、そして、10はエラー検出手段である。
速ユニットの基本構成を示すものである。図11におい
て、1−11は低速ユニット、2,2′,および,2″
は、それぞれ、低速ユニット内の低速側から高速側に到
る送信信号伝送経路、3″,3′,および,3は、それ
ぞれ、低速ユニット内の高速側から低速側に到る受信信
号伝送経路、4は試験信号発生手段、5は第1の信号選
択手段、7″はエラー検出手段、11は第4の信号選択
手段、そして、10はエラー検出手段である。
【0030】試験信号発生手段4、第1の信号選択手段
5、第4の信号選択手段11、および、エラー検出手段
7″の機能は、前記本発明の第9の形態におけると同じ
である。第3の信号選択手段9は、当該低速ユニット1
─11の低速側の送信信号入力端子から、低速ユニット
内の低速側送信信号伝送経路2を介して入力された送信
信号、または、当該低速ユニット1─11の高速側の受
信信号入力端子から、低速ユニット内の高速側受信信号
伝送経路3′を介して入力された送信信号の何れかを選
択して、当該低速ユニット1─11の該第3の信号選択
手段9から前記第1の信号選択手段5に到る送信信号伝
送経路2′上に出力する。
5、第4の信号選択手段11、および、エラー検出手段
7″の機能は、前記本発明の第9の形態におけると同じ
である。第3の信号選択手段9は、当該低速ユニット1
─11の低速側の送信信号入力端子から、低速ユニット
内の低速側送信信号伝送経路2を介して入力された送信
信号、または、当該低速ユニット1─11の高速側の受
信信号入力端子から、低速ユニット内の高速側受信信号
伝送経路3′を介して入力された送信信号の何れかを選
択して、当該低速ユニット1─11の該第3の信号選択
手段9から前記第1の信号選択手段5に到る送信信号伝
送経路2′上に出力する。
【0031】図12は本発明の第12の形態における低
速ユニットの基本構成を示すものである。図12におい
て、1−12は低速ユニット、2,2′,および,2″
は、それぞれ、低速ユニット内の低速側から高速側に到
る送信信号伝送経路、3″,3′,および,3は、それ
ぞれ、低速ユニット内の高速側から低速側に到る受信信
号伝送経路、4は試験信号発生手段、5は第1の信号選
択手段、7″はエラー検出手段、8は第2の信号選択手
段、11は第4の信号選択手段、そして、10はエラー
検出手段である。
速ユニットの基本構成を示すものである。図12におい
て、1−12は低速ユニット、2,2′,および,2″
は、それぞれ、低速ユニット内の低速側から高速側に到
る送信信号伝送経路、3″,3′,および,3は、それ
ぞれ、低速ユニット内の高速側から低速側に到る受信信
号伝送経路、4は試験信号発生手段、5は第1の信号選
択手段、7″はエラー検出手段、8は第2の信号選択手
段、11は第4の信号選択手段、そして、10はエラー
検出手段である。
【0032】試験信号発生手段4、第1の信号選択手段
5、第2の信号選択手段8、第4の信号選択手段11、
および、エラー検出手段7″の機能は、前記本発明の第
10の形態におけると同じである。第3の信号選択手段
9は、当該低速ユニット1─12の低速側の送信信号入
力端子から、低速ユニット内の低速側送信信号伝送経路
2を介して入力された送信信号、または、当該低速ユニ
ット1─12の高速側の受信信号入力端子から、低速ユ
ニット内の高速側受信信号伝送経路3′を介して入力さ
れた送信信号の何れかを選択して、当該低速ユニット1
─12の該第3の信号選択手段9から前記第1の信号選
択手段5に到る送信信号伝送経路2′上に出力する。
5、第2の信号選択手段8、第4の信号選択手段11、
および、エラー検出手段7″の機能は、前記本発明の第
10の形態におけると同じである。第3の信号選択手段
9は、当該低速ユニット1─12の低速側の送信信号入
力端子から、低速ユニット内の低速側送信信号伝送経路
2を介して入力された送信信号、または、当該低速ユニ
ット1─12の高速側の受信信号入力端子から、低速ユ
ニット内の高速側受信信号伝送経路3′を介して入力さ
れた送信信号の何れかを選択して、当該低速ユニット1
─12の該第3の信号選択手段9から前記第1の信号選
択手段5に到る送信信号伝送経路2′上に出力する。
【0033】
【作用】図1に低速ユニットの基本構成が示されるよう
な、本発明の第1の形態においては、各低速ユニット1
─1が試験信号発生手段4を内蔵し、自己診断時には、
図示しないソフトウエア制御によって、各低速ユニット
1─1自身から試験信号を発生し、第1の信号選択手段
5によって主信号と切り換えて高速側へ送信することが
できる。これにより、図15の構成におけるように、各
低速ユニットからの自己診断毎にパルスパターン発生器
98を繋ぎ変えることなく、図15の破線A,B,ある
いは、Cで示すようなループバックを行って、自己診断
を行うことができる。
な、本発明の第1の形態においては、各低速ユニット1
─1が試験信号発生手段4を内蔵し、自己診断時には、
図示しないソフトウエア制御によって、各低速ユニット
1─1自身から試験信号を発生し、第1の信号選択手段
5によって主信号と切り換えて高速側へ送信することが
できる。これにより、図15の構成におけるように、各
低速ユニットからの自己診断毎にパルスパターン発生器
98を繋ぎ変えることなく、図15の破線A,B,ある
いは、Cで示すようなループバックを行って、自己診断
を行うことができる。
【0034】図2に低速ユニットの基本構成が示される
ような、本発明の第2の形態においては、上記の第1の
形態と同様の機能を有するのに加えて、第2の信号選択
手段8を設けたことにより、自己診断時には、図示しな
いソフトウエア制御によって、図15のAと同様のルー
プバックが人の手を借りることなく行い得る。図3に低
速ユニットの基本構成が示されるような、本発明の第3
の形態においては、上記の第1の形態と同様の機能を有
するのに加えて、各低速ユニット1─3の受信信号伝送
経路3 ′にエラー検出手段7を設けたことにより、図
15の構成におけるように、各低速ユニットからの自己
診断毎にエラー検出器99を繋ぎ変えることなく、図1
5の破線A,B,あるいは、Cで示すようなループバッ
クを行って、自己診断を行うことができる。
ような、本発明の第2の形態においては、上記の第1の
形態と同様の機能を有するのに加えて、第2の信号選択
手段8を設けたことにより、自己診断時には、図示しな
いソフトウエア制御によって、図15のAと同様のルー
プバックが人の手を借りることなく行い得る。図3に低
速ユニットの基本構成が示されるような、本発明の第3
の形態においては、上記の第1の形態と同様の機能を有
するのに加えて、各低速ユニット1─3の受信信号伝送
経路3 ′にエラー検出手段7を設けたことにより、図
15の構成におけるように、各低速ユニットからの自己
診断毎にエラー検出器99を繋ぎ変えることなく、図1
5の破線A,B,あるいは、Cで示すようなループバッ
クを行って、自己診断を行うことができる。
【0035】図4に低速ユニットの基本構成が示される
ような、本発明の第4の形態においては、上記の第3の
形態と同様の機能を有するのに加えて、第2の信号選択
手段8を設けたことにより、自己診断時には、図示しな
いソフトウエア制御によって、図15のAと同様のルー
プバックが人の手を借りることなく行い得る。図5に低
速ユニットの基本構成が示されるような、本発明の第5
の形態においては、上記の第1の形態と同様の機能を有
するのに加えて、各低速ユニット1─5の送信信号入力
端子から前記第1の信号選択手段5に到る送信信号伝送
経路2に、エラー検出手段7′を設けたことにより、も
し、この低速ユニット1─5の低速側の送信信号入力端
子と受信信号出力端子とを接続すれば、試験信号発生手
段4から出力された試験信号は、第1の信号選択手段5
を介して高速側に送信され、図15の破線A,B,ある
いは、Cで示すようなループバックを介して当該低速ユ
ニット1─5の高速側受信信号入力端子→受信信号伝送
経路3→低速側受信信号出力端子→上記の低速側の送信
信号入力端子と受信信号出力端子との接続→低速側送信
信号入力端子→低速側送信信号伝送経路2の経路でエラ
ー検出手段7′に戻ることになり、上記の各低速ユニッ
ト1─5の送信信号入力端子から前記第1の信号選択手
段5に到る送信信号伝送経路2をも含めた経路について
自己診断時を行うことができる。
ような、本発明の第4の形態においては、上記の第3の
形態と同様の機能を有するのに加えて、第2の信号選択
手段8を設けたことにより、自己診断時には、図示しな
いソフトウエア制御によって、図15のAと同様のルー
プバックが人の手を借りることなく行い得る。図5に低
速ユニットの基本構成が示されるような、本発明の第5
の形態においては、上記の第1の形態と同様の機能を有
するのに加えて、各低速ユニット1─5の送信信号入力
端子から前記第1の信号選択手段5に到る送信信号伝送
経路2に、エラー検出手段7′を設けたことにより、も
し、この低速ユニット1─5の低速側の送信信号入力端
子と受信信号出力端子とを接続すれば、試験信号発生手
段4から出力された試験信号は、第1の信号選択手段5
を介して高速側に送信され、図15の破線A,B,ある
いは、Cで示すようなループバックを介して当該低速ユ
ニット1─5の高速側受信信号入力端子→受信信号伝送
経路3→低速側受信信号出力端子→上記の低速側の送信
信号入力端子と受信信号出力端子との接続→低速側送信
信号入力端子→低速側送信信号伝送経路2の経路でエラ
ー検出手段7′に戻ることになり、上記の各低速ユニッ
ト1─5の送信信号入力端子から前記第1の信号選択手
段5に到る送信信号伝送経路2をも含めた経路について
自己診断時を行うことができる。
【0036】図6に低速ユニットの基本構成が示される
ような、本発明の第6の形態においては、上記の第5の
形態と同様の機能を有するのに加えて、第2の信号選択
手段8を設けたことにより、自己診断時には、図示しな
いソフトウエア制御によって、図15のAと同様のルー
プバックが人の手を借りることなく行い得る。図7に低
速ユニットの基本構成が示されるような、本発明の第7
の形態においては、上記の第5の形態と同様の機能を有
するのに加えて、第3の信号選択手段9を設けたことに
より、自己診断時には、図示しないソフトウエア制御に
よって、前述の低速側の送信信号入力端子と受信信号出
力端子との接続に対応するループバックを実現すること
ができる。ただし、この場合には、図7に示されるよう
な、低速ユニット1─7の低速側の送信信号伝送経路2
および受信信号伝送経路3を含む経路をも含む自己診断
をするためには、本発明の第5の形態におけるような低
速側の送信信号入力端子と受信信号出力端子との接続が
必要である。
ような、本発明の第6の形態においては、上記の第5の
形態と同様の機能を有するのに加えて、第2の信号選択
手段8を設けたことにより、自己診断時には、図示しな
いソフトウエア制御によって、図15のAと同様のルー
プバックが人の手を借りることなく行い得る。図7に低
速ユニットの基本構成が示されるような、本発明の第7
の形態においては、上記の第5の形態と同様の機能を有
するのに加えて、第3の信号選択手段9を設けたことに
より、自己診断時には、図示しないソフトウエア制御に
よって、前述の低速側の送信信号入力端子と受信信号出
力端子との接続に対応するループバックを実現すること
ができる。ただし、この場合には、図7に示されるよう
な、低速ユニット1─7の低速側の送信信号伝送経路2
および受信信号伝送経路3を含む経路をも含む自己診断
をするためには、本発明の第5の形態におけるような低
速側の送信信号入力端子と受信信号出力端子との接続が
必要である。
【0037】また、対向する多重化装置内の低速ユニッ
トに、図7の構成が設けられたことにより、自己診断時
には、図示しないソフトウエア制御によって、対向する
多重化装置の低速ユニットの第3の信号選択手段9を切
り換えるコマンドを伝送することにより、図15の破線
Cと同様のループバックが構成され得る。但し、この場
合も、対向する低速ユニット1─7の低速側の送信信号
伝送経路2および受信信号伝送経路3を含む経路をも含
む自己診断をするためには、本発明の第5の形態におけ
るような低速側の送信信号入力端子と受信信号出力端子
との接続が必要である。
トに、図7の構成が設けられたことにより、自己診断時
には、図示しないソフトウエア制御によって、対向する
多重化装置の低速ユニットの第3の信号選択手段9を切
り換えるコマンドを伝送することにより、図15の破線
Cと同様のループバックが構成され得る。但し、この場
合も、対向する低速ユニット1─7の低速側の送信信号
伝送経路2および受信信号伝送経路3を含む経路をも含
む自己診断をするためには、本発明の第5の形態におけ
るような低速側の送信信号入力端子と受信信号出力端子
との接続が必要である。
【0038】図8に低速ユニットの基本構成が示される
ような、本発明の第8の形態においては、上記の第5の
形態と同様の機能を有するのに加えて、第2および第3
の信号選択手段8,9を設けたことにより、上記の本発
明の第6および第7の形態の機能を共に有している。図
9に低速ユニットの基本構成が示されるような、本発明
の第9の形態においては、上記の第1の形態と同様の機
能を有するのに加えて、第4の信号選択手段11および
該第4の信号選択手段11の出力をモニタするエラー検
出手段7″設けたことにより、自己診断時には、図示し
ないソフトウエア制御によって、第4の信号選択手段1
1を適当に切り換えることにより、前述の第3の形態、
または、第5の形態の何れの構成をも実現できる。
ような、本発明の第8の形態においては、上記の第5の
形態と同様の機能を有するのに加えて、第2および第3
の信号選択手段8,9を設けたことにより、上記の本発
明の第6および第7の形態の機能を共に有している。図
9に低速ユニットの基本構成が示されるような、本発明
の第9の形態においては、上記の第1の形態と同様の機
能を有するのに加えて、第4の信号選択手段11および
該第4の信号選択手段11の出力をモニタするエラー検
出手段7″設けたことにより、自己診断時には、図示し
ないソフトウエア制御によって、第4の信号選択手段1
1を適当に切り換えることにより、前述の第3の形態、
または、第5の形態の何れの構成をも実現できる。
【0039】図10に低速ユニットの基本構成が示され
るような、本発明の第10の形態においては、上記の第
9の形態と同様の機能を有するのに加えて、第2の信号
選択手段8を設けたことにより、自己診断時には、図示
しないソフトウエア制御によって、図15のAと同様の
ループバックが人の手を借りることなく行い得る。図1
1に低速ユニットの基本構成が示されるような、本発明
の第11の形態においては、上記の第9の形態と同様の
機能を有するのに加えて、第3の信号選択手段9を設け
たことにより、自己診断時には、図示しないソフトウエ
ア制御によって、前述の低速側の送信信号入力端子と受
信信号出力端子との接続に対応するループバックを実現
することができる。ただし、この場合には、図7に示さ
れるような、低速ユニット1─7の低速側の送信信号伝
送経路2および受信信号伝送経路3を含む経路をも含む
自己診断をするためには、本発明の第5の形態における
ような低速側の送信信号入力端子と受信信号出力端子と
の接続が必要である。
るような、本発明の第10の形態においては、上記の第
9の形態と同様の機能を有するのに加えて、第2の信号
選択手段8を設けたことにより、自己診断時には、図示
しないソフトウエア制御によって、図15のAと同様の
ループバックが人の手を借りることなく行い得る。図1
1に低速ユニットの基本構成が示されるような、本発明
の第11の形態においては、上記の第9の形態と同様の
機能を有するのに加えて、第3の信号選択手段9を設け
たことにより、自己診断時には、図示しないソフトウエ
ア制御によって、前述の低速側の送信信号入力端子と受
信信号出力端子との接続に対応するループバックを実現
することができる。ただし、この場合には、図7に示さ
れるような、低速ユニット1─7の低速側の送信信号伝
送経路2および受信信号伝送経路3を含む経路をも含む
自己診断をするためには、本発明の第5の形態における
ような低速側の送信信号入力端子と受信信号出力端子と
の接続が必要である。
【0040】また、対向する多重化装置内の低速ユニッ
トに、図7の構成が設けられたことにより、自己診断時
には、図示しないソフトウエア制御によって、対向する
多重化装置の低速ユニットの第3の信号選択手段9を切
り換えるコマンドを伝送することにより、図15の破線
Cと同様のループバックが構成され得る。但し、この場
合も、対向する低速ユニット1─7の低速側の送信信号
伝送経路2および受信信号伝送経路3を含む経路をも含
む自己診断をするためには、本発明の第5の形態におけ
るような低速側の送信信号入力端子と受信信号出力端子
との接続が必要である。
トに、図7の構成が設けられたことにより、自己診断時
には、図示しないソフトウエア制御によって、対向する
多重化装置の低速ユニットの第3の信号選択手段9を切
り換えるコマンドを伝送することにより、図15の破線
Cと同様のループバックが構成され得る。但し、この場
合も、対向する低速ユニット1─7の低速側の送信信号
伝送経路2および受信信号伝送経路3を含む経路をも含
む自己診断をするためには、本発明の第5の形態におけ
るような低速側の送信信号入力端子と受信信号出力端子
との接続が必要である。
【0041】図12に低速ユニットの基本構成が示され
るような、本発明の第12の形態においては、上記の第
9の形態と同様の機能を有するのに加えて、第2および
第3の信号選択手段8,9を設けたことにより、上記の
本発明の第10および第11の形態の機能を共に有して
いる。
るような、本発明の第12の形態においては、上記の第
9の形態と同様の機能を有するのに加えて、第2および
第3の信号選択手段8,9を設けたことにより、上記の
本発明の第10および第11の形態の機能を共に有して
いる。
【0042】
【実施例】図13は本発明の一実施例として、前述のS
ONET(Synchronous OpticalN
etwork)方式の多重化装置に、上記の本発明の第
12の形態を適用した構成を示すものである。前述の図
12の構成によれば、本発明の他の全ての形態の機能が
実現できる。
ONET(Synchronous OpticalN
etwork)方式の多重化装置に、上記の本発明の第
12の形態を適用した構成を示すものである。前述の図
12の構成によれば、本発明の他の全ての形態の機能が
実現できる。
【0043】図13において、101aおよび101b
は低速(LS)ユニット、102aおよび102bは高
速(多重化,あるいは、HS)ユニット、90および9
1は光伝送路である。図13において、複数の低速ユニ
ット101aおよび高速ユニット102aからなる構成
は、a側の端局に設けられた多重化装置に対応し、複数
の低速ユニット101bおよび高速ユニット101bか
らなる構成は、a側の端局に設けられた多重化装置に対
応する。
は低速(LS)ユニット、102aおよび102bは高
速(多重化,あるいは、HS)ユニット、90および9
1は光伝送路である。図13において、複数の低速ユニ
ット101aおよび高速ユニット102aからなる構成
は、a側の端局に設けられた多重化装置に対応し、複数
の低速ユニット101bおよび高速ユニット101bか
らなる構成は、a側の端局に設けられた多重化装置に対
応する。
【0044】a側の端局に設けられた多重化装置におい
て、44は低速側送信信号入力端子であって、ここから
は、例えば、伝送速度44.736MHzのDS3のS
−IN(Digital Signal−level
3Send−IN)信号が入力される。また、45は、
低速側受信信号、すなわち、DS3のR−OUT信号出
力端子である。SONETに従い、各低速ユニットは、
上記のDS3の信号を51.84MHzのSTS−1(
Synchronous Transport lev
el 1) の信号に変換、または、逆変換を行う。高
速(多重化)ユニット102aおよび102bは、それ
ぞれ、上記のSTS−1の信号を多重化してSTS−N
信号(Nは整数)とし、更に、光−電気変換によって光
信号OC−N(Optical Carrier le
vel N)に変換して光伝送路90上に送出し、また
、光伝送路91上を伝送された光信号OC−Nを光−電
気変換によってSTS−N信号に変換し、複数の低速ユ
ニット101aに分配する。
て、44は低速側送信信号入力端子であって、ここから
は、例えば、伝送速度44.736MHzのDS3のS
−IN(Digital Signal−level
3Send−IN)信号が入力される。また、45は、
低速側受信信号、すなわち、DS3のR−OUT信号出
力端子である。SONETに従い、各低速ユニットは、
上記のDS3の信号を51.84MHzのSTS−1(
Synchronous Transport lev
el 1) の信号に変換、または、逆変換を行う。高
速(多重化)ユニット102aおよび102bは、それ
ぞれ、上記のSTS−1の信号を多重化してSTS−N
信号(Nは整数)とし、更に、光−電気変換によって光
信号OC−N(Optical Carrier le
vel N)に変換して光伝送路90上に送出し、また
、光伝送路91上を伝送された光信号OC−Nを光−電
気変換によってSTS−N信号に変換し、複数の低速ユ
ニット101aに分配する。
【0045】各低速ユニット101a自体の自己診断を
行う時には、例えば、破線Eに示されるように低速ユニ
ット101aの低速側の外部入出力端子を接続し、ソフ
トウエア制御によってセレクタ34をパルスパターン発
生器33側に切り換え、セレクタ36をループバック経
路Dを選択するように切り換え、セレクタ38が送信信
号伝送路側を選択するように切り換える。これにより、
パルスパターン発生器33→セレクタ34→経路D→セ
レクタ36→出力端子45→入力端子44→リモートル
ープバック回路37a→セレクタ38→エラー検出回路
39からなる経路によって、パルスパターン発生器33
からの試験信号が正常に伝送されるか否かの自己診断が
行い得る。この自己診断は、例えば、低速ユニットの増
設時等において、低速ユニットの良否判定に使用され得
る。
行う時には、例えば、破線Eに示されるように低速ユニ
ット101aの低速側の外部入出力端子を接続し、ソフ
トウエア制御によってセレクタ34をパルスパターン発
生器33側に切り換え、セレクタ36をループバック経
路Dを選択するように切り換え、セレクタ38が送信信
号伝送路側を選択するように切り換える。これにより、
パルスパターン発生器33→セレクタ34→経路D→セ
レクタ36→出力端子45→入力端子44→リモートル
ープバック回路37a→セレクタ38→エラー検出回路
39からなる経路によって、パルスパターン発生器33
からの試験信号が正常に伝送されるか否かの自己診断が
行い得る。この自己診断は、例えば、低速ユニットの増
設時等において、低速ユニットの良否判定に使用され得
る。
【0046】多重化装置単体の自己診断を行う際には、
図13において破線Bに示されるように、多重化装置a
の光信号出力を光信号入力にループバックさせた後、低
速ユニット101a内のセレクタ34をパルスパターン
発生回路33側に切り換え、セレクタ36を光信号入力
端子側に切り換え、セレクタ38は、低速ユニット10
1a内の受信信号伝送経路側の信号を選択するように切
り換える。これにより、パルスパターン発生器33→セ
レクタ34→多重化装置の光信号出力端子→経路B→光
信号入力端子→セレクタ36→セレクタ38→エラー検
出回路39からなる経路によって、パルスパターン発生
器33からの試験信号が正常に伝送されるか否かの自己
診断が行い得る。
図13において破線Bに示されるように、多重化装置a
の光信号出力を光信号入力にループバックさせた後、低
速ユニット101a内のセレクタ34をパルスパターン
発生回路33側に切り換え、セレクタ36を光信号入力
端子側に切り換え、セレクタ38は、低速ユニット10
1a内の受信信号伝送経路側の信号を選択するように切
り換える。これにより、パルスパターン発生器33→セ
レクタ34→多重化装置の光信号出力端子→経路B→光
信号入力端子→セレクタ36→セレクタ38→エラー検
出回路39からなる経路によって、パルスパターン発生
器33からの試験信号が正常に伝送されるか否かの自己
診断が行い得る。
【0047】対向する多重化装置とのパス間の自己診断
を行う際には、前述のように、ソフトウエア制御によっ
て多重化装置102a側から多重化装置102b内の目
的の低速ユニット101bに対してコマンドを伝送する
ことにより、対向する多重化装置102b内の目的の低
速ユニット101b内のリモートループバック回路37
bをリモートループバック状態に切り換える。そして、
自装置の低速ユニット101a内の切り換え状態は、上
記の自装置単体の自己診断と同様に設定する。これによ
り、パルスパターン発生器33→セレクタ34→多重化
装置102aの光信号出力端子→光伝送路90→多重化
装置102bの光信号入力端子→低速ユニット101b
→ループバック経路F→リモートループバック回路37
b→多重化装置102bの光信号出力端子→光伝送路9
1→多重化装置102aの光信号入力端子→低速ユニッ
ト101a内のセレクタ36→セレクタ38→エラー検
出回路39からなる経路によって、自装置の低速ユニッ
ト101a内のパルスパターン発生器33からの試験信
号が上記のパスを経由して正常に伝送されるか否かの自
己診断が行い得る。
を行う際には、前述のように、ソフトウエア制御によっ
て多重化装置102a側から多重化装置102b内の目
的の低速ユニット101bに対してコマンドを伝送する
ことにより、対向する多重化装置102b内の目的の低
速ユニット101b内のリモートループバック回路37
bをリモートループバック状態に切り換える。そして、
自装置の低速ユニット101a内の切り換え状態は、上
記の自装置単体の自己診断と同様に設定する。これによ
り、パルスパターン発生器33→セレクタ34→多重化
装置102aの光信号出力端子→光伝送路90→多重化
装置102bの光信号入力端子→低速ユニット101b
→ループバック経路F→リモートループバック回路37
b→多重化装置102bの光信号出力端子→光伝送路9
1→多重化装置102aの光信号入力端子→低速ユニッ
ト101a内のセレクタ36→セレクタ38→エラー検
出回路39からなる経路によって、自装置の低速ユニッ
ト101a内のパルスパターン発生器33からの試験信
号が上記のパスを経由して正常に伝送されるか否かの自
己診断が行い得る。
【0048】図14は、図13の低速ユニットのより詳
細な構成の1例を示すものである。図14においては、
図13の低速ユニット101a内に示した構成に加えて
、バイポーラ/ユニポーラ変換回路48、B3ZSデコ
ーダ49、送信用メモリ50、マッピング回路51、パ
スオーバヘッド/ポインタ挿入回路52、制御発振回路
VCXO54、分周回路53、ユニポーラ/バイポーラ
変換回路64、B3ZSコーダ63、受信用メモリ61
、デマッピング回路60、パスオーバヘッド/ポインタ
検出回路58、送信側および受信側パターン発生回路5
5および59、および、PLL回路62が示されている
。この構成における試験信号の流れの1例を以下に説明
する。
細な構成の1例を示すものである。図14においては、
図13の低速ユニット101a内に示した構成に加えて
、バイポーラ/ユニポーラ変換回路48、B3ZSデコ
ーダ49、送信用メモリ50、マッピング回路51、パ
スオーバヘッド/ポインタ挿入回路52、制御発振回路
VCXO54、分周回路53、ユニポーラ/バイポーラ
変換回路64、B3ZSコーダ63、受信用メモリ61
、デマッピング回路60、パスオーバヘッド/ポインタ
検出回路58、送信側および受信側パターン発生回路5
5および59、および、PLL回路62が示されている
。この構成における試験信号の流れの1例を以下に説明
する。
【0049】パルスパターン発生器33においては、制
御発振回路VCXO54が発生するクロックをM/N分
周して発生した近似的なDS3レートクロックを参照し
て試験信号が作成される。この試験信号はセレクタ34
aにて選択されると、送信用メモリ50に一旦書き込ま
れる。この信号は、上記の制御発振回路VCXO54の
クロックに同期して読み出され、マッピング回路51に
おいてSONETのSTS−1フォーマットが形成され
、更に、パスオーバヘッド/ポインタ挿入回路52にお
いて、SONETのパスオーバヘッドおよびポインタが
挿入され、STS−1 S−OUT端子を介して高速
ユニット101bに供給される。
御発振回路VCXO54が発生するクロックをM/N分
周して発生した近似的なDS3レートクロックを参照し
て試験信号が作成される。この試験信号はセレクタ34
aにて選択されると、送信用メモリ50に一旦書き込ま
れる。この信号は、上記の制御発振回路VCXO54の
クロックに同期して読み出され、マッピング回路51に
おいてSONETのSTS−1フォーマットが形成され
、更に、パスオーバヘッド/ポインタ挿入回路52にお
いて、SONETのパスオーバヘッドおよびポインタが
挿入され、STS−1 S−OUT端子を介して高速
ユニット101bに供給される。
【0050】この信号は、上記のようなループバック経
路を経由して、セレクタ36の出力に現れ、パスオーバ
ヘッド/ポインタ検出回路58においてパスオーバヘッ
ドおよびポインタが分離され、デマッピング回路60に
てSTS−1フォーマットからDS−3フォーマットに
デマッピングされ、受信用メモリ61に一旦書き込んだ
後、PLL回路62の出力に同期して読み出すことによ
りジッタ抑制を行った後、B3ZSコーダ63にてNR
Z信号からB3ZS(Bipolar 3 Zero)
信号に変換され、更に、ユニポーラ/バイポーラ変換回
路64にてバイポーラ信号に変換されて、DS3信号と
して低速側DS3 R−OUT端子45より出力され
る。
路を経由して、セレクタ36の出力に現れ、パスオーバ
ヘッド/ポインタ検出回路58においてパスオーバヘッ
ドおよびポインタが分離され、デマッピング回路60に
てSTS−1フォーマットからDS−3フォーマットに
デマッピングされ、受信用メモリ61に一旦書き込んだ
後、PLL回路62の出力に同期して読み出すことによ
りジッタ抑制を行った後、B3ZSコーダ63にてNR
Z信号からB3ZS(Bipolar 3 Zero)
信号に変換され、更に、ユニポーラ/バイポーラ変換回
路64にてバイポーラ信号に変換されて、DS3信号と
して低速側DS3 R−OUT端子45より出力され
る。
【0051】上記の出力は、例えば、低速側DS3
R−OUT端子45とDS3 S−IN端子44とを
同軸ケーブルによって接続(破線E)することにより、
DS3S−IN端子44から再び低速ユニット101a
に入力されて、バイポーラ/ユニポーラ変換回路48に
てユニポーラ信号に変換され、セレクタ38を介してエ
ラー検出回路39にてモニタされる。
R−OUT端子45とDS3 S−IN端子44とを
同軸ケーブルによって接続(破線E)することにより、
DS3S−IN端子44から再び低速ユニット101a
に入力されて、バイポーラ/ユニポーラ変換回路48に
てユニポーラ信号に変換され、セレクタ38を介してエ
ラー検出回路39にてモニタされる。
【0052】こうして、低速ユニット101aが図14
の構成を有する場合の自己診断が行われる。なお、上記
の構成における、セレクタおよびリモートループバック
等の制御は、図示しないコントロールユニットから行う
。コントロールユニットから各セレクタおよびリモート
ループバック等の制御対象を制御する際には、コントロ
ールユニットは、各セレクタおよびリモートループバッ
ク等を指定するアドレス信号を出力する。各低速ユニッ
トは、このアドレス信号を受信し、図示しないデコーダ
によって、自ユニット内の制御対象を指定するアドレス
信号を検出し、このデコーダ出力として、自ユニット内
のセレクタおよびリモートループバック等を制御する。
の構成を有する場合の自己診断が行われる。なお、上記
の構成における、セレクタおよびリモートループバック
等の制御は、図示しないコントロールユニットから行う
。コントロールユニットから各セレクタおよびリモート
ループバック等の制御対象を制御する際には、コントロ
ールユニットは、各セレクタおよびリモートループバッ
ク等を指定するアドレス信号を出力する。各低速ユニッ
トは、このアドレス信号を受信し、図示しないデコーダ
によって、自ユニット内の制御対象を指定するアドレス
信号を検出し、このデコーダ出力として、自ユニット内
のセレクタおよびリモートループバック等を制御する。
【0053】また、対向する多重化装置の低速ユニット
内のセレクタおよびリモートループバック等を制御する
際にも、同様に、所定のアドレス信号によって各低速ユ
ニットに対向する低速ユニットにコマンド情報を与える
。これらのコマンド情報は、例えば、図14のパスオー
バヘッド/ポインタ挿入回路52において、パスオーバ
ヘッド情報の一部として挿入され、対向する多重化装置
の目的の低速ユニットに伝送される。この場合、対向す
る多重化装置の目的の低速ユニットにおいては、図14
のパスオーバヘッド/ポインタ検出回路58において、
これらのコマンド情報を分離し、これらのコマンド情報
に基づいて自ユニット内のセレクタおよびリモートルー
プバック等を制御する。
内のセレクタおよびリモートループバック等を制御する
際にも、同様に、所定のアドレス信号によって各低速ユ
ニットに対向する低速ユニットにコマンド情報を与える
。これらのコマンド情報は、例えば、図14のパスオー
バヘッド/ポインタ挿入回路52において、パスオーバ
ヘッド情報の一部として挿入され、対向する多重化装置
の目的の低速ユニットに伝送される。この場合、対向す
る多重化装置の目的の低速ユニットにおいては、図14
のパスオーバヘッド/ポインタ検出回路58において、
これらのコマンド情報を分離し、これらのコマンド情報
に基づいて自ユニット内のセレクタおよびリモートルー
プバック等を制御する。
【0054】さらに、上記のエラー検出回路の出力は、
専用の信号線によって上記のコントロールユニットに収
集される。上記のコントロールユニットは、MPU、プ
ログラムROM、RAM、オペレータとのインターフェ
イス、および、上記の各低速および高速ユニットとの間
のインターフェイス等を備えたマイクロコンピュータに
よって実現される。
専用の信号線によって上記のコントロールユニットに収
集される。上記のコントロールユニットは、MPU、プ
ログラムROM、RAM、オペレータとのインターフェ
イス、および、上記の各低速および高速ユニットとの間
のインターフェイス等を備えたマイクロコンピュータに
よって実現される。
【0055】
【発明の効果】以上説明したように、本発明によれば、
複数の低速ユニットと多重化ユニットとからなる多重化
装置において、各低速ユニット、当該多重化装置、およ
び、対向局の多重化装置との間の前述の経路のそれぞれ
における自己診断を容易に行うことができるようになる
。
複数の低速ユニットと多重化ユニットとからなる多重化
装置において、各低速ユニット、当該多重化装置、およ
び、対向局の多重化装置との間の前述の経路のそれぞれ
における自己診断を容易に行うことができるようになる
。
【図1】本発明の第1の形態における低速ユニットの基
本構成を示す図である。
本構成を示す図である。
【図2】本発明の第2の形態における低速ユニットの基
本構成を示す図である。
本構成を示す図である。
【図3】本発明の第3の形態における低速ユニットの基
本構成を示す図である。
本構成を示す図である。
【図4】本発明の第4の形態における低速ユニットの基
本構成を示す図である。
本構成を示す図である。
【図5】本発明の第5の形態における低速ユニットの基
本構成を示す図である。
本構成を示す図である。
【図6】本発明の第6の形態における低速ユニットの基
本構成を示す図である。
本構成を示す図である。
【図7】本発明の第7の形態における低速ユニットの基
本構成を示す図である。
本構成を示す図である。
【図8】本発明の第8の形態における低速ユニットの基
本構成を示す図である。
本構成を示す図である。
【図9】本発明の第9の形態における低速ユニットの基
本構成を示す図である。
本構成を示す図である。
【図10】本発明の第10の形態における低速ユニット
の基本構成を示す図である。
の基本構成を示す図である。
【図11】本発明の第11の形態における低速ユニット
の基本構成を示す図である。
の基本構成を示す図である。
【図12】本発明の第12の形態における低速ユニット
の基本構成を示す図である。
の基本構成を示す図である。
【図13】本発明の実施例の構成を示す図である。
【図14】本発明の実施例の低速ユニットの更に詳細な
構成を示す図である。
構成を示す図である。
【図15】従来の多重化装置における自己診断の説明図
である。
である。
33…パルスパターン発生回路
34,36,38…セレクタ
37a,37bト…リモートループバック回路39…エ
ラー検出回路 40a,40b…多重化回路 41a,41b…光電変換回路 42a,42b…光電変換回路 43a,43b…多重分離回路 44…低速側送信信号(DS3 S−IN)入力端子
45…低速側受信信号(DS3 R−OUT)出力端
子48…バイポーラ/ユニポーラ変換回路49…B3Z
Sデコーダ 50…送信用メモリ 51…マッピング回路 52…パスオーバヘッド/ポインタ挿入回路53…分周
回路 54…制御発振回路VCXO 58…パスオーバヘッド/ポインタ検出回路55,59
…送信側および受信側パターン発生回路60…デマッピ
ング回路 61…受信用メモリ 62…PLL回路 63…B3ZSコーダ 64…ユニポーラ/バイポーラ変換回路90,91…光
伝送路 101a,101b…低速(LS)ユニット102a,
102b…高速(多重化,あるいは、HS)ユニット
ラー検出回路 40a,40b…多重化回路 41a,41b…光電変換回路 42a,42b…光電変換回路 43a,43b…多重分離回路 44…低速側送信信号(DS3 S−IN)入力端子
45…低速側受信信号(DS3 R−OUT)出力端
子48…バイポーラ/ユニポーラ変換回路49…B3Z
Sデコーダ 50…送信用メモリ 51…マッピング回路 52…パスオーバヘッド/ポインタ挿入回路53…分周
回路 54…制御発振回路VCXO 58…パスオーバヘッド/ポインタ検出回路55,59
…送信側および受信側パターン発生回路60…デマッピ
ング回路 61…受信用メモリ 62…PLL回路 63…B3ZSコーダ 64…ユニポーラ/バイポーラ変換回路90,91…光
伝送路 101a,101b…低速(LS)ユニット102a,
102b…高速(多重化,あるいは、HS)ユニット
Claims (12)
- 【請求項1】 各々が、低速の信号を入力して多重化
装置に供給する複数の低速ユニット(1─1)と、これ
らの低速ユニットから供給された送信信号を多重化する
多重化ユニットとを有し、該多重化ユニットは、また、
伝送路上から受信した高速の受信信号を低速の信号に多
重分離して、前記複数の低速ユニットに供給し、各低速
ユニットは、この低速の信号を出力する多重化装置にお
いて、前記低速ユニット(1─1)は、それぞれ、低速
側および高速側の低速ユニット内送信信号伝送経路(2
,2′)、および、低速ユニット内受信信号伝送経路(
3)を有し、前記低速ユニットは、各々、所定の試験信
号を発生する試験信号発生手段(4)と、前記低速側の
送信信号伝送経路(2)から伝送されてきた送信信号、
または、前記所定の試験信号のうち、一方を選択して、
高速側の送信信号伝送経路(2′)に出力する第1の信
号選択手段(5)とを有してなることを特徴とする多重
化装置。 - 【請求項2】 各々が、低速の信号を入力して多重化
装置に供給する複数の低速ユニット(1─2)と、これ
らの低速ユニットから供給された送信信号を多重化する
多重化ユニットとを有し、該多重化ユニットは、また、
伝送路上から受信した高速の受信信号を低速の信号に多
重分離して、前記複数の低速ユニットに供給し、各低速
ユニットは、この低速の信号を出力する多重化装置にお
いて、前記低速ユニット(1─2)は、それぞれ、低速
側および高速側の低速ユニット内送信信号伝送経路(2
,2′)、および、低速ユニット内受信信号伝送経路(
3)を有し、前記低速ユニットは、各々、所定の試験信
号を発生する試験信号発生手段(4)と、前記低速側の
送信信号伝送経路(2)から伝送されてきた送信信号、
または、前記所定の試験信号のうち、一方を選択して、
高速側の送信信号伝送経路(2′)に出力する第1の信
号選択手段(5)と、当該低速ユニット(1─2)の高
速側の受信信号入力端子から入力された受信信号、また
は、当該低速ユニット(1─2)の高速側の送信信号出
力端子から出力される前の信号の何れかを選択して、低
速ユニット内の受信信号伝送経路(3)に出力する第2
の信号選択手段(8)とを有してなることを特徴とする
多重化装置。 - 【請求項3】 各々が、低速の信号を入力して多重化
装置に供給する複数の低速ユニット(1─3)と、これ
らの低速ユニットから供給された送信信号を多重化する
多重化ユニットとを有し、該多重化ユニットは、また、
伝送路上から受信した高速の受信信号を低速の信号に多
重分離して、前記複数の低速ユニットに供給し、各低速
ユニットは、この低速の信号を出力する多重化装置にお
いて、前記低速ユニット(1─3)は、それぞれ、低速
側および高速側の低速ユニット内送信信号伝送経路(2
,2′)、および、低速側および高速側の低速ユニット
内受信信号伝送経路(3,3′)を有し、前記低速ユニ
ットは、各々、所定の試験信号を発生する試験信号発生
手段(4)と、前記低速側の送信信号伝送経路(2)か
ら伝送されてきた送信信号、または、前記所定の試験信
号のうち、一方を選択して、高速側の送信信号伝送経路
(2′)に出力する第1の信号選択手段(5)と、当該
低速ユニット(1─3)の高速側の受信信号入力端子か
ら入力され、低速ユニット内の高速側受信信号伝送経路
(3′)を通ってきた信号をモニタして、前記所定の試
験信号との違いを検出するエラー検出手段(7)とを有
してなることを特徴とする多重化装置。 - 【請求項4】 各々が、低速の信号を入力して多重化
装置に供給する複数の低速ユニット(1─4)と、これ
らの低速ユニットから供給された送信信号を多重化する
多重化ユニットとを有し、該多重化ユニットは、また、
伝送路上から受信した高速の受信信号を低速の信号に多
重分離して、前記複数の低速ユニットに供給し、各低速
ユニットは、この低速の信号を出力する多重化装置にお
いて、前記低速ユニット(1─4)は、それぞれ、低速
側および高速側の低速ユニット内送信信号伝送経路(2
,2′)、および、低速側および高速側の低速ユニット
内受信信号伝送経路(3,3′)を有し、前記低速ユニ
ットは、各々、所定の試験信号を発生する試験信号発生
手段(4)と、前記低速側の送信信号伝送経路(2)か
ら伝送されてきた送信信号、または、前記所定の試験信
号のうち、一方を選択して、高速側の送信信号伝送経路
(2′)に出力する第1の信号選択手段(5)と、当該
低速ユニット(1─4)の高速側の受信信号入力端子か
ら入力され、低速ユニット内の高速側受信信号伝送経路
(3′)を通ってきた信号をモニタして、前記所定の試
験信号との違いを検出するエラー検出手段(7)と、当
該低速ユニット(1─4)の高速側の受信信号入力端子
から入力された受信信号、または、当該低速ユニット(
1─4)の高速側の送信信号出力端子から出力される前
の信号の何れかを選択して、高速側の低速ユニット内受
信信号伝送経路(3′)に出力する第2の信号選択手段
(8)とを有してなることを特徴とする多重化装置。 - 【請求項5】 各々が、低速の信号を入力して多重化
装置に供給する複数の低速ユニット(1─5)と、これ
らの低速ユニットから供給された送信信号を多重化する
多重化ユニットとを有し、該多重化ユニットは、また、
伝送路上から受信した高速の受信信号を低速の信号に多
重分離して、前記複数の低速ユニットに供給し、各低速
ユニットは、この低速の信号を出力する多重化装置にお
いて、前記低速ユニット(1─5)は、それぞれ、低速
側および高速側の低速ユニット内送信信号伝送経路(2
,2′)、および、低速ユニット内受信信号伝送経路(
3)を有し、前記低速ユニットは、各々、所定の試験信
号を発生する試験信号発生手段(4)と、前記低速側の
送信信号伝送経路(2)から伝送されてきた送信信号、
または、前記所定の試験信号のうち、一方を選択して、
高速側の送信信号伝送経路(2′)に出力する第1の信
号選択手段(5)と、当該低速ユニット(1─5)の低
速側の送信信号入力端子から入力され、低速ユニット内
の低速側受信信号伝送経路2を通ってきた信号をモニタ
して、前記所定の試験信号との違いを検出するエラー検
出手段(7′)とを有してなることを特徴とする多重化
装置。。 - 【請求項6】 各々が、低速の信号を入力して多重化
装置に供給する複数の低速ユニット(1─6)と、これ
らの低速ユニットから供給された送信信号を多重化する
多重化ユニットとを有し、該多重化ユニットは、また、
伝送路上から受信した高速の受信信号を低速の信号に多
重分離して、前記複数の低速ユニットに供給し、各低速
ユニットは、この低速の信号を出力する多重化装置にお
いて、前記低速ユニット(1─6)は、それぞれ、低速
側および高速側の低速ユニット内送信信号伝送経路(2
,2′)、および、低速ユニット内受信信号伝送経路(
3)を有し、前記低速ユニットは、各々、所定の試験信
号を発生する試験信号発生手段(4)と、前記低速側の
送信信号伝送経路(2)から伝送されてきた送信信号、
または、前記所定の試験信号のうち、一方を選択して、
高速側の送信信号伝送経路(2′)に出力する第1の信
号選択手段(5)と、当該低速ユニット(1─6)の低
速側の送信信号入力端子から入力され、低速ユニット内
の低速側受信信号伝送経路2を通ってきた信号をモニタ
して、前記所定の試験信号との違いを検出するエラー検
出手段(7′)と、当該低速ユニット(1─6)の高速
側の受信信号入力端子から入力された受信信号、または
、当該低速ユニット(1─6)の高速側の送信信号出力
端子から出力される前の信号の何れかを選択して、高速
側の低速ユニット内受信信号伝送経路(3′)に出力す
る第2の信号選択手段(8)とを有してなることを特徴
とする多重化装置。 - 【請求項7】 各々が、低速の信号を入力して多重化
装置に供給する複数の低速ユニット(1─8)と、これ
らの低速ユニットから供給された送信信号を多重化する
多重化ユニットとを有し、該多重化ユニットは、また、
伝送路上から受信した高速の受信信号を低速の信号に多
重分離して、前記複数の低速ユニットに供給し、各低速
ユニットは、この低速の信号を出力する多重化装置にお
いて、前記低速ユニットは、各々、試験信号発生手段(
4)と、第1の信号選択手段(5)と、第3の信号選択
手段(9)と、エラー検出手段(7′)と、当該低速ユ
ニットの低速側送信信号入力端子から前記第3の信号選
択手段(9)に到る第1の送信信号伝送経路(2)と、
該第3の信号選択手段(9)から前記第1の信号選択手
段(5)に到る第2の送信信号伝送経路(2′)と、該
第1の信号選択手段(5)から当該低速ユニットの高速
側送信信号出力端子に到る第3の送信信号伝送経路(2
″)と、当該低速ユニットの受信信号入力端子から前記
第3の信号選択手段(9)の入力に到る第1の受信信号
伝送経路(3′)と、前記第3の信号選択手段(9)の
入力から当該低速ユニットの受信信号出力端子に到る第
2の受信信号伝送経路(3)とを有し、前記試験信号発
生手段(4)は、所定の試験信号を発生し、第1の信号
選択手段(5)と、前記第2の送信信号伝送経路(2′
)から伝送されてきた送信信号、または、前記所定の試
験信号のうち、一方を選択して、前記第3の送信信号伝
送経路(2″)に出力し、前記第3の信号選択手段(9
)は、当該低速ユニット(1─8)の低速側の送信信号
入力端子から、前記第1の送信信号伝送経路(2)を介
して入力された送信信号、または、当該低速ユニット(
1─8)の高速側の受信信号入力端子から、前記第2の
受信信号伝送経路(3′)を介して入力された送信信号
の何れかを選択して、自らから前記第1の信号選択手段
(5)に到る前記第2の送信信号伝送経路(2′)上に
出力し、前記エラー検出手段(7′)は、当該低速ユニ
ット(1─8)の低速側の送信信号入力端子から入力さ
れ、前記第3の信号選択手段(9)から前記第1の信号
選択手段(5)に到る前記第2の送信信号伝送経路(2
′)を通ってきた信号をモニタして、前記所定の試験信
号との違いを検出することを特徴とする多重化装置。 - 【請求項8】 各々が、低速の信号を入力して多重化
装置に供給する複数の低速ユニット(1─8)と、これ
らの低速ユニットから供給された送信信号を多重化する
多重化ユニットとを有し、該多重化ユニットは、また、
伝送路上から受信した高速の受信信号を低速の信号に多
重分離して、前記複数の低速ユニットに供給し、各低速
ユニットは、この低速の信号を出力する多重化装置にお
いて、前記低速ユニットは、各々、試験信号発生手段(
4)と、第1の信号選択手段(5)と、第2の信号選択
手段(8)と、第3の信号選択手段(9)と、エラー検
出手段(7′)と、当該低速ユニットの低速側送信信号
入力端子から前記第3の信号選択手段(9)に到る第1
の送信信号伝送経路(2)と、該第3の信号選択手段(
9)から前記第1の信号選択手段(5)に到る第2の送
信信号伝送経路(2′)と、該第1の信号選択手段(5
)から当該低速ユニットの高速側送信信号出力端子に到
る第3の送信信号伝送経路(2″)と、前記第2の信号
選択手段(8)の出力から前記第3の信号選択手段(9
)の入力に到る第1の受信信号伝送経路(3′)と、前
記第3の信号選択手段(9)の入力から当該低速ユニッ
トの受信信号出力端子に到る第2の受信信号伝送経路(
3)とを有し、前記試験信号発生手段(4)は、所定の
試験信号を発生し、第1の信号選択手段(5)と、前記
第2の送信信号伝送経路(2′)から伝送されてきた送
信信号、または、前記所定の試験信号のうち、一方を選
択して、前記第3の送信信号伝送経路(2″)に出力し
、前記第2の信号選択手段(8)は、当該低速ユニット
(1─8)の高速側の受信信号入力端子から入力された
受信信号、または、当該低速ユニット(1─8)の高速
側の送信信号出力端子から出力される前の信号の何れか
を選択して、前記第1の受信信号伝送経路(3″)に出
力し、前記第3の信号選択手段(9)は、当該低速ユニ
ット(1─8)の低速側の送信信号入力端子から、前記
第1の送信信号伝送経路(2)を介して入力された送信
信号、または、当該低速ユニット(1─8)の高速側の
受信信号入力端子から、前記第2の受信信号伝送経路(
3′)を介して入力された送信信号の何れかを選択して
、自らから前記第1の信号選択手段(5)に到る前記第
2の送信信号伝送経路(2′)上に出力し、前記エラー
検出手段(7′)は、当該低速ユニット(1─8)の低
速側の送信信号入力端子から入力され、前記第3の信号
選択手段(9)から前記第1の信号選択手段(5)に到
る前記第2の送信信号伝送経路(2′)を通ってきた信
号をモニタして、前記所定の試験信号との違いを検出す
ることを特徴とする多重化装置。 - 【請求項9】 各々が、低速の信号を入力して多重化
装置に供給する複数の低速ユニット(1─9)と、これ
らの低速ユニットから供給された送信信号を多重化する
多重化ユニットとを有し、該多重化ユニットは、また、
伝送路上から受信した高速の受信信号を低速の信号に多
重分離して、前記複数の低速ユニットに供給し、各低速
ユニットは、この低速の信号を出力する多重化装置にお
いて、前記低速ユニット(1─9)は、それぞれ、低速
ユニット内の低速側および高速側の送信信号伝送経路(
2,2′)、および、低速側および高速側の低速ユニッ
ト内受信信号伝送経路(3,3′)を有し、前記低速ユ
ニットは、各々、所定の試験信号を発生する試験信号発
生手段(4)と、前記低速側の送信信号伝送経路(2)
から伝送されてきた送信信号、または、前記所定の試験
信号のうち、一方を選択して、高速側の送信信号伝送経
路(2′)に出力する第1の信号選択手段(5)と、当
該低速ユニット(1─9)の低速側の送信信号入力端子
から、低速ユニット内の低速側送信信号伝送経路(2)
を介して入力された送信信号、または、当該低速ユニッ
ト(1─9)の高速側の受信信号入力端子から、低速ユ
ニット内の高速側受信信号伝送経路(3′)を介して入
力された送信信号の何れかを選択する第4の信号選択手
段(11)と、前記第4の信号選択手段(11)にて選
択された信号をモニタして、前記所定の試験信号との違
いを検出するエラー検出手段(7″)とを有してなるこ
とを特徴とする多重化装置。 - 【請求項10】 各々が、低速の信号を入力して多重
化装置に供給する複数の低速ユニット(1─10)と、
これらの低速ユニットから供給された送信信号を多重化
する多重化ユニットとを有し、該多重化ユニットは、ま
た、伝送路上から受信した高速の受信信号を低速の信号
に多重分離して、前記複数の低速ユニットに供給し、各
低速ユニットは、この低速の信号を出力する多重化装置
において、前記低速ユニット(1─10)は、それぞれ
、低速側および高速側の低速ユニット内送信信号伝送経
路(2,2′)、および、低速側および高速側の低速ユ
ニット内受信信号伝送経路(3,3′)を有し、前記低
速ユニットは、各々、所定の試験信号を発生する試験信
号発生手段(4)と、前記低速側の送信信号伝送経路(
2)から伝送されてきた送信信号、または、前記所定の
試験信号のうち、一方を選択して、高速側の送信信号伝
送経路(2′)に出力する第1の信号選択手段(5)と
、当該低速ユニット(1─9)の低速側の送信信号入力
端子から、低速ユニット内の低速側送信信号伝送経路(
2)を介して入力された送信信号、または、当該低速ユ
ニット(1─9)の高速側の受信信号入力端子から、低
速ユニット内の高速側受信信号伝送経路(3′)を介し
て入力された送信信号の何れかを選択する第4の信号選
択手段(11)と、前記第4の信号選択手段(11)に
て選択された信号をモニタして、前記所定の試験信号と
の違いを検出するエラー検出手段(7″)と、当該低速
ユニット(1─10)の高速側の受信信号入力端子から
入力された受信信号、または、当該低速ユニット(1─
10)の高速側の送信信号出力端子から出力される前の
信号の何れかを選択して、高速側の低速ユニット内受信
信号伝送経路(3′)に出力する第2の信号選択手段(
8)とを有してなることを特徴とする多重化装置。 - 【請求項11】 各々が、低速の信号を入力して多重
化装置に供給する複数の低速ユニット(1─11)と、
これらの低速ユニットから供給された送信信号を多重化
する多重化ユニットとを有し、該多重化ユニットは、ま
た、伝送路上から受信した高速の受信信号を低速の信号
に多重分離して、前記複数の低速ユニットに供給し、各
低速ユニットは、この低速の信号を出力する多重化装置
において、前記低速ユニットは、各々、試験信号発生手
段(4)と、第1の信号選択手段(5)と、第3の信号
選択手段(9)と、第4の信号選択手段(11)と、エ
ラー検出手段(7″)と、当該低速ユニットの低速側送
信信号入力端子から前記第3の信号選択手段(9)に到
る第1の送信信号伝送経路(2)と、該第3の信号選択
手段(9)から前記第1の信号選択手段(5)に到る第
2の送信信号伝送経路(2′)と、該第1の信号選択手
段(5)から当該低速ユニットの高速側送信信号出力端
子に到る第3の送信信号伝送経路(2″)と、当該低速
ユニットの受信信号入力端子から前記第4の信号選択手
段(11)の入力に到る第1の受信信号伝送経路(3″
)と、該第4の信号選択手段(11)の入力から前記第
3の信号選択手段(9)の入力に到る第2の受信信号伝
送経路(3′)と、該第3の信号選択手段(9)の入力
から当該低速ユニットの受信信号出力端子に到る第3の
受信信号伝送経路(3)とを有し、前記試験信号発生手
段(4)は、所定の試験信号を発生し、第1の信号選択
手段(5)と、前記第2の送信信号伝送経路(2′)か
ら伝送されてきた送信信号、または、前記所定の試験信
号のうち、一方を選択して、前記第3の送信信号伝送経
路(2″)に出力し、前記第3の信号選択手段(9)は
、当該低速ユニット(1─11)の低速側の送信信号入
力端子から、前記第1の送信信号伝送経路(2)を介し
て入力された送信信号、または、当該低速ユニット(1
─11)の高速側の受信信号入力端子から、前記第2の
受信信号伝送経路(3′)を介して入力された送信信号
の何れかを選択して、自らから前記第1の信号選択手段
(5)に到る前記第2の送信信号伝送経路(2′)上に
出力し、前記第4の信号選択手段(11)は、当該低速
ユニット(1─11)の低速側の送信信号入力端子から
、前記第1の送信信号伝送経路(2)を介して入力され
た送信信号、または、当該低速ユニット(1─11)の
高速側の受信信号入力端子から、前記第2の受信信号伝
送経路(3′)を介して入力された送信信号の何れかを
選択し、前記エラー検出手段(7″)は、前記第4の信
号選択手段(11)にて選択された信号をモニタして、
前記所定の試験信号との違いを検出することを特徴とす
る多重化装置。 - 【請求項12】 各々が、低速の信号を入力して多重
化装置に供給する複数の低速ユニット(1─12)と、
これらの低速ユニットから供給された送信信号を多重化
する多重化ユニットとを有し、該多重化ユニットは、ま
た、伝送路上から受信した高速の受信信号を低速の信号
に多重分離して、前記複数の低速ユニットに供給し、各
低速ユニットは、この低速の信号を出力する多重化装置
において、前記低速ユニットは、各々、試験信号発生手
段(4)と、第1の信号選択手段(5)と、第2の信号
選択手段(8)と、第3の信号選択手段(9)と、第4
の信号選択手段(11)と、エラー検出手段(7″)と
、当該低速ユニットの低速側送信信号入力端子から前記
第3の信号選択手段(9)に到る第1の送信信号伝送経
路(2)と、該第3の信号選択手段(9)から前記第1
の信号選択手段(5)に到る第2の送信信号伝送経路(
2′)と、該第1の信号選択手段(5)から当該低速ユ
ニットの高速側送信信号出力端子に到る第3の送信信号
伝送経路(2″)と、前記第2の信号選択手段(8)の
出力から前記第4の信号選択手段(11)の入力に到る
第1の受信信号伝送経路(3″)と、該前記第4の信号
選択手段(11)の入力から前記第3の信号選択手段(
9)の入力に到る第2の受信信号伝送経路(3′)と、
該第3の信号選択手段(9)の入力から当該低速ユニッ
トの受信信号出力端子に到る第3の受信信号伝送経路(
3)とを有し、前記試験信号発生手段(4)は、所定の
試験信号を発生し、第1の信号選択手段(5)と、前記
第2の送信信号伝送経路(2′)から伝送されてきた送
信信号、または、前記所定の試験信号のうち、一方を選
択して、前記第3の送信信号伝送経路(2″)に出力し
、前記第2の信号選択手段(8)は、当該低速ユニット
(1─12)の高速側の受信信号入力端子から入力され
た受信信号、または、当該低速ユニット(1─12)の
高速側の送信信号出力端子から出力される前の信号の何
れかを選択して、前記第1の受信信号伝送経路(3″)
に出力し、前記第3の信号選択手段(9)は、当該低速
ユニット(1─12)の低速側の送信信号入力端子から
、前記第1の送信信号伝送経路(2)を介して入力され
た送信信号、または、当該低速ユニット(1─12)の
高速側の受信信号入力端子から、前記第2の受信信号伝
送経路(3′)を介して入力された送信信号の何れかを
選択して、自らから前記第1の信号選択手段(5)に到
る前記第2の送信信号伝送経路(2′)上に出力し、前
記第4の信号選択手段(11)は、当該低速ユニット(
1─12)の低速側の送信信号入力端子から、前記第1
の送信信号伝送経路(2)を介して入力された送信信号
、または、当該低速ユニット(1─12)の高速側の受
信信号入力端子から、前記第2の受信信号伝送経路(3
′)を介して入力された送信信号の何れかを選択し、前
記エラー検出手段(7″)は、前記第4の信号選択手段
(11)にて選択された信号をモニタして、前記所定の
試験信号との違いを検出することを特徴とする多重化装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10142091A JPH04331520A (ja) | 1991-05-07 | 1991-05-07 | 多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10142091A JPH04331520A (ja) | 1991-05-07 | 1991-05-07 | 多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04331520A true JPH04331520A (ja) | 1992-11-19 |
Family
ID=14300222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10142091A Withdrawn JPH04331520A (ja) | 1991-05-07 | 1991-05-07 | 多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04331520A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078486A (ja) * | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | 光送受信器、多重化集積回路、多重分離集積回路、一体型多重化/多重分離集積回路及び光送受信器の評価・試験方法 |
| JP2006025114A (ja) * | 2004-07-07 | 2006-01-26 | Kawasaki Microelectronics Kk | 通信装置 |
-
1991
- 1991-05-07 JP JP10142091A patent/JPH04331520A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078486A (ja) * | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | 光送受信器、多重化集積回路、多重分離集積回路、一体型多重化/多重分離集積回路及び光送受信器の評価・試験方法 |
| US7218861B2 (en) | 2001-08-31 | 2007-05-15 | Mitsubishi Denki Kabushiki Kaisha | Optical transceiver, a multiplexing integrated circuit, a demultiplexing integrated circuit, an integral multiplexing/demultiplexing integrated circuit, and method for evaluating and testing the optical transceiver |
| JP2006025114A (ja) * | 2004-07-07 | 2006-01-26 | Kawasaki Microelectronics Kk | 通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3421208B2 (ja) | ディジタル伝送システムおよび同期伝送装置におけるパス試験信号生成回路ならびにパス試験信号検査回路 | |
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| US6816818B2 (en) | Method, clock generator module and receiver module for synchronizing a receiver module | |
| US7042836B2 (en) | Transmitting apparatus | |
| US8068518B2 (en) | Method and device for virtual concatenation transmission | |
| JPH07264222A (ja) | パスプロテクションスイッチ装置 | |
| US4796278A (en) | Repeater for digital communication system | |
| US4987568A (en) | Monitor system for multiplex equipment | |
| US5325354A (en) | Synchronous terminal station receiving system | |
| US6959011B2 (en) | Data transmission and reception system, data transmitter and data receiver | |
| JPH06268624A (ja) | 同期確立チェック方式 | |
| US6516434B1 (en) | Application-specific integrated circuit (ASIC) for use in communication facilities of a digital network | |
| US5228037A (en) | Line interface for high-speed line | |
| US6400694B1 (en) | Duplex communication path switching system | |
| JP2000196462A (ja) | パラレル/シリアル変換回路及びこれを有する同期多重伝送装置 | |
| JP3147150B2 (ja) | オーバーヘッドループバック試験方法および方式 | |
| KR0164110B1 (ko) | 시스템 클럭 분배 장치 | |
| JP2655487B2 (ja) | 多重化システム | |
| KR100195063B1 (ko) | 동기식 광전송장치의 분기결합망에 있어서 링경보방법 | |
| KR100408077B1 (ko) | 내장형 시험 패턴 장치를 구비한 티-3급 채널 서비스 유니트 | |
| JP2000315985A (ja) | Sdh伝送システムおよび遅延時間差測定装置 | |
| JPH0563674A (ja) | リモート・ループバツク試験方法 | |
| KR200293249Y1 (ko) | 전송시스템의 마이크로프로세서 제어신호 처리장치 | |
| JPH11331050A (ja) | 通信システムおよび通信システムにおける回線試験方法 | |
| JPH10135923A (ja) | 無瞬断sdh伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |