JPH0433153A - マイクロコンピュータのシリアル通信回路 - Google Patents
マイクロコンピュータのシリアル通信回路Info
- Publication number
- JPH0433153A JPH0433153A JP14082690A JP14082690A JPH0433153A JP H0433153 A JPH0433153 A JP H0433153A JP 14082690 A JP14082690 A JP 14082690A JP 14082690 A JP14082690 A JP 14082690A JP H0433153 A JPH0433153 A JP H0433153A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- data
- number setting
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータのシリアル通信回路に関
する。
する。
従来、マイクロコンピュータのシリアル通信回路は、シ
リアルクロックをカウントするカウント回路を設け、こ
れにより送信あるいは受信するデータのデータ長をカウ
ントし、このカウント回路がオーバフローすると通信終
了信号を出力するようにしている。
リアルクロックをカウントするカウント回路を設け、こ
れにより送信あるいは受信するデータのデータ長をカウ
ントし、このカウント回路がオーバフローすると通信終
了信号を出力するようにしている。
上述した従来のマイクロコンピュータのシリアル通信回
路は、シリアルクロックをカウントするカウント回路の
ビット長によって、通信終了信号を出力するまでに送信
あるいは受信するデータの長さが決まるため、カウント
回路で決まるデータ長以外の長さのデータを送信あるい
は受信する場合には、通信終了時に通信終了信号を出力
できないという欠点がある。
路は、シリアルクロックをカウントするカウント回路の
ビット長によって、通信終了信号を出力するまでに送信
あるいは受信するデータの長さが決まるため、カウント
回路で決まるデータ長以外の長さのデータを送信あるい
は受信する場合には、通信終了時に通信終了信号を出力
できないという欠点がある。
本発明の目的は、かかるデータの送信あるいはデータの
受信が終了すると、直ちに通信終了信号を送出すること
のできるマイクロコンピュータのシリアル通信回路を提
供することにある。
受信が終了すると、直ちに通信終了信号を送出すること
のできるマイクロコンピュータのシリアル通信回路を提
供することにある。
本発明のマイクロコンピュータのシリアル通信回路は、
クロック同期式シリアル通信回路をもつマイクロコンピ
ュータにおいて、シリアルクロックに同期して入力デー
タを一時保持するとともに順次送出するシフトレジスタ
と、前記シリアルクロックを計数するカウント回路と、
あらかじめ所定のクロック数を設定するクロック数設定
回路と、前記カウント回路の値および前記クロック数設
定回路の値を比較しその結果同じ値のときに一致信号を
出力する比較回路とを有して構成される。
クロック同期式シリアル通信回路をもつマイクロコンピ
ュータにおいて、シリアルクロックに同期して入力デー
タを一時保持するとともに順次送出するシフトレジスタ
と、前記シリアルクロックを計数するカウント回路と、
あらかじめ所定のクロック数を設定するクロック数設定
回路と、前記カウント回路の値および前記クロック数設
定回路の値を比較しその結果同じ値のときに一致信号を
出力する比較回路とを有して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すマイクロコンピュータ
のブロック図である。
のブロック図である。
第１図に示すように、本実施例はシリアルクロック４の
立上りまたは立下り毎に出力端子０ＬＩＴへ出力データ
信号３を出力するとともに入力端子ＩＮから入力データ
信号１を入力するシフトレジスタ２と、システムクロッ
ク４を計数するカウント回路５と、あらかじめ所定値を
設定しであるクロック数設定回路６と、これらカウント
回路５およびクロック数設定回路６の内容を比較し且つ
その結果一致をみれば一致信号、すなわち通信終了信号
を出力する比較回路７とを有している。
立上りまたは立下り毎に出力端子０ＬＩＴへ出力データ
信号３を出力するとともに入力端子ＩＮから入力データ
信号１を入力するシフトレジスタ２と、システムクロッ
ク４を計数するカウント回路５と、あらかじめ所定値を
設定しであるクロック数設定回路６と、これらカウント
回路５およびクロック数設定回路６の内容を比較し且つ
その結果一致をみれば一致信号、すなわち通信終了信号
を出力する比較回路７とを有している。
このように、本実施例によると、クロック数設定回路６
および比較回路７を設けているため、必要なデータ長の
データの送信あるいは受信が終了すると、直ちに通信終
了信号を出力することができる。
および比較回路７を設けているため、必要なデータ長の
データの送信あるいは受信が終了すると、直ちに通信終
了信号を出力することができる。
以上説明したように、本発明のマイクロコンピュータの
シリアル通信回路は、シリアルクロックに同期して入力
データを一時保持し出力するシフトレジスタと、シリア
ルクロックを計数するカウント回路と、所定値を設定で
きるクロック数設定回路と、これらカウント回路および
クロック数設定回路の出力を比較する比較回路とを設け
、クロック数設定回路にあらかじめデータを設定するこ
とにより、必要なデータ長のデータの送信あるいは受信
が終了すると直ちに通信終了信号を出力することができ
るという効果がある。
シリアル通信回路は、シリアルクロックに同期して入力
データを一時保持し出力するシフトレジスタと、シリア
ルクロックを計数するカウント回路と、所定値を設定で
きるクロック数設定回路と、これらカウント回路および
クロック数設定回路の出力を比較する比較回路とを設け
、クロック数設定回路にあらかじめデータを設定するこ
とにより、必要なデータ長のデータの送信あるいは受信
が終了すると直ちに通信終了信号を出力することができ
るという効果がある。
第１図は本発明の一実施例を示すマイクロコンピュータ
のシリアル通信回路のブロック図である。 １・・・入力データ信号、２・・・シフトレジスタ、３
・・・出力データ信号、４・・・シリアルクロック、５
・・・カウント回路、６・・・クロック数設定回路、７
・・・比較回路、８・・・一致信号（通信終了信号）。 躬 １ 閃
のシリアル通信回路のブロック図である。 １・・・入力データ信号、２・・・シフトレジスタ、３
・・・出力データ信号、４・・・シリアルクロック、５
・・・カウント回路、６・・・クロック数設定回路、７
・・・比較回路、８・・・一致信号（通信終了信号）。 躬 １ 閃
Claims (1)
- クロック同期式シリアル通信回路をもつマイクロコンピ
ュータにおいて、シリアルクロックに同期して入力デー
タを一時保持するとともに順次送出するシフトレジスタ
と、前記シリアルクロックを計数するカウント回路と、
あらかじめ所定のクロック数を設定するクロック数設定
回路と、前記カウント回路の値および前記クロック数設
定回路の値を比較しその結果同じ値のときに一致信号を
出力する比較回路とを有することを特徴とするマイクロ
コンピュータのシリアル通信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14082690A JPH0433153A (ja) | 1990-05-30 | 1990-05-30 | マイクロコンピュータのシリアル通信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14082690A JPH0433153A (ja) | 1990-05-30 | 1990-05-30 | マイクロコンピュータのシリアル通信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433153A true JPH0433153A (ja) | 1992-02-04 |
Family
ID=15277622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14082690A Pending JPH0433153A (ja) | 1990-05-30 | 1990-05-30 | マイクロコンピュータのシリアル通信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433153A (ja) |
-
1990
- 1990-05-30 JP JP14082690A patent/JPH0433153A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4359731A (en) | Communication link contention resolution system | |
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| JPH01163840A (ja) | 遅延時間チエック方式 | |
| US4792966A (en) | Arrangement for synchronizing a byte clock derived from a data bit stream with a byte-oriented processing clock of a terminal equipment | |
| US3936601A (en) | Method and apparatus for altering the synchronous compare character in a digital data communication system | |
| JP3064435B2 (ja) | 一連のビット流周波数を２倍または１／ ２にする装置 | |
| US5481753A (en) | I/O device having identification register and data register where identification register indicates output from the data register to be an identifier or normal data | |
| JPH0433153A (ja) | マイクロコンピュータのシリアル通信回路 | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| US7180935B2 (en) | System and method for compensating for delay time fluctuations | |
| RU2066066C1 (ru) | Устройство последовательно-параллельного обмена | |
| JPH05347651A (ja) | データフレーム間の休止時間設定回路 | |
| KR0122879Y1 (ko) | 캐스케이드에서의 직렬데이타 송수신 장치 | |
| JPH03258132A (ja) | 通信端末装置 | |
| KR100192523B1 (ko) | 공유형 팩스 및 그 정보 전달 방법 | |
| JPS60235548A (ja) | 信号フレ−ムの伝送方式 | |
| SU1078651A2 (ru) | Лини св зи цифровой аппаратуры | |
| JPS6093855A (ja) | デ−タ伝送装置 | |
| US6601182B1 (en) | Optimized static sliding-window for ACK sampling | |
| JPH0730525A (ja) | ディジタル機器の自己診断装置 | |
| JPH03158041A (ja) | データ多重転送方式 | |
| JPS63202154A (ja) | シリアル通信方式 | |
| JPS60242747A (ja) | デ−タモニタ−装置 | |
| JPH06101717B2 (ja) | フレーム信号発生回路 | |
| JPH03110651A (ja) | シリアルデータ処理装置 |