JPH0433170A - Ｌｓｉレイアウト設計の配線検証方法 - Google Patents
Ｌｓｉレイアウト設計の配線検証方法Info
- Publication number
- JPH0433170A JPH0433170A JP2140825A JP14082590A JPH0433170A JP H0433170 A JPH0433170 A JP H0433170A JP 2140825 A JP2140825 A JP 2140825A JP 14082590 A JP14082590 A JP 14082590A JP H0433170 A JPH0433170 A JP H0433170A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- net
- data
- equipotential
- open
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims description 6
- 238000010200 validation analysis Methods 0.000 title abstract 6
- 238000012795 verification Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 abstract description 9
- 230000001174 ascending effect Effects 0.000 abstract description 5
- 238000007689 inspection Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩのレイアウト設計における配線結果を
検証する配線検証方法に関する。
検証する配線検証方法に関する。
従来の配線結果の検証方法では、配線データを配線系列
（以降ネットと呼ぶ）毎にまとめて、各ネット内にまと
められた配線群が、他のネットを構成する配線群と交差
しているか否かを２つの配線群間を網羅的に調べること
により、各配線間ショートの検証を行っていた。また、
一つのネット内で配線がオープンしているかの検証は、
ネットを構成する配線群が位置的に離れているか否かを
網羅的に調べていた。
（以降ネットと呼ぶ）毎にまとめて、各ネット内にまと
められた配線群が、他のネットを構成する配線群と交差
しているか否かを２つの配線群間を網羅的に調べること
により、各配線間ショートの検証を行っていた。また、
一つのネット内で配線がオープンしているかの検証は、
ネットを構成する配線群が位置的に離れているか否かを
網羅的に調べていた。
上述した従来の配線結果の検証方法では、配線群間、又
は配線群内と網羅的に調べなければならないため、多大
の処理時間を要していた。また、オープンとショートの
検証が並列的に行えず、オープンの検証が完全に終了し
た後、ショートの検証を開始するという順次検証を行う
方法であり、これにも処理時間がかかつていた。
は配線群内と網羅的に調べなければならないため、多大
の処理時間を要していた。また、オープンとショートの
検証が並列的に行えず、オープンの検証が完全に終了し
た後、ショートの検証を開始するという順次検証を行う
方法であり、これにも処理時間がかかつていた。
本発明の目的は、このような問題を解決し、処理時間を
短縮し、効率的に配線検証のできる配線検証方法を提供
することにある。
短縮し、効率的に配線検証のできる配線検証方法を提供
することにある。
本発明のＬＳＩレイアウト設計の配線検証方法の構成は
、ＬＳＩレイアウトの配線データを基にしてその配線系
列、端子、線分および等電位点のデータを作成し、前記
等電位点の配線データのグループ化を行って等電位配線
グループデータを作成し、前記配線系列のデータに着目
して前記等電位配線グループを点検してオープン配線を
検証し、前記等電位配線グループに着目して前記配線系
列データを点検してショート配線を検証することを特徴
とする。
、ＬＳＩレイアウトの配線データを基にしてその配線系
列、端子、線分および等電位点のデータを作成し、前記
等電位点の配線データのグループ化を行って等電位配線
グループデータを作成し、前記配線系列のデータに着目
して前記等電位配線グループを点検してオープン配線を
検証し、前記等電位配線グループに着目して前記配線系
列データを点検してショート配線を検証することを特徴
とする。
以下、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のレイアウト設計における
配線結果データの検証処理の流れ図、第２図は第１図の
オープン検証処理の流れ図、第３図は第１図のショート
検証処理の流れ図である。
配線結果データの検証処理の流れ図、第２図は第１図の
オープン検証処理の流れ図、第３図は第１図のショート
検証処理の流れ図である。
第４図は、オープンネットの例（Ｎ１）とその例をもと
にしたネットデータ（Ｔｌ）、等電位グループデータ（
Ｔ２）、等電位点データ（Ｔ３゜Ｔ３′）の構成例であ
る。第５図は、ショートネットの例（Ｎ２）とその例を
もとにしたネットデータ（Ｔ４）、等電位グループデー
タ（Ｔ５）。
にしたネットデータ（Ｔｌ）、等電位グループデータ（
Ｔ２）、等電位点データ（Ｔ３゜Ｔ３′）の構成例であ
る。第５図は、ショートネットの例（Ｎ２）とその例を
もとにしたネットデータ（Ｔ４）、等電位グループデー
タ（Ｔ５）。
等電位点データ（Ｔ６．Ｔ６’ ）の構成例である。
本実施例では、まずステップ１で配線データを入力し、
ステップ２で入力した配線データよりネットデータ、端
子データ、線分データ、等電位点データを作成する。次
に、ステップ３で等電位のグループ化を行い、同一の等
電位を持つネットデータに同じ等電位グループ番号を割
当てて、等電位グループデータを作成する。次にステッ
プ４で、等電位点データを基にしてオープン、ショート
の検証を行う。
ステップ２で入力した配線データよりネットデータ、端
子データ、線分データ、等電位点データを作成する。次
に、ステップ３で等電位のグループ化を行い、同一の等
電位を持つネットデータに同じ等電位グループ番号を割
当てて、等電位グループデータを作成する。次にステッ
プ４で、等電位点データを基にしてオープン、ショート
の検証を行う。
この場合、オープン検証処理は、第２図に示すように、
ステップ１１で、等電位点データをネット番号（ネット
データへのリンク）を基準にして昇順ソートし、次にス
テップ１２において、まずステップ１３で同一ネットに
ついて複数の等電位グループ番号（等電位グループデー
タへのリンク）があるか否かを判定し、オープンの検証
を行う。この際同一ネットについて複数の等電位グルー
プ番号があった場合、そのネットはオープンであると判
定できる。
ステップ１１で、等電位点データをネット番号（ネット
データへのリンク）を基準にして昇順ソートし、次にス
テップ１２において、まずステップ１３で同一ネットに
ついて複数の等電位グループ番号（等電位グループデー
タへのリンク）があるか否かを判定し、オープンの検証
を行う。この際同一ネットについて複数の等電位グルー
プ番号があった場合、そのネットはオープンであると判
定できる。
第４図（ａ＞は第２図におけるオープンネット３０の一
例の平面図で、第４図（ｂ）に示すように、ネットデー
タＴＩとしてネット番号１のネットＡｌとネット番号２
のネットＡ２が含まれている。これらネットの等電位グ
ループデータＴ２は、第４図（Ｃ）のように、３つのグ
ループがあり、ネットＡ、には、等電位グループ１．２
、ネットＡ２に等電位グループ３が含まれる。これらの
等電位点データＴ３が、第４図（ｄ）のようになってい
る、すなわち、ネットＡ１には等電位点Ｂ、、Ｂ４の等
電位グループ２が含まれネットＡ２には等電位点Ｂ５．
Ｂ６の等電位点グループ３が含まれる。すなわち、デー
タＴ３．に示すように、ネットＡ１には２つの等電位点
グループが含まれ、オープンネットとなっている。
例の平面図で、第４図（ｂ）に示すように、ネットデー
タＴＩとしてネット番号１のネットＡｌとネット番号２
のネットＡ２が含まれている。これらネットの等電位グ
ループデータＴ２は、第４図（Ｃ）のように、３つのグ
ループがあり、ネットＡ、には、等電位グループ１．２
、ネットＡ２に等電位グループ３が含まれる。これらの
等電位点データＴ３が、第４図（ｄ）のようになってい
る、すなわち、ネットＡ１には等電位点Ｂ、、Ｂ４の等
電位グループ２が含まれネットＡ２には等電位点Ｂ５．
Ｂ６の等電位点グループ３が含まれる。すなわち、デー
タＴ３．に示すように、ネットＡ１には２つの等電位点
グループが含まれ、オープンネットとなっている。
また、ショートの検証処理は、第３図に示すように、ス
テップ２１で等電位点データを等電位グループ番号を基
準にして昇順ソートする。次に、ステップ２２において
等電位点データ分繰返す。
テップ２１で等電位点データを等電位グループ番号を基
準にして昇順ソートする。次に、ステップ２２において
等電位点データ分繰返す。
このステップ２２では、ステップ２３で同一等電位グル
ープについて複数のネット番号があるか否かを判定し、
ショートの検証を行う。同一等電位グループについて複
数のネット番号があった場合、それらのネット同志は、
ショートしていると判定でき、そのデータをストックす
る（ステップ２４）。
ープについて複数のネット番号があるか否かを判定し、
ショートの検証を行う。同一等電位グループについて複
数のネット番号があった場合、それらのネット同志は、
ショートしていると判定でき、そのデータをストックす
る（ステップ２４）。
第５図（ａ）は、第３図におけるショート配線）−４０
の一例の平面図で、第５図（ｂ）に示すネットデータＴ
４のようにネット番号５，６．７のネットＡ５．Ａ３．
Ａ４が含まれている。これらネットの等電位グループデ
ータＴ５は、第５図（ｃ）に示すように２つグループ８
，９がネット番号６ （Ａ３）、５ （Ａ５）に対応し
、これらの等電位点データＴ６が第５図（ｄ＞に示され
る６すなわち、ネットＡ３（６）の等電位点Ｂ７゜Ｂ８
およびネットＡ４（７）の等電位点Ｂ９．Ｂ１０が等電
位点グループ８となっており、ネットＡ５ （５）の等
電位点Ｂｌｌ、Ｂ１２が等電位点グループ９となり、デ
ータＴ６ａに示すようにネットＡ３ （６）、Ａ４ （
７）がショートネットとなっている。
の一例の平面図で、第５図（ｂ）に示すネットデータＴ
４のようにネット番号５，６．７のネットＡ５．Ａ３．
Ａ４が含まれている。これらネットの等電位グループデ
ータＴ５は、第５図（ｃ）に示すように２つグループ８
，９がネット番号６ （Ａ３）、５ （Ａ５）に対応し
、これらの等電位点データＴ６が第５図（ｄ＞に示され
る６すなわち、ネットＡ３（６）の等電位点Ｂ７゜Ｂ８
およびネットＡ４（７）の等電位点Ｂ９．Ｂ１０が等電
位点グループ８となっており、ネットＡ５ （５）の等
電位点Ｂｌｌ、Ｂ１２が等電位点グループ９となり、デ
ータＴ６ａに示すようにネットＡ３ （６）、Ａ４ （
７）がショートネットとなっている。
最後に、第１図のステップ５で検証結果を出力する。
以上説明したように本発明は、等電位の配線データ群を
適宜グループ化することにより、オープン・ショートの
検証を並列的に行うことができ、各ネットごとに配線群
が別れていなくても検証できる。また、アートワークの
データから配線データを持って来てネット番号が配線デ
ータにないような場合でも、端子情報があれば等電位の
グループ化を行うことができ、オープン、ショートの検
証を効率的に行うことができるという効果がある。
適宜グループ化することにより、オープン・ショートの
検証を並列的に行うことができ、各ネットごとに配線群
が別れていなくても検証できる。また、アートワークの
データから配線データを持って来てネット番号が配線デ
ータにないような場合でも、端子情報があれば等電位の
グループ化を行うことができ、オープン、ショートの検
証を効率的に行うことができるという効果がある。
第１図は、本発明の一実施例のレイアウト設計における
配線結果検証処理を示す流れ図、第２図は第１図のオー
プン検証処理を示す流れ図、第３図は第１図のショート
検証処理を示す流れ図、第４図（ａ）〜（ｄ）は第２図
のオープンネットの平面図およびそのデータ構造図、第
５図（ａ）〜（ｄ）は第３図のショートネットの一例の
平面図およびそのデータ構造図である。 １〜５．１１〜１４．２１〜２４・・・処理ステップ、
３０・・・オープンネットの一例、４０・・・ショート
ネットの一例、Ｔ１〜Ｔ３．Ｔ、□・・・オープンネッ
トのデータ、Ｔ４〜Ｔ６．Ｔ６．・・・ショートネット
のデータ。
配線結果検証処理を示す流れ図、第２図は第１図のオー
プン検証処理を示す流れ図、第３図は第１図のショート
検証処理を示す流れ図、第４図（ａ）〜（ｄ）は第２図
のオープンネットの平面図およびそのデータ構造図、第
５図（ａ）〜（ｄ）は第３図のショートネットの一例の
平面図およびそのデータ構造図である。 １〜５．１１〜１４．２１〜２４・・・処理ステップ、
３０・・・オープンネットの一例、４０・・・ショート
ネットの一例、Ｔ１〜Ｔ３．Ｔ、□・・・オープンネッ
トのデータ、Ｔ４〜Ｔ６．Ｔ６．・・・ショートネット
のデータ。
Claims (1)
- ＬＳＩレイアウトの配線データを基にしてその配線系列
、端子、線分および等電位点のデータを作成し、前記等
電位点の配線データのグループ化を行って等電位配線グ
ループデータを作成し、前記配線系列のデータに着目し
て前記等電位配線グループを点検してオープン配線を検
証し、前記等電位配線グループに着目して前記配線系列
データを点検してショート配線を検証することを特徴と
するＬＳＩレイアウト設計の配線検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140825A JPH0433170A (ja) | 1990-05-30 | 1990-05-30 | Ｌｓｉレイアウト設計の配線検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140825A JPH0433170A (ja) | 1990-05-30 | 1990-05-30 | Ｌｓｉレイアウト設計の配線検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433170A true JPH0433170A (ja) | 1992-02-04 |
Family
ID=15277599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140825A Pending JPH0433170A (ja) | 1990-05-30 | 1990-05-30 | Ｌｓｉレイアウト設計の配線検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015041251A (ja) * | 2013-08-22 | 2015-03-02 | 大日本印刷株式会社 | Ｌｓｉレイアウトパターンの検証支援装置 |
-
1990
- 1990-05-30 JP JP2140825A patent/JPH0433170A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015041251A (ja) * | 2013-08-22 | 2015-03-02 | 大日本印刷株式会社 | Ｌｓｉレイアウトパターンの検証支援装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Smith | Detection of faults in programmable logic arrays | |
| US6751767B1 (en) | Test pattern compression method, apparatus, system and storage medium | |
| JP3813757B2 (ja) | 重み付き故障検出率評価装置 | |
| US6334199B1 (en) | Method of generating test patterns for a logic circuit, a system performing the method, and a computer readable medium instructing the system to perform the method | |
| CN116541194A (zh) | Fpga资源故障定位方法及系统 | |
| JPH0433170A (ja) | Ｌｓｉレイアウト設計の配線検証方法 | |
| CN117852476B (zh) | 基于不完备算法进行仿真的方法和装置 | |
| US8181146B1 (en) | Equivalence checker | |
| US12112818B2 (en) | Scan chain compression for testing memory of a system on a chip | |
| Chakradhar et al. | Redundancy removal and test generation for circuits with non-Boolean primitives | |
| JPS62217172A (ja) | 回路の照合方法 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JP2007078536A (ja) | 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム | |
| JP5876344B2 (ja) | 論理検証システム及びプログラム | |
| JP3696301B2 (ja) | ネットリスト検証装置 | |
| JP3557784B2 (ja) | 検査データ生成方法及び装置 | |
| JP3813754B2 (ja) | 半導体集積回路の等価性検証方法 | |
| CN115586425A (zh) | 用于测试片上系统的存储器的扫描链压缩 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JPH063420A (ja) | 組み合わせ論理回路のテストパタン生成方法 | |
| JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
| JP3048003B2 (ja) | 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置 | |
| JPH0477970A (ja) | レイアウト検証装置 | |
| JPH11259555A (ja) | マクロの設計方法 | |
| JPH04355383A (ja) | 半導体集積回路 |