JPH04331978A - ビデオアンプのクランプパルス回路 - Google Patents
ビデオアンプのクランプパルス回路Info
- Publication number
- JPH04331978A JPH04331978A JP3101615A JP10161591A JPH04331978A JP H04331978 A JPH04331978 A JP H04331978A JP 3101615 A JP3101615 A JP 3101615A JP 10161591 A JP10161591 A JP 10161591A JP H04331978 A JPH04331978 A JP H04331978A
- Authority
- JP
- Japan
- Prior art keywords
- clamp pulse
- frequency
- synchronizing signal
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、特にマルチスキャン
型ディスプレイ装置に水平同期信号を供給しているホス
トコンピューターや関連機器と共に使用しているディス
プレイ装置に関し、ディスプレイ装置に入力される水平
同期信号の同期周波数に基づきビデオアンプのクランプ
パルス幅を可変させるビデオアンプのクランプパルス発
生回路に関するものである。
型ディスプレイ装置に水平同期信号を供給しているホス
トコンピューターや関連機器と共に使用しているディス
プレイ装置に関し、ディスプレイ装置に入力される水平
同期信号の同期周波数に基づきビデオアンプのクランプ
パルス幅を可変させるビデオアンプのクランプパルス発
生回路に関するものである。
【０００２】
【従来の技術】従来、図２に示すようにディスプレイ装
置に入力された映像信号はコンデンサカップリングされ
た後にビデオアンプで増幅される。増幅された映像信号
は直流分を失っているので同期信号から作られるクラン
プパルスを図３（ａ）のようにバックポーチまたはフロ
ントポーチもしくは同期信号の区間にクランプする事で
直流分を再生する。一般に水平同期周波数が高い場合に
はバックポーチやフロントポーチや同期信号の区間が短
くなるが、従来のマルチスキャン型ディスプレイ装置で
は水平同期周波数にかかわらずクランプパルス幅が一定
であった。
置に入力された映像信号はコンデンサカップリングされ
た後にビデオアンプで増幅される。増幅された映像信号
は直流分を失っているので同期信号から作られるクラン
プパルスを図３（ａ）のようにバックポーチまたはフロ
ントポーチもしくは同期信号の区間にクランプする事で
直流分を再生する。一般に水平同期周波数が高い場合に
はバックポーチやフロントポーチや同期信号の区間が短
くなるが、従来のマルチスキャン型ディスプレイ装置で
は水平同期周波数にかかわらずクランプパルス幅が一定
であった。
【０００３】
【発明が解決しようとする課題】このように従来の技術
では、マルチスキャン型ディスプレイ装置において水平
同期信号の周波数が高い場合にはクランプパルス幅がバ
ックポーチの部分を越えて映像区間までクランプしてし
まい正常な画像が表示されないという課題があった。
では、マルチスキャン型ディスプレイ装置において水平
同期信号の周波数が高い場合にはクランプパルス幅がバ
ックポーチの部分を越えて映像区間までクランプしてし
まい正常な画像が表示されないという課題があった。
【０００４】そこで、この発明の目的は、従来のこのよ
うな課題を解決するため、入力される水平同期信号の同
期周波数に応じたパルス幅のクランプパルスを得ること
である。
うな課題を解決するため、入力される水平同期信号の同
期周波数に応じたパルス幅のクランプパルスを得ること
である。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、この発明は水平同期信号を入力して同期周波数を電
圧信号に変換するＦ／Ｖコンバーターと、その出力電圧
信号に応じて可変出力させる演算アンプからなるクラン
プパルス幅可変回路と、クランプパルス発生回路を有す
る構成とし、ディスプレイ装置へ出力される水平同期信
号の同期周波数に応じてクランプパルス幅を可変させて
ビデオアンプへ出力するクランプパルスのパルス幅の適
正化が図れるようにした。
に、この発明は水平同期信号を入力して同期周波数を電
圧信号に変換するＦ／Ｖコンバーターと、その出力電圧
信号に応じて可変出力させる演算アンプからなるクラン
プパルス幅可変回路と、クランプパルス発生回路を有す
る構成とし、ディスプレイ装置へ出力される水平同期信
号の同期周波数に応じてクランプパルス幅を可変させて
ビデオアンプへ出力するクランプパルスのパルス幅の適
正化が図れるようにした。
【０００６】
【作用】上記のように構成されたクランプパルス幅可変
回路においては、ディスプレイ装置に入力される水平同
期信号の周波数が高くなるにつれてクランプパルス幅が
短くなるように作動して、クランプパルス幅が画像表示
区間でクランプをしてディスプレイに正常な画面が表示
されなくなるのを防ぐこととなる。
回路においては、ディスプレイ装置に入力される水平同
期信号の周波数が高くなるにつれてクランプパルス幅が
短くなるように作動して、クランプパルス幅が画像表示
区間でクランプをしてディスプレイに正常な画面が表示
されなくなるのを防ぐこととなる。
【０００７】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１において、水平同期信号の供給される入力
端子２２がＦ／Ｖコンバーター２３を通じて演算アンプ
２４の反転入力端子に接続される。また演算アンプ２４
の非反転入力は接地される。さらに演算アンプ２４の出
力が抵抗器２５を通じて演算アンプ２４の反転入力端子
に接続される。演算アンプ２４の反転入力端子は抵抗器
２６を通じてＶａ［Ｖ］の定電圧源２７にも接続される
。また演算アンプ２４の出力は抵抗器２８を通じて演算
アンプ３６の反転入力端子に接続される。
明する。図１において、水平同期信号の供給される入力
端子２２がＦ／Ｖコンバーター２３を通じて演算アンプ
２４の反転入力端子に接続される。また演算アンプ２４
の非反転入力は接地される。さらに演算アンプ２４の出
力が抵抗器２５を通じて演算アンプ２４の反転入力端子
に接続される。演算アンプ２４の反転入力端子は抵抗器
２６を通じてＶａ［Ｖ］の定電圧源２７にも接続される
。また演算アンプ２４の出力は抵抗器２８を通じて演算
アンプ３６の反転入力端子に接続される。
【０００８】また演算アンプ３６の非反転入力端子は接
地され、演算アンプ３６の出力が抵抗器３７を通じて演
算アンプ３６の反転入力端子に接続される。さらに演算
アンプの出力は抵抗器３８を通じてＢ点に接続される。 モノマルチバイブレーター２９のＲ／Ｃｅｘｔ端子は抵
抗器３２を通じてＢ点に接続され、さらにモノマルチバ
イブレーター２９のＲ／Ｃｅｘｔ端子はコンデンサ３１
を通じてＣｅｘｔ端子にも接続される。モノマルチバイ
ブレーター３０のＲ／Ｃｅｘｔ端子は抵抗器３４を通じ
てＢ点に接続され、さらにモノマルチバイブレーター３
０のＲ／Ｃｅｘｔ端子はコンデンサ３３を通じてＣｅｘ
ｔ端子にも接続される。モノマルチバイブレーター２９
、３０のＢ入力、ＣＬＲ端子はＶｃ［Ｖ］の定電圧源３
５に接続される。
地され、演算アンプ３６の出力が抵抗器３７を通じて演
算アンプ３６の反転入力端子に接続される。さらに演算
アンプの出力は抵抗器３８を通じてＢ点に接続される。 モノマルチバイブレーター２９のＲ／Ｃｅｘｔ端子は抵
抗器３２を通じてＢ点に接続され、さらにモノマルチバ
イブレーター２９のＲ／Ｃｅｘｔ端子はコンデンサ３１
を通じてＣｅｘｔ端子にも接続される。モノマルチバイ
ブレーター３０のＲ／Ｃｅｘｔ端子は抵抗器３４を通じ
てＢ点に接続され、さらにモノマルチバイブレーター３
０のＲ／Ｃｅｘｔ端子はコンデンサ３３を通じてＣｅｘ
ｔ端子にも接続される。モノマルチバイブレーター２９
、３０のＢ入力、ＣＬＲ端子はＶｃ［Ｖ］の定電圧源３
５に接続される。
【０００９】なお前記モノマルチバイブレータ２９、３
０はＢ入力、ＣＬＲ入力端子がＨＩＧＨの状態で、かつ
Ａ入力の立ち下がりでＱ出力は任意の幅の正極性のパル
スを発生する。またＣＬＲ入力端子の立ち下がりでモノ
マルチバイブレーターはリセットされる。また水平同期
信号が入力される入力端子２２はモノマルチバイブレー
ター２９のＡ入力に接続され、モノマルチバイブレータ
ー２９のＱ出力はモノマルチバイブレーター３０のＡ入
力に接続される。
０はＢ入力、ＣＬＲ入力端子がＨＩＧＨの状態で、かつ
Ａ入力の立ち下がりでＱ出力は任意の幅の正極性のパル
スを発生する。またＣＬＲ入力端子の立ち下がりでモノ
マルチバイブレーターはリセットされる。また水平同期
信号が入力される入力端子２２はモノマルチバイブレー
ター２９のＡ入力に接続され、モノマルチバイブレータ
ー２９のＱ出力はモノマルチバイブレーター３０のＡ入
力に接続される。
【００１０】従って、水平同期信号がモノマルチバイブ
レーター２９のＡ入力に入力されると同期信号の立ち下
がりでモノマルチバイブレーター２９はセットされる。 セットされると、コンデンサ３１に蓄積されていた電荷
は瞬時に放電され、モノマルチバイブレーター２９のＲ
／Ｃｅｘｔ端子は基準電圧になり、Ｂ点から抵抗器３２
を通じてコンデンサ３１に電荷が充電を始め、やがてモ
ノマルチバイブレーター２９のＲ／Ｃｅｘｔ端子の電圧
がスレッショルドレベルに達する。セットしてからモノ
マルチバイブレーター２９のＲ／Ｃｅｘｔ端子電圧がス
レッショルド電圧に達するまでのｔａ［ｓ］の間、正極
性のパルスをＱ出力から発生し、そのパルスの立ち下が
りでモノマルチバイブレーター３０はセットされる。こ
のｔａは次式で与えられる。
レーター２９のＡ入力に入力されると同期信号の立ち下
がりでモノマルチバイブレーター２９はセットされる。 セットされると、コンデンサ３１に蓄積されていた電荷
は瞬時に放電され、モノマルチバイブレーター２９のＲ
／Ｃｅｘｔ端子は基準電圧になり、Ｂ点から抵抗器３２
を通じてコンデンサ３１に電荷が充電を始め、やがてモ
ノマルチバイブレーター２９のＲ／Ｃｅｘｔ端子の電圧
がスレッショルドレベルに達する。セットしてからモノ
マルチバイブレーター２９のＲ／Ｃｅｘｔ端子電圧がス
レッショルド電圧に達するまでのｔａ［ｓ］の間、正極
性のパルスをＱ出力から発生し、そのパルスの立ち下が
りでモノマルチバイブレーター３０はセットされる。こ
のｔａは次式で与えられる。
【００１１】
ｔａ＝−Ｃｅｘｔ１×Ｒｅｘｔ１×ｌｏｇｅ（（Ｖ
ｂ−Ｖｒ１）÷Ｖｂ）…（１） 但し、Ｃｅｘｔ１はモ
ノマルチバイブレーター２９のＣｅｘｔ端子とＲ／Ｃｅ
ｘｔ端子の間のコンデンサ３１の容量であり、Ｒｅｘｔ
はモノマルチバイブレーター２９のＲｅｘｔ端子とＢ点
の間の抵抗器３２の抵抗値であり、ＶｂはＢ点の電圧で
あり、Ｖｒ１はモノマルチバイブレーター２９のＲ／Ｃ
ｅｘｔ端子のスレッショルド電圧である。なおｅは自然
対数である。さらに、モノマルチバイブレーター３０が
セットされると、コンデンサ３３に蓄積されていた電荷
は瞬時に放電されモノマルチバイブレーター３０のＲ／
Ｃｅｘｔ端子は基準電圧になり、Ｂ点から抵抗器３４を
通じてコンデンサ３３に電荷が充電を始め、やがてモノ
マルチバイブレーター３０のＲ／Ｃｅｘｔ端子の電圧が
スレッショルドレベルに達する。セットしてからモノマ
ルチバイブレーター３０のＲ／Ｃｅｘｔ端子電圧がスレ
ッショルド電圧に達するまでのｔｂ［ｓ］の間、正極性
のクランプパルスをＱ出力から発生する。このｔｂは次
式で与えられる。
ｂ−Ｖｒ１）÷Ｖｂ）…（１） 但し、Ｃｅｘｔ１はモ
ノマルチバイブレーター２９のＣｅｘｔ端子とＲ／Ｃｅ
ｘｔ端子の間のコンデンサ３１の容量であり、Ｒｅｘｔ
はモノマルチバイブレーター２９のＲｅｘｔ端子とＢ点
の間の抵抗器３２の抵抗値であり、ＶｂはＢ点の電圧で
あり、Ｖｒ１はモノマルチバイブレーター２９のＲ／Ｃ
ｅｘｔ端子のスレッショルド電圧である。なおｅは自然
対数である。さらに、モノマルチバイブレーター３０が
セットされると、コンデンサ３３に蓄積されていた電荷
は瞬時に放電されモノマルチバイブレーター３０のＲ／
Ｃｅｘｔ端子は基準電圧になり、Ｂ点から抵抗器３４を
通じてコンデンサ３３に電荷が充電を始め、やがてモノ
マルチバイブレーター３０のＲ／Ｃｅｘｔ端子の電圧が
スレッショルドレベルに達する。セットしてからモノマ
ルチバイブレーター３０のＲ／Ｃｅｘｔ端子電圧がスレ
ッショルド電圧に達するまでのｔｂ［ｓ］の間、正極性
のクランプパルスをＱ出力から発生する。このｔｂは次
式で与えられる。
【００１２】
ｔｂ＝−Ｃｅｘｔ２×Ｒｅｘｔ２×ｌｏｇｅ（（Ｖ
ｂ−Ｖｒ２）÷Ｖｂ）…（２） 但し、Ｃｅｘｔ２はモ
ノマルチバイブレーター３０のＣｅｘｔ端子とＲ／Ｃｅ
ｘｔ端子の間のコンデンサ３３の容量であり、Ｒｅｘｔ
はモノマルチバイブレーター３０のＲｅｘｔ端子とＢ点
の間の抵抗器３４の抵抗値であり、ＶｂはＢ点の電圧で
あり、Ｖｒ２はモノマルチバイブレーター３０のＲ／Ｃ
ｅｘｔ端子のスレッショルド電圧である。なおｅは自然
対数である。
ｂ−Ｖｒ２）÷Ｖｂ）…（２） 但し、Ｃｅｘｔ２はモ
ノマルチバイブレーター３０のＣｅｘｔ端子とＲ／Ｃｅ
ｘｔ端子の間のコンデンサ３３の容量であり、Ｒｅｘｔ
はモノマルチバイブレーター３０のＲｅｘｔ端子とＢ点
の間の抵抗器３４の抵抗値であり、ＶｂはＢ点の電圧で
あり、Ｖｒ２はモノマルチバイブレーター３０のＲ／Ｃ
ｅｘｔ端子のスレッショルド電圧である。なおｅは自然
対数である。
【００１３】そこで、この回路において水平同期信号入
力端子２２に水平同期信号が入力されるとＦ／Ｖコンバ
ーター２３で電圧信号に変換され、演算アンプ２４、３
６で増幅されてＢ点の電圧Ｖｂ［Ｖ］となる。なおこの
Ｆ／Ｖコンバーターは入力の周波数が高い程、出力の電
圧も高くなるような動作をする。すなわち、水平同期信
号の同期周波数に応じてＢ点の電圧Ｖｂが変化する。Ｖ
ｂを変える事により、モノマルチバイブレーター２９、
３０のＲ／Ｃｅｘｔ端子とＢ点の間の抵抗器３２、３４
を流れる電流が変化し、ｔａ，ｔｂを可変させる事がで
きる。
力端子２２に水平同期信号が入力されるとＦ／Ｖコンバ
ーター２３で電圧信号に変換され、演算アンプ２４、３
６で増幅されてＢ点の電圧Ｖｂ［Ｖ］となる。なおこの
Ｆ／Ｖコンバーターは入力の周波数が高い程、出力の電
圧も高くなるような動作をする。すなわち、水平同期信
号の同期周波数に応じてＢ点の電圧Ｖｂが変化する。Ｖ
ｂを変える事により、モノマルチバイブレーター２９、
３０のＲ／Ｃｅｘｔ端子とＢ点の間の抵抗器３２、３４
を流れる電流が変化し、ｔａ，ｔｂを可変させる事がで
きる。
【００１４】従って、この回路においてディスプレイ装
置に入力される同期信号の周波数が高くなるにつれてＶ
ｂも高くなり、したがって抵抗器３２、３４を流れる電
流が多くなり、基準電圧からスレッショルド電圧まで達
する時間ｔａ，ｔｂが小さくなり、よってクランプパル
スのパルス幅が短くなる。
置に入力される同期信号の周波数が高くなるにつれてＶ
ｂも高くなり、したがって抵抗器３２、３４を流れる電
流が多くなり、基準電圧からスレッショルド電圧まで達
する時間ｔａ，ｔｂが小さくなり、よってクランプパル
スのパルス幅が短くなる。
【００１５】
【発明の効果】この発明は、以上説明したように同期信
号の周波数にあわせてビデオアンプに入力するクランプ
パルスのパルス幅を可変させるという構成としたので、
同期周波数が高い場合にクランプパルスがバックポーチ
をこえて、映像表示区間をもクランプしてしまう事を防
ぐ効果がある。
号の周波数にあわせてビデオアンプに入力するクランプ
パルスのパルス幅を可変させるという構成としたので、
同期周波数が高い場合にクランプパルスがバックポーチ
をこえて、映像表示区間をもクランプしてしまう事を防
ぐ効果がある。
【図１】本発明の一例の構成を示した説明図である。
【図２】従来のクランプパルス回路の回路図である。
【図３】従来の回路においてビデオアンプに入力する映
像信号と、クランプパルスの波形図である。
像信号と、クランプパルスの波形図である。
１５、１６、２９、３０ モノマルチバイブレーター
２３ Ｆ／Ｖコンバーター ２４、３６ 演算アンプ
２３ Ｆ／Ｖコンバーター ２４、３６ 演算アンプ
Claims (1)
- 【請求項１】 水平同期信号を入力して同期周波数を
電圧信号に変換するＦ／Ｖコンバーターと、該Ｆ／Ｖコ
ンバーターの出力を同期信号の周波数に応じて可変出力
させる演算アンプからなるクランプパルス幅可変回路と
、少なくとも１つ以上のモノマルチバイブレーターから
なるクランプパルス発生回路とからなり、水平同期信号
の同期周波数に応じて前記クランプパルス幅可変回路を
制御してビデオアンプへ出力するクランプパルス幅を可
変させることを特徴とするビデオアンプのクランプパル
ス回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101615A JPH04331978A (ja) | 1991-05-07 | 1991-05-07 | ビデオアンプのクランプパルス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101615A JPH04331978A (ja) | 1991-05-07 | 1991-05-07 | ビデオアンプのクランプパルス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04331978A true JPH04331978A (ja) | 1992-11-19 |
Family
ID=14305313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101615A Pending JPH04331978A (ja) | 1991-05-07 | 1991-05-07 | ビデオアンプのクランプパルス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04331978A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009037811A1 (ja) * | 2007-09-18 | 2009-03-26 | Panasonic Corporation | 映像信号処理装置 |
-
1991
- 1991-05-07 JP JP3101615A patent/JPH04331978A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009037811A1 (ja) * | 2007-09-18 | 2009-03-26 | Panasonic Corporation | 映像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237885A (ja) | 自動利得制御回路 | |
| JPS6014553B2 (ja) | テレビジヨン同期信号分離回路 | |
| JPH04331978A (ja) | ビデオアンプのクランプパルス回路 | |
| JPS5990473A (ja) | ビデオ信号処理装置における自動バイアス制御装置 | |
| KR950006806Y1 (ko) | 입력신호의 주파수 판별기 | |
| US5051608A (en) | Circuit arrangement for supplying a periodic, substantially parabolic signal | |
| KR100413685B1 (ko) | 위상차를 갖는 제어 전압 발생 장치 및 방법 | |
| JPH04331979A (ja) | ビデオアンプのクランプパルス回路 | |
| JPH09149287A (ja) | 垂直同期信号分離回路およびこれを有する表示装置 | |
| JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
| US4160936A (en) | Fast-start vertical current feedback circuit | |
| US3532811A (en) | Circuit for separating sync signals from a composite video signal | |
| KR890000945B1 (ko) | 모니터의 수직영상폭 자동조절회로 | |
| KR920007915B1 (ko) | 수직 편향용 톱니파 발생회로 | |
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JP3108207B2 (ja) | 同期信号分離回路 | |
| US5357545A (en) | Synchronizing signal detecting circuit | |
| KR0137212Y1 (ko) | 동기 분리 회로 | |
| JP3263882B2 (ja) | 垂直同期信号処理回路 | |
| JPH0531463U (ja) | 画面消去回路 | |
| KR0176137B1 (ko) | 영상디스플레이장치의 멀티 대응 수평크기 자동 변환회로 | |
| JPH0678243A (ja) | コントラストコントロール回路 | |
| KR900002812B1 (ko) | 수평동기신호의 주파수 판별회로 | |
| JPS6114229Y2 (ja) | ||
| JPH01236870A (ja) | 受像機 |