JPH04331979A - ビデオアンプのクランプパルス回路 - Google Patents
ビデオアンプのクランプパルス回路Info
- Publication number
- JPH04331979A JPH04331979A JP10161791A JP10161791A JPH04331979A JP H04331979 A JPH04331979 A JP H04331979A JP 10161791 A JP10161791 A JP 10161791A JP 10161791 A JP10161791 A JP 10161791A JP H04331979 A JPH04331979 A JP H04331979A
- Authority
- JP
- Japan
- Prior art keywords
- clamp pulse
- frequency
- signal
- clamp
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、特にマルチスキャン
型ディスプレイ装置に水平同期信号を供給しているホス
トコンピュータや関連機器と共に使用しているディスプ
レイ装置に関し、ディスプレイ装置に入力される水平同
期信号の同期周波数に基づきビデオアンプのクランプパ
ルス幅を可変切り換えさせるビデオアンプのクランプパ
ルス発生回路に関するものである。
型ディスプレイ装置に水平同期信号を供給しているホス
トコンピュータや関連機器と共に使用しているディスプ
レイ装置に関し、ディスプレイ装置に入力される水平同
期信号の同期周波数に基づきビデオアンプのクランプパ
ルス幅を可変切り換えさせるビデオアンプのクランプパ
ルス発生回路に関するものである。
【０００２】
【従来の技術】従来、図２に示すようにディスプレイ装
置に入力された映像信号はコンデンサカップリングされ
た後にビデオアンプで増幅される。増幅された映像信号
は直流分を失っているので同期信号から作られるクラン
プパルスを図３（ａ）のようにバックポーチまたはフロ
ントポーチもしくは同期信号の区間にクランプする事で
直流分を再生する。一般に水平同期周波数が高い場合に
はバックポーチやフロントポーチや同期信号の区間が短
くなるが、従来のマルチスキャン型ディスプレイ装置で
は水平同期周波数にかかわらずクランプパルス幅が一定
であった。
置に入力された映像信号はコンデンサカップリングされ
た後にビデオアンプで増幅される。増幅された映像信号
は直流分を失っているので同期信号から作られるクラン
プパルスを図３（ａ）のようにバックポーチまたはフロ
ントポーチもしくは同期信号の区間にクランプする事で
直流分を再生する。一般に水平同期周波数が高い場合に
はバックポーチやフロントポーチや同期信号の区間が短
くなるが、従来のマルチスキャン型ディスプレイ装置で
は水平同期周波数にかかわらずクランプパルス幅が一定
であった。
【０００３】
【発明が解決しようとする課題】このように従来の技術
では、マルチスキャン型ディスプレイ装置において水平
同期信号の周波数が高い場合にはクランプパルス幅がバ
ックポーチの部分を越えて映像区間までクランプしてし
まい正常な画像が表示されないという課題があった。
では、マルチスキャン型ディスプレイ装置において水平
同期信号の周波数が高い場合にはクランプパルス幅がバ
ックポーチの部分を越えて映像区間までクランプしてし
まい正常な画像が表示されないという課題があった。
【０００４】そこで、この発明の目的は、従来のこのよ
うな課題を解決するため、入力される水平同期信号の同
期周波数に応じたパルス幅のクランプパルスを得ること
である。
うな課題を解決するため、入力される水平同期信号の同
期周波数に応じたパルス幅のクランプパルスを得ること
である。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、この発明は水平同期信号を入力して同期周波数を電
圧信号に変換するＦ／Ｖコンバータと、その出力電圧信
号に応じて出力を可変させる１つ又は複数個のコンパレ
ータから成るクランプパルス幅可変切り換え回路と、１
つ又は複数個のモノマルチバイブレータからなるクラン
プパルス発生回路と、を有する構成とし、ディスプレイ
装置へ出力される水平同期信号の同期周波数に応じてク
ランプパルス幅を可変させてビデオアンプへ出力するク
ランプパルスのパルス幅の適正化が図れるようにした。
に、この発明は水平同期信号を入力して同期周波数を電
圧信号に変換するＦ／Ｖコンバータと、その出力電圧信
号に応じて出力を可変させる１つ又は複数個のコンパレ
ータから成るクランプパルス幅可変切り換え回路と、１
つ又は複数個のモノマルチバイブレータからなるクラン
プパルス発生回路と、を有する構成とし、ディスプレイ
装置へ出力される水平同期信号の同期周波数に応じてク
ランプパルス幅を可変させてビデオアンプへ出力するク
ランプパルスのパルス幅の適正化が図れるようにした。
【０００６】
【作用】上記のように構成されたクランプパルス幅可変
切り換え回路においては、ディスプレイ装置に入力され
る水平同期信号の周波数が高くなるにつれてクランプパ
ルス幅が短くなるように作動して、クランプパルス幅が
画像表示区間でクランプをしてディスプレイに正常な画
面が表示されなくなるのを防ぐこととなる。
切り換え回路においては、ディスプレイ装置に入力され
る水平同期信号の周波数が高くなるにつれてクランプパ
ルス幅が短くなるように作動して、クランプパルス幅が
画像表示区間でクランプをしてディスプレイに正常な画
面が表示されなくなるのを防ぐこととなる。
【０００７】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１において、水平同期信号の供給される入力
端子２２がＦ／Ｖコンバータ２３を通じてコンパレータ
２４の反転入力端子とコンパレータ２５の反転入力端子
に接続される。またコンパレータ２４の非反転入力端子
はＶａ［Ｖ］の定電圧源２６に接続され、コンパレータ
２５の非反転入力端子はＶｂ［Ｖ］（Ｖａ＞Ｖｂ＞０）
の定電圧源２７に接続される。またコンパレータ２４の
出力は抵抗器４５を通じて接地され、さらにコンパレー
タ２４の出力は抵抗器２８を通じてトランジスタ３１、
３３のベース端子に接続され、またコンパレータ２５の
出力は抵抗器４６を通じて接地され、さらにコンパレー
タ２５の出力は抵抗器２９を通じてトランジスタ３０、
３２のベース端子に接続され、またトランジスタ３０、
３１、３２、３３のエミッタ端子はＶｃ［Ｖ］の定電圧
源４４に接続される。トランジスタ３０のコレクタ端子
は抵抗器３４を通じてＤ点に接続され、同じくトランジ
スタ３１のコレクタ端子は抵抗器３５を通じてＤ点に接
続される。さらにＤ点はモノマルチバイブレータ４０の
Ｒ／Ｃｅｘｔ端子に接続されると同時にコンデンサ４２
を通じてモノマルチバイブレータ４０のＣｅｘｔ端子に
も接続されるし、抵抗器３６を通じて定電圧源４４にも
接続される。またトランジスタ３２のコレクタ端子は抵
抗器３７を通じてＥ点に接続され、同じくトランジスタ
３３のコレクタ端子は抵抗器３８を通じてＥ点に接続さ
れる。さらにＥ点はモノマルチバイブレータ４１のＲ／
Ｃｅｘｔ端子に接続されると同時にコンデンサ４３を通
じてモノマルチバイブレータ４１のＣｅｘｔ端子にも接
続されるし、抵抗器３９を通じて定電圧源４４にも接続
される。モノマルチバイブレータ４０、４１のＢ入力、
ＣＬＲ端子は定電圧源４４に接続される。なお前記モノ
マルチバイブレータ４０、４１はＢ入力、ＣＬＲ入力端
子がＨＩＧＨの状態で、かつＡ入力の立ち下がりでＱ出
力は任意の幅の正極性のパルスを発生する。またＣＬＲ
入力端子の立ち下がりでモノマルチバイブレーターはリ
セットされる。また水平同期信号が入力される入力端子
２２はモノマルチバイブレータ４０のＡ入力に接続され
、モノマルチバイブレータ４０のＱ出力はモノマルチバ
イブレータ４１のＡ入力に接続される。
明する。図１において、水平同期信号の供給される入力
端子２２がＦ／Ｖコンバータ２３を通じてコンパレータ
２４の反転入力端子とコンパレータ２５の反転入力端子
に接続される。またコンパレータ２４の非反転入力端子
はＶａ［Ｖ］の定電圧源２６に接続され、コンパレータ
２５の非反転入力端子はＶｂ［Ｖ］（Ｖａ＞Ｖｂ＞０）
の定電圧源２７に接続される。またコンパレータ２４の
出力は抵抗器４５を通じて接地され、さらにコンパレー
タ２４の出力は抵抗器２８を通じてトランジスタ３１、
３３のベース端子に接続され、またコンパレータ２５の
出力は抵抗器４６を通じて接地され、さらにコンパレー
タ２５の出力は抵抗器２９を通じてトランジスタ３０、
３２のベース端子に接続され、またトランジスタ３０、
３１、３２、３３のエミッタ端子はＶｃ［Ｖ］の定電圧
源４４に接続される。トランジスタ３０のコレクタ端子
は抵抗器３４を通じてＤ点に接続され、同じくトランジ
スタ３１のコレクタ端子は抵抗器３５を通じてＤ点に接
続される。さらにＤ点はモノマルチバイブレータ４０の
Ｒ／Ｃｅｘｔ端子に接続されると同時にコンデンサ４２
を通じてモノマルチバイブレータ４０のＣｅｘｔ端子に
も接続されるし、抵抗器３６を通じて定電圧源４４にも
接続される。またトランジスタ３２のコレクタ端子は抵
抗器３７を通じてＥ点に接続され、同じくトランジスタ
３３のコレクタ端子は抵抗器３８を通じてＥ点に接続さ
れる。さらにＥ点はモノマルチバイブレータ４１のＲ／
Ｃｅｘｔ端子に接続されると同時にコンデンサ４３を通
じてモノマルチバイブレータ４１のＣｅｘｔ端子にも接
続されるし、抵抗器３９を通じて定電圧源４４にも接続
される。モノマルチバイブレータ４０、４１のＢ入力、
ＣＬＲ端子は定電圧源４４に接続される。なお前記モノ
マルチバイブレータ４０、４１はＢ入力、ＣＬＲ入力端
子がＨＩＧＨの状態で、かつＡ入力の立ち下がりでＱ出
力は任意の幅の正極性のパルスを発生する。またＣＬＲ
入力端子の立ち下がりでモノマルチバイブレーターはリ
セットされる。また水平同期信号が入力される入力端子
２２はモノマルチバイブレータ４０のＡ入力に接続され
、モノマルチバイブレータ４０のＱ出力はモノマルチバ
イブレータ４１のＡ入力に接続される。
【０００８】従って、水平同期信号がモノマルチバイブ
レータ４０のＡ入力に入力されると同期信号の立ち下が
りでモノマルチバイブレータはセットされ、モノマルチ
バイブレータ４０のＣｅｘｔ端子とＲ／Ｃｅｘｔ端子の
間のコンデンサの容量値とＲ／Ｃｅｘｔ端子と定電圧源
の間の抵抗値によって決まる時定数ｔａ［ｓ］の間、正
極性のパルスをＱ出力から発生し、そのパルスの立ち下
がりでモノマルチバイブレータ４１はセットされ、モノ
マルチバイブレータ４１のＣｅｘｔ端子とＲ／Ｃｅｘｔ
端子の間のコンデンサの容量値とＲ／Ｃｅｘｔ端子と定
電圧源の間の抵抗値によって決まる時定数ｔｂ［ｓ］の
間、正極性のクランプパルスをＱ出力から発生する。
レータ４０のＡ入力に入力されると同期信号の立ち下が
りでモノマルチバイブレータはセットされ、モノマルチ
バイブレータ４０のＣｅｘｔ端子とＲ／Ｃｅｘｔ端子の
間のコンデンサの容量値とＲ／Ｃｅｘｔ端子と定電圧源
の間の抵抗値によって決まる時定数ｔａ［ｓ］の間、正
極性のパルスをＱ出力から発生し、そのパルスの立ち下
がりでモノマルチバイブレータ４１はセットされ、モノ
マルチバイブレータ４１のＣｅｘｔ端子とＲ／Ｃｅｘｔ
端子の間のコンデンサの容量値とＲ／Ｃｅｘｔ端子と定
電圧源の間の抵抗値によって決まる時定数ｔｂ［ｓ］の
間、正極性のクランプパルスをＱ出力から発生する。
【０００９】そこで、この回路においてＦ／Ｖコンバー
タ２３に周波数がｆ１〔ｋＨｚ〕（ｆ１＞０）の同期信
号が供給された場合のＦ／Ｖコンバータの出力電圧がＶ
１〔Ｖ〕（Ｖｂ＞Ｖ１）だとコンパレータ２４、２５は
共に正出力でトランジスタ３０、３１、３２、３３はと
もにＯＦＦの状態になり、モノマルチバイブレータ４０
の時定数は抵抗器３６とコンデンサ４２の値によって決
まり、またモノマルチバイブレータ４１の時定数は抵抗
器３９とコンデンサ４３の値によって決まる。
タ２３に周波数がｆ１〔ｋＨｚ〕（ｆ１＞０）の同期信
号が供給された場合のＦ／Ｖコンバータの出力電圧がＶ
１〔Ｖ〕（Ｖｂ＞Ｖ１）だとコンパレータ２４、２５は
共に正出力でトランジスタ３０、３１、３２、３３はと
もにＯＦＦの状態になり、モノマルチバイブレータ４０
の時定数は抵抗器３６とコンデンサ４２の値によって決
まり、またモノマルチバイブレータ４１の時定数は抵抗
器３９とコンデンサ４３の値によって決まる。
【００１０】次にＦ／Ｖコンバーター２３に入力される
同期信号の周波数がｆ２〔ｋＨｚ〕（ｆ２＞ｆ１＞０）
の場合のＦ／Ｖコンバータの出力電圧がＶ２〔Ｖ〕（Ｖ
ａ＞Ｖ２＞Ｖｂ）だとコンパレータ２４は正出力、コン
パレータ２５は動作しないので、トランジスタ３０、３
２はＯＮ、トランジスタ３１、３３はＯＦＦの状態にな
りモノマルチバイブレータ４０の時定数は抵抗器３４、
３６とコンデンサ４２の値によって決まり、またモノマ
ルチバイブレータ４１の時定数は抵抗器３７、３９とコ
ンデンサ４３の値によって決まる。
同期信号の周波数がｆ２〔ｋＨｚ〕（ｆ２＞ｆ１＞０）
の場合のＦ／Ｖコンバータの出力電圧がＶ２〔Ｖ〕（Ｖ
ａ＞Ｖ２＞Ｖｂ）だとコンパレータ２４は正出力、コン
パレータ２５は動作しないので、トランジスタ３０、３
２はＯＮ、トランジスタ３１、３３はＯＦＦの状態にな
りモノマルチバイブレータ４０の時定数は抵抗器３４、
３６とコンデンサ４２の値によって決まり、またモノマ
ルチバイブレータ４１の時定数は抵抗器３７、３９とコ
ンデンサ４３の値によって決まる。
【００１１】さらにＦ／Ｖコンバータ２３に入力される
同期信号の周波数がｆ３〔ｋＨｚ〕（ｆ３＞ｆ２＞０）
の場合のＦ／Ｖコンバーターの出力電圧がＶ３〔Ｖ〕（
Ｖ３＞Ｖｂ＞０）だとコンパレータ２４、コンパレータ
２５は共に動作しないので、トランジスタ３０、３１、
３２、３３はともにＯＮの状態になり、モノマルチバイ
ブレータ４０の時定数は抵抗器３４、３５、３６とコン
デンサ４２の値によって決まり、またモノマルチバイブ
レータ４１の時定数は抵抗器３７、３８、３９とコンデ
ンサ４３の値によって決まる。
同期信号の周波数がｆ３〔ｋＨｚ〕（ｆ３＞ｆ２＞０）
の場合のＦ／Ｖコンバーターの出力電圧がＶ３〔Ｖ〕（
Ｖ３＞Ｖｂ＞０）だとコンパレータ２４、コンパレータ
２５は共に動作しないので、トランジスタ３０、３１、
３２、３３はともにＯＮの状態になり、モノマルチバイ
ブレータ４０の時定数は抵抗器３４、３５、３６とコン
デンサ４２の値によって決まり、またモノマルチバイブ
レータ４１の時定数は抵抗器３７、３８、３９とコンデ
ンサ４３の値によって決まる。
【００１２】従って、この回路においてディスプレイ装
置に入力される同期信号の周波数が高くなるにつれてモ
ノマルチバイブレータ４０、４１の時定数が小さくなり
、よってクランプパルスのパルス幅が短くなる。
置に入力される同期信号の周波数が高くなるにつれてモ
ノマルチバイブレータ４０、４１の時定数が小さくなり
、よってクランプパルスのパルス幅が短くなる。
【００１３】
【発明の効果】この発明は、以上説明したように同期信
号の同期周波数に応じてビデオアンプに入力するクラン
プパルスのパルス幅を可変させるという構成としたので
、同期周波数が高い場合にクランプパルスがバックポー
チをこえて、映像表示区間をもクランプしてしまう事を
防ぐ効果がある。
号の同期周波数に応じてビデオアンプに入力するクラン
プパルスのパルス幅を可変させるという構成としたので
、同期周波数が高い場合にクランプパルスがバックポー
チをこえて、映像表示区間をもクランプしてしまう事を
防ぐ効果がある。
【図１】本発明の一例の構成を示した説明図である。
【図２】従来のクランプパルス回路の回路図である。
【図３】従来の回路においてビデオアンプに入力する映
像信号と、クランプパルスの波形図である。
像信号と、クランプパルスの波形図である。
１５、１９、４０、４１ モノマルチバイブレータ２
３ Ｆ／Ｖコンバータ ２４、２５ コンパレータ
３ Ｆ／Ｖコンバータ ２４、２５ コンパレータ
Claims (1)
- 【請求項１】 水平同期信号を入力して同期周波数を
電圧信号に変換するＦ／Ｖコンバータと、該Ｆ／Ｖコン
バータの出力を同期信号の周波数に応じて可変出力させ
る少なくとも１つ以上のコンパレーターからなるクラン
プパルス幅可変切り換え回路と、少なくとも１つ以上の
モノマルチバイブレータからなるクランプパルス発生回
路とからなり、水平同期信号の同期周波数に応じて前記
クランプパルス幅可変切り換え回路を制御してビデオア
ンプへ出力するクランプパルス幅を可変させることを特
徴とするビデオアンプのクランプパルス回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10161791A JPH04331979A (ja) | 1991-05-07 | 1991-05-07 | ビデオアンプのクランプパルス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10161791A JPH04331979A (ja) | 1991-05-07 | 1991-05-07 | ビデオアンプのクランプパルス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04331979A true JPH04331979A (ja) | 1992-11-19 |
Family
ID=14305368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10161791A Pending JPH04331979A (ja) | 1991-05-07 | 1991-05-07 | ビデオアンプのクランプパルス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04331979A (ja) |
-
1991
- 1991-05-07 JP JP10161791A patent/JPH04331979A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3985954A (en) | DC level control circuit | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JPH04331979A (ja) | ビデオアンプのクランプパルス回路 | |
| US3735038A (en) | Means for superimposing a marker signal onto a composite video signal | |
| JPH04331978A (ja) | ビデオアンプのクランプパルス回路 | |
| KR920004562B1 (ko) | 위상조정회로 | |
| JPS628990B2 (ja) | ||
| US4975774A (en) | Art processor in a picture-in-picture system | |
| US3532811A (en) | Circuit for separating sync signals from a composite video signal | |
| JP2548220B2 (ja) | 映像信号処理装置 | |
| KR900002812B1 (ko) | 수평동기신호의 주파수 판별회로 | |
| JPH0510455Y2 (ja) | ||
| JP3263882B2 (ja) | 垂直同期信号処理回路 | |
| KR0176137B1 (ko) | 영상디스플레이장치의 멀티 대응 수평크기 자동 변환회로 | |
| JP3030971B2 (ja) | 同期分離装置 | |
| JP3179395B2 (ja) | 映像信号処理装置 | |
| JP2540849B2 (ja) | 映像信号処理回路 | |
| JPS6326167A (ja) | 画質補正回路 | |
| JPS6135075A (ja) | ミラ−積分型垂直偏向回路 | |
| JPH09130647A (ja) | 映像信号クランプ装置および方法 | |
| JPS59220638A (ja) | 湿度検出装置 | |
| JP2000101869A (ja) | クランプ回路 | |
| JPH0327678A (ja) | クランプ回路 | |
| JPH0331315B2 (ja) | ||
| JPH0531463U (ja) | 画面消去回路 |