JPH04331981A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH04331981A JPH04331981A JP10147291A JP10147291A JPH04331981A JP H04331981 A JPH04331981 A JP H04331981A JP 10147291 A JP10147291 A JP 10147291A JP 10147291 A JP10147291 A JP 10147291A JP H04331981 A JPH04331981 A JP H04331981A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- liquid crystal
- display
- timing signal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タやパーソナルワードプロセッサ等の表示部として使用
される液晶表示装置に関する。
タやパーソナルワードプロセッサ等の表示部として使用
される液晶表示装置に関する。
【０００２】
【従来の技術】一般に、パーソナルコンピュータ等のデ
ータ処理装置では、機器の小型，軽量化を図るために、
その表示部として液晶表示装置（ＬＣＤ）を備えたもの
が実用化されている。
ータ処理装置では、機器の小型，軽量化を図るために、
その表示部として液晶表示装置（ＬＣＤ）を備えたもの
が実用化されている。
【０００３】このような液晶表示装置を備えたデータ処
理装置では、ＣＲＴ表示装置を備えた機器との互換性を
確保するために、その表示データの処理は、まず、ＣＲ
Ｔ表示用の画像信号を作成し、このＣＲＴ画像信号をＬ
ＣＤ表示用の画像信号に変換することにより行なわれる
。
理装置では、ＣＲＴ表示装置を備えた機器との互換性を
確保するために、その表示データの処理は、まず、ＣＲ
Ｔ表示用の画像信号を作成し、このＣＲＴ画像信号をＬ
ＣＤ表示用の画像信号に変換することにより行なわれる
。
【０００４】すなわち、ＣＲＴ表示用の画像信号とＬＣ
Ｄ表示用の画像信号とでは、帰線期間の有無等の差異に
より、データの出力タイミングが異なるため、ＣＲＴ表
示用の画像信号の全てを一旦メモリに書込み、その後、
必要な画像部分、つまり、有効表示データのみをＬＣＤ
の表示タイミングに応じて読出している。
Ｄ表示用の画像信号とでは、帰線期間の有無等の差異に
より、データの出力タイミングが異なるため、ＣＲＴ表
示用の画像信号の全てを一旦メモリに書込み、その後、
必要な画像部分、つまり、有効表示データのみをＬＣＤ
の表示タイミングに応じて読出している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ようにして液晶表示装置を動作させたのでは、ＣＲＴ表
示用画像信号の一回分全てを記憶させる大容量の画像メ
モリが必要になる。
ようにして液晶表示装置を動作させたのでは、ＣＲＴ表
示用画像信号の一回分全てを記憶させる大容量の画像メ
モリが必要になる。
【０００６】本発明は上記課題に鑑みなされたもので、
大容量の画像データメモリを必要とすることなく、ＣＲ
Ｔ表示用の画像データに基づく液晶表示を行なうことが
可能になる液晶表示装置を提供することを目的とする。
大容量の画像データメモリを必要とすることなく、ＣＲ
Ｔ表示用の画像データに基づく液晶表示を行なうことが
可能になる液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】すなわち、本発明に係わ
る液晶表示装置は、データの書込み動作と読出し動作と
を同時に行ない得る記憶手段と、ＣＲＴ表示用の画像デ
ータが入力される入力手段と、上記ＣＲＴ表示用画像デ
ータの垂直同期信号及び水平同期信号に基づいて該ＣＲ
Ｔ表示用画像データの少なくとも垂直帰線期間を除く有
効データのみを上記記憶手段に記憶させる有効画像デー
タ取出し手段と、この有効画像データ取出し手段により
上記記憶手段に記憶された有効画像データを上記液晶表
示装置の表示タイミングに応じて読出す表示制御手段と
を備えて構成したものである。
る液晶表示装置は、データの書込み動作と読出し動作と
を同時に行ない得る記憶手段と、ＣＲＴ表示用の画像デ
ータが入力される入力手段と、上記ＣＲＴ表示用画像デ
ータの垂直同期信号及び水平同期信号に基づいて該ＣＲ
Ｔ表示用画像データの少なくとも垂直帰線期間を除く有
効データのみを上記記憶手段に記憶させる有効画像デー
タ取出し手段と、この有効画像データ取出し手段により
上記記憶手段に記憶された有効画像データを上記液晶表
示装置の表示タイミングに応じて読出す表示制御手段と
を備えて構成したものである。
【０００８】
【作用】つまり、上記記憶手段に対し、ＣＲＴ表示用の
画像データをその垂直帰線期間を除き順次書込むのと同
時に、この記憶手段に書込まれたＣＲＴ表示用の画像デ
ータを液晶表示タイミングに応じて順次読出して表示さ
せることで、記憶手段の容量は大幅に少くて済むことに
なる。
画像データをその垂直帰線期間を除き順次書込むのと同
時に、この記憶手段に書込まれたＣＲＴ表示用の画像デ
ータを液晶表示タイミングに応じて順次読出して表示さ
せることで、記憶手段の容量は大幅に少くて済むことに
なる。
【０００９】
【実施例】以下図面により本発明の一実施例について説
明する。
明する。
【００１０】図１は液晶表示装置における表示制御回路
の構成を示すもので、同図において、１１はシリアル／
パラレル変換部、１２はデュアルポートメモリ、１３は
タイミング信号発生部、１４は書込み列アドレスカウン
タ、１５は読出し列アドレスカウンタ、１６は液晶表示
装置である。
の構成を示すもので、同図において、１１はシリアル／
パラレル変換部、１２はデュアルポートメモリ、１３は
タイミング信号発生部、１４は書込み列アドレスカウン
タ、１５は読出し列アドレスカウンタ、１６は液晶表示
装置である。
【００１１】シリアル／パラレル変換部１１は、タイミ
ング信号発生部１３により発生されるドットタイミング
信号ＤＣＬに応じて、ＣＲＴ表示用の画像データを１ド
ットずつのシリアルデータとして入力し、例えば８ドッ
トずつのパラレルデータに変換して出力するもので、こ
のシリアル／パラレル変換部１１からのＣＲＴ画像デー
タは、タイミング信号発生部１３により発生される書込
みタイミング信号ＷＣＬに応じて順次デュアルポートメ
モリ１２に書込まれる。
ング信号発生部１３により発生されるドットタイミング
信号ＤＣＬに応じて、ＣＲＴ表示用の画像データを１ド
ットずつのシリアルデータとして入力し、例えば８ドッ
トずつのパラレルデータに変換して出力するもので、こ
のシリアル／パラレル変換部１１からのＣＲＴ画像デー
タは、タイミング信号発生部１３により発生される書込
みタイミング信号ＷＣＬに応じて順次デュアルポートメ
モリ１２に書込まれる。
【００１２】この場合、デュアルポートメモリ１２に対
するＣＲＴ水平走査１本分に相当するデータ列の書込み
列アドレスは、上記タイミング信号発生部１３により発
生される水平書込み信号ＨＷ に応じてカウント動作す
る書込み列アドレスカウンタ１４により指定される。
するＣＲＴ水平走査１本分に相当するデータ列の書込み
列アドレスは、上記タイミング信号発生部１３により発
生される水平書込み信号ＨＷ に応じてカウント動作す
る書込み列アドレスカウンタ１４により指定される。
【００１３】一方、デュアルポートメモリ１２に順次書
込まれるＣＲＴ画像データは、タイミング信号発生部１
３により発生される読出しタイミング信号ＲＣＬに応じ
て順次ＬＣＤ画像データとして読出されるもので、この
デュアルポートメモリ１３から読出されたＬＣＤ画像デ
ータは、液晶表示部１６に順次送られて表示される。
込まれるＣＲＴ画像データは、タイミング信号発生部１
３により発生される読出しタイミング信号ＲＣＬに応じ
て順次ＬＣＤ画像データとして読出されるもので、この
デュアルポートメモリ１３から読出されたＬＣＤ画像デ
ータは、液晶表示部１６に順次送られて表示される。
【００１４】この場合、デュアルポートメモリ１２から
のＬＣＤ水平走査１本分に相当するデータ列の読出しア
ドレスは、上記タイミング信号発生部１３により発生さ
れる水平読出し信号ＨＲ に応じてカウント動作する読
出し列アドレスカウンタ１５により指定される。
のＬＣＤ水平走査１本分に相当するデータ列の読出しア
ドレスは、上記タイミング信号発生部１３により発生さ
れる水平読出し信号ＨＲ に応じてカウント動作する読
出し列アドレスカウンタ１５により指定される。
【００１５】ここで、上記タイミング信号発生部１３に
より発生される書込みタイミング信号ＷＣＬ，水平書込
み信号ＨＷ 及び読出しタイミング信号ＲＣＬ，水平読
出し信号ＨＲ は、何れもＣＲＴ表示用の水平同期信号
ＨＣＲＴ 及び垂直同期信号ＶＣＲＴ に基づき生成さ
れる。
より発生される書込みタイミング信号ＷＣＬ，水平書込
み信号ＨＷ 及び読出しタイミング信号ＲＣＬ，水平読
出し信号ＨＲ は、何れもＣＲＴ表示用の水平同期信号
ＨＣＲＴ 及び垂直同期信号ＶＣＲＴ に基づき生成さ
れる。
【００１６】図２は上記表示制御回路におけるタイミン
グ信号発生部１３の内部構成を示すもので、ＣＲＴ表示
用の水平同期信号ＨＣＲＴ は、アンドゲートＡＮＤ１
を介してｌ＋ｎ進カウンタ２１にそのカウンタクロック
Ｃとして供給されると同時に、アンドゲートＡＮＤ２を
介してｍ進カウンタ２２にそのカウンタクロックＣとし
て供給される。
グ信号発生部１３の内部構成を示すもので、ＣＲＴ表示
用の水平同期信号ＨＣＲＴ は、アンドゲートＡＮＤ１
を介してｌ＋ｎ進カウンタ２１にそのカウンタクロック
Ｃとして供給されると同時に、アンドゲートＡＮＤ２を
介してｍ進カウンタ２２にそのカウンタクロックＣとし
て供給される。
【００１７】ここで、上記アンドゲートＡＮＤ２を介し
てｍ進カウンタ２２に供給される水平同期信号ＨＣＲＴ
は、前記図１における書込み列アドレスカウンタ１４
をカウント動作させるための水平書込み信号ＨＷ とし
て該書込み列アドレスカウンタ１４に出力される。
てｍ進カウンタ２２に供給される水平同期信号ＨＣＲＴ
は、前記図１における書込み列アドレスカウンタ１４
をカウント動作させるための水平書込み信号ＨＷ とし
て該書込み列アドレスカウンタ１４に出力される。
【００１８】また、ＣＲＴ表示用の垂直同期信号ＶＣＲ
Ｔ は、上記ｌ＋ｎ進カウンタ２１及びｍ進カウンタ２
２にそのリセット信号Ｒとして供給されると共に、フリ
ップフロップＦＦ１にそのセット信号Ｓとして供給され
る。 このフリップフロップＦＦ１のＱ出力は上記アンドゲー
トＡＮＤ１にそのゲート制御信号として供給される。
Ｔ は、上記ｌ＋ｎ進カウンタ２１及びｍ進カウンタ２
２にそのリセット信号Ｒとして供給されると共に、フリ
ップフロップＦＦ１にそのセット信号Ｓとして供給され
る。 このフリップフロップＦＦ１のＱ出力は上記アンドゲー
トＡＮＤ１にそのゲート制御信号として供給される。
【００１９】ここで、上記ｌ＋ｎ進カウンタ２１のカウ
ント値は、ＣＲＴ表示用画像データの垂直帰線期間に相
当する水平走査線数に対応して設定されるもので、この
ｌ＋ｎ進カウンタ２１からのカウンタキャリＣａｒｒｙ
は上記フリップフロップＦＦ１にそのリセット信号Ｒ
として供給されると共に、フリップフロップＦＦ２にそ
のセット信号Ｓとして供給される。
ント値は、ＣＲＴ表示用画像データの垂直帰線期間に相
当する水平走査線数に対応して設定されるもので、この
ｌ＋ｎ進カウンタ２１からのカウンタキャリＣａｒｒｙ
は上記フリップフロップＦＦ１にそのリセット信号Ｒ
として供給されると共に、フリップフロップＦＦ２にそ
のセット信号Ｓとして供給される。
【００２０】このフリップフロップＦＦ２のＱ出力は上
記アンドゲートＡＮＤ２にそのゲート制御信号として供
給されると共に、ＨＲ 信号発生部２３及び書込みタイ
ミング信号発生部２４，読出しタイミング信号発生部２
５に対し、そのイネーブル信号ＥＳとして供給される。
記アンドゲートＡＮＤ２にそのゲート制御信号として供
給されると共に、ＨＲ 信号発生部２３及び書込みタイ
ミング信号発生部２４，読出しタイミング信号発生部２
５に対し、そのイネーブル信号ＥＳとして供給される。
【００２１】また、上記ｍ進カウンタ２２のカウント値
は、ＣＲＴ表示用画像データの垂直帰線期間を除く有効
画像データに相当する水平走査線数に対応して設定され
るもので、このｍ進カウンタ２２からのカウンタキャリ
Ｃａｒｒｙ は上記フリップフロップＦＦ２にそのリセ
ット信号Ｒとして供給される。
は、ＣＲＴ表示用画像データの垂直帰線期間を除く有効
画像データに相当する水平走査線数に対応して設定され
るもので、このｍ進カウンタ２２からのカウンタキャリ
Ｃａｒｒｙ は上記フリップフロップＦＦ２にそのリセ
ット信号Ｒとして供給される。
【００２２】つまり、フリップフロップＦＦ２は、ＣＲ
Ｔ表示用画像データの垂直帰線期間を除く有効画像デー
タが得られる期間に対応してセットされ、上記ＨＲ 信
号発生部２３及び書込みタイミング信号発生部２４，読
出しタイミング信号発生部２５にそれぞれイネーブル信
号ＥＳを供給するもので、ＨＲ 信号発生部２３により
発生される水平読出し信号ＨＲ は、前記図１における
読出し列アドレスカウンタ１５をカウント動作させるた
めの信号として該読出し列アドレスカウンタ１５に出力
され、書込みタイミング信号発生部２４により発生され
るドットタイミング信号ＤＣＬ及び書込みタイミング信
号ＷＣＬは、前記図１におけるシリアル／パラレル変換
部１１をシリアル／パラレル変換動作させるための信号
及びデュアルポートメモリ１２を書込み動作させるため
の信号として出力され、また、読出しタイミング信号発
生部２５により発生される読出しタイミング信号ＲＣＬ
は、上記デュアルポートメモリ１２を読出し動作させる
ための信号として出力される。
Ｔ表示用画像データの垂直帰線期間を除く有効画像デー
タが得られる期間に対応してセットされ、上記ＨＲ 信
号発生部２３及び書込みタイミング信号発生部２４，読
出しタイミング信号発生部２５にそれぞれイネーブル信
号ＥＳを供給するもので、ＨＲ 信号発生部２３により
発生される水平読出し信号ＨＲ は、前記図１における
読出し列アドレスカウンタ１５をカウント動作させるた
めの信号として該読出し列アドレスカウンタ１５に出力
され、書込みタイミング信号発生部２４により発生され
るドットタイミング信号ＤＣＬ及び書込みタイミング信
号ＷＣＬは、前記図１におけるシリアル／パラレル変換
部１１をシリアル／パラレル変換動作させるための信号
及びデュアルポートメモリ１２を書込み動作させるため
の信号として出力され、また、読出しタイミング信号発
生部２５により発生される読出しタイミング信号ＲＣＬ
は、上記デュアルポートメモリ１２を読出し動作させる
ための信号として出力される。
【００２３】図３はＣＲＴ表示用の垂直同期信号ＶＣＲ
Ｔ 及び水平同期信号ＨＣＲＴ に対するタイミング信
号発生部１３からの水平書込み信号ＨＷ と水平読出し
信号ＨＲ との関係を示すタイミングチャート。図４は
垂直及び水平帰線期間を含む一回分全てのＣＲＴ表示用
画像データエリアを示す図である。
Ｔ 及び水平同期信号ＨＣＲＴ に対するタイミング信
号発生部１３からの水平書込み信号ＨＷ と水平読出し
信号ＨＲ との関係を示すタイミングチャート。図４は
垂直及び水平帰線期間を含む一回分全てのＣＲＴ表示用
画像データエリアを示す図である。
【００２４】ここで、ＣＲＴ表示用の垂直同期信号周波
数をＶＣＲＴ（Ｈｚ）、ＣＲＴ表示用画像データの総水
平走査線数を（ｌ＋ｎ＋ｍ）本とすると、ＣＲＴ表示用
の水平同期信号周波数ＨＣＲＴ（Ｈｚ） は、ＨＣＲＴ
（Ｈｚ） ＝ＶＣＲＴ（Ｈｚ） ・（ｌ＋ｎ＋ｍ）
…式１となる。ここで、ＬＣＤ表示用の水平走査線数を
ｍ本とすると、ＬＣＤ表示用の水平同期信号周波数ＨＬ
ＣＤ（Ｈｚ） は、 ＨＬＣＤ（Ｈｚ） ＝ＶＣＲＴ（Ｈｚ） ・ｍ …式
２となる。次に、上記構成による表示制御回路のＬＣＤ
表示動作について説明する。
数をＶＣＲＴ（Ｈｚ）、ＣＲＴ表示用画像データの総水
平走査線数を（ｌ＋ｎ＋ｍ）本とすると、ＣＲＴ表示用
の水平同期信号周波数ＨＣＲＴ（Ｈｚ） は、ＨＣＲＴ
（Ｈｚ） ＝ＶＣＲＴ（Ｈｚ） ・（ｌ＋ｎ＋ｍ）
…式１となる。ここで、ＬＣＤ表示用の水平走査線数を
ｍ本とすると、ＬＣＤ表示用の水平同期信号周波数ＨＬ
ＣＤ（Ｈｚ） は、 ＨＬＣＤ（Ｈｚ） ＝ＶＣＲＴ（Ｈｚ） ・ｍ …式
２となる。次に、上記構成による表示制御回路のＬＣＤ
表示動作について説明する。
【００２５】まず、ＣＲＴ表示用画像データの垂直同期
信号ＶＣＲＴ が発生されると、タイミング信号発生部
１３におけるｌ＋ｎ進カウンタ２１及びｍ進カウンタ２
２が何れもリセットされると共に、フリップフロップＦ
Ｆ１がセットされアンドゲートＡＮＤ１がゲートオンに
制御される。
信号ＶＣＲＴ が発生されると、タイミング信号発生部
１３におけるｌ＋ｎ進カウンタ２１及びｍ進カウンタ２
２が何れもリセットされると共に、フリップフロップＦ
Ｆ１がセットされアンドゲートＡＮＤ１がゲートオンに
制御される。
【００２６】すると、ＣＲＴ表示用の水平同期信号ＨＣ
ＲＴ によりｌ＋ｎ進カウンタ２１がカウント動作する
もので、ＣＲＴ表示用画像データの垂直帰線期間を経過
し該カウンタ２１からそのカウンタキャリＣａｒｒｙ
が出力されると、フリップフロップＦＦ１がリセットさ
れて上記アンドゲートＡＮＤ１がゲートオフに制御され
ると同時に、フリップフロップＦＦ２がセットされてア
ンドゲートＡＮＤ２がゲートオンに制御される。そして
、ＨＲ 信号発生部２３及び書込みタイミング信号発生
部２４，読出しタイミング信号発生部２５が何れもイネ
ーブル状態になる。
ＲＴ によりｌ＋ｎ進カウンタ２１がカウント動作する
もので、ＣＲＴ表示用画像データの垂直帰線期間を経過
し該カウンタ２１からそのカウンタキャリＣａｒｒｙ
が出力されると、フリップフロップＦＦ１がリセットさ
れて上記アンドゲートＡＮＤ１がゲートオフに制御され
ると同時に、フリップフロップＦＦ２がセットされてア
ンドゲートＡＮＤ２がゲートオンに制御される。そして
、ＨＲ 信号発生部２３及び書込みタイミング信号発生
部２４，読出しタイミング信号発生部２５が何れもイネ
ーブル状態になる。
【００２７】すると、書込みタイミング信号発生部２５
からのドットタイミング信号ＤＣＬ及び書込みタイミン
グ信号ＷＣＬに応じてシリアル／パラレル変換部１１を
通したＣＲＴ表示用有効画像データのデュアルポートメ
モリ１２に対する書込みが開始される。また、ＣＲＴ表
示用水平同期信号ＨＣＲＴ によりｍ進カウンタ２２が
カウント動作すると共に、水平書込み信号ＨＷ に応じ
て書込み列アドレスカウンタ１４がカウント動作し上記
デュアルポートメモリ１２の書込み列アドレスが更新さ
れる。これにより、デュアルポートメモリ１２には、Ｃ
ＲＴ表示用有効画像データのみが、順次書込まれる状態
になる。
からのドットタイミング信号ＤＣＬ及び書込みタイミン
グ信号ＷＣＬに応じてシリアル／パラレル変換部１１を
通したＣＲＴ表示用有効画像データのデュアルポートメ
モリ１２に対する書込みが開始される。また、ＣＲＴ表
示用水平同期信号ＨＣＲＴ によりｍ進カウンタ２２が
カウント動作すると共に、水平書込み信号ＨＷ に応じ
て書込み列アドレスカウンタ１４がカウント動作し上記
デュアルポートメモリ１２の書込み列アドレスが更新さ
れる。これにより、デュアルポートメモリ１２には、Ｃ
ＲＴ表示用有効画像データのみが、順次書込まれる状態
になる。
【００２８】一方、読出しタイミング信号発生部２５か
らは、液晶表示装置１６の表示タイミングに対応した読
出しタイミング信号ＲＣＬが発生されデュアルポートメ
モリ１２に与えられる。また、ＨＲ 信号発生部２３か
らは水平読出し信号ＨＲ が発生され読出し列アドレス
カウンタ１５に与えられる。
らは、液晶表示装置１６の表示タイミングに対応した読
出しタイミング信号ＲＣＬが発生されデュアルポートメ
モリ１２に与えられる。また、ＨＲ 信号発生部２３か
らは水平読出し信号ＨＲ が発生され読出し列アドレス
カウンタ１５に与えられる。
【００２９】すると、デュアルポートメモリ１２に書込
まれる上記ＣＲＴ表示用の有効画像データは、その水平
走査１列分ずつＬＣＤ表示タイミングに応じて読出され
液晶表示装置１６に送られるもので、これにより、ＣＲ
Ｔ表示用の画像データがＬＣＤ表示用の画像データに変
換されて液晶表示装置１６に表示出力されるようになる
。
まれる上記ＣＲＴ表示用の有効画像データは、その水平
走査１列分ずつＬＣＤ表示タイミングに応じて読出され
液晶表示装置１６に送られるもので、これにより、ＣＲ
Ｔ表示用の画像データがＬＣＤ表示用の画像データに変
換されて液晶表示装置１６に表示出力されるようになる
。
【００３０】この場合、前記式１及び式２からも明らか
なように、デュアルポートメモリ１２に対し「ＶＣＲＴ
（Ｈｚ） ・（ｌ＋ｎ＋ｍ）」からなるＣＲＴ表示用水
平同期信号周波数ＨＣＲＴ（Ｈｚ） で書込まれるＣＲ
Ｔ表示用有効画像データを、「ＶＣＲＴ（Ｈｚ） ・ｍ
」からなるＬＣＤ表示用の水平同期信号周波数ＨＬＣＤ
（Ｈｚ） で読出すことになるので、該デュアルポート
メモリ１２の容量値は、（ｌ＋ｎ）本の水平走査線数に
相当する画像データのみ記憶できればよいことになる。
なように、デュアルポートメモリ１２に対し「ＶＣＲＴ
（Ｈｚ） ・（ｌ＋ｎ＋ｍ）」からなるＣＲＴ表示用水
平同期信号周波数ＨＣＲＴ（Ｈｚ） で書込まれるＣＲ
Ｔ表示用有効画像データを、「ＶＣＲＴ（Ｈｚ） ・ｍ
」からなるＬＣＤ表示用の水平同期信号周波数ＨＬＣＤ
（Ｈｚ） で読出すことになるので、該デュアルポート
メモリ１２の容量値は、（ｌ＋ｎ）本の水平走査線数に
相当する画像データのみ記憶できればよいことになる。
【００３１】なお、デュアルポートメモリ１２には、上
記ＣＲＴ表示用画像データの垂直帰線期間を除く有効デ
ータのみ書込むのと同様の手段により、水平帰線期間に
相当する無効画像データも除くように構成する。
記ＣＲＴ表示用画像データの垂直帰線期間を除く有効デ
ータのみ書込むのと同様の手段により、水平帰線期間に
相当する無効画像データも除くように構成する。
【００３２】したがって、上記構成の液晶表示装置にお
ける表示制御回路によれば、シリアル／パラレル変換部
１１を通して順次入力されるＣＲＴ表示用の画像データ
を、タイミング信号発生部１３からの書込みタイミング
信号ＷＣＬに応じて、その垂直帰線期間及び水平帰線期
間を除く有効画像データのみデュアルポートメモリ１２
に対して書込むのと共に、タイミング信号発生部１３か
らのＬＣＤ表示タイミングに対応する読出しタイミング
信号ＲＣＬに応じて、上記デュアルポートメモリ１２に
書込まれた有効画像データを読出し、液晶表示装置１６
に対して転送表示させるよう構成したので、従来のよう
に大容量の画像データメモリを必要とすることなく、Ｃ
ＲＴ表示用の画像データに基づく液晶表示を行なうこと
が可能になる。
ける表示制御回路によれば、シリアル／パラレル変換部
１１を通して順次入力されるＣＲＴ表示用の画像データ
を、タイミング信号発生部１３からの書込みタイミング
信号ＷＣＬに応じて、その垂直帰線期間及び水平帰線期
間を除く有効画像データのみデュアルポートメモリ１２
に対して書込むのと共に、タイミング信号発生部１３か
らのＬＣＤ表示タイミングに対応する読出しタイミング
信号ＲＣＬに応じて、上記デュアルポートメモリ１２に
書込まれた有効画像データを読出し、液晶表示装置１６
に対して転送表示させるよう構成したので、従来のよう
に大容量の画像データメモリを必要とすることなく、Ｃ
ＲＴ表示用の画像データに基づく液晶表示を行なうこと
が可能になる。
【００３３】
【発明の効果】以上のように本発明によれば、データの
書込み動作と読出し動作とを同時に行ない得る記憶手段
と、ＣＲＴ表示用の画像データが入力される入力手段と
、上記ＣＲＴ表示用画像データの垂直同期信号及び水平
同期信号に基づいて該ＣＲＴ表示用画像データの少なく
とも垂直帰線期間を除く有効データのみを上記記憶手段
に記憶させる有効画像データ取出し手段と、この有効画
像データ取出し手段により上記記憶手段に記憶された有
効画像データを上記液晶表示装置の表示タイミングに応
じて読出す表示制御手段とを備えて構成したので、大容
量の画像データメモリを必要とすることなく、ＣＲＴ表
示用の画像データに基づく液晶表示を行なうことが可能
になる。
書込み動作と読出し動作とを同時に行ない得る記憶手段
と、ＣＲＴ表示用の画像データが入力される入力手段と
、上記ＣＲＴ表示用画像データの垂直同期信号及び水平
同期信号に基づいて該ＣＲＴ表示用画像データの少なく
とも垂直帰線期間を除く有効データのみを上記記憶手段
に記憶させる有効画像データ取出し手段と、この有効画
像データ取出し手段により上記記憶手段に記憶された有
効画像データを上記液晶表示装置の表示タイミングに応
じて読出す表示制御手段とを備えて構成したので、大容
量の画像データメモリを必要とすることなく、ＣＲＴ表
示用の画像データに基づく液晶表示を行なうことが可能
になる。
【図１】本発明の一実施例に係わる液晶表示装置におけ
る表示制御回路の構成を示すブロック図。
る表示制御回路の構成を示すブロック図。
【図２】上記表示制御回路におけるタイミング信号発生
部の内部構成を示すブロック図。
部の内部構成を示すブロック図。
【図３】ＣＲＴ表示用の垂直同期信号ＶＣＲＴ 及び水
平同期信号ＨＣＲＴ に対するタイミング信号発生部か
らの水平書込み信号ＨＷ と水平読出し信号ＨＲ との
関係を示すタイミングチャート。
平同期信号ＨＣＲＴ に対するタイミング信号発生部か
らの水平書込み信号ＨＷ と水平読出し信号ＨＲ との
関係を示すタイミングチャート。
【図４】垂直及び水平帰線期間を含む一回分全てのＣＲ
Ｔ表示用画像データエリアを示す図。
Ｔ表示用画像データエリアを示す図。
１１…シリアル／パラレル変換部、１２…デュアルポー
トメモリ、１３…タイミング信号発生部、１４…書込み
列アドレスカウンタ、１５…読出し列アドレスカウンタ
、１６…液晶表示装置、２１…ｌ＋ｎ進カウンタ、２２
…ｍ進カウンタ、２３…ＨＲ 信号発生部、２４…書込
みタイミング信号発生部、２５…読出しタイミング信号
発生部、ＡＮＤ１，ＡＮＤ２…アンドゲート、ＦＦ１，
ＦＦ２…フリップフロップ。
トメモリ、１３…タイミング信号発生部、１４…書込み
列アドレスカウンタ、１５…読出し列アドレスカウンタ
、１６…液晶表示装置、２１…ｌ＋ｎ進カウンタ、２２
…ｍ進カウンタ、２３…ＨＲ 信号発生部、２４…書込
みタイミング信号発生部、２５…読出しタイミング信号
発生部、ＡＮＤ１，ＡＮＤ２…アンドゲート、ＦＦ１，
ＦＦ２…フリップフロップ。
Claims (1)
- 【請求項１】 液晶表示装置において、データの書込
み動作と読出し動作とを同時に行ない得る記憶手段と、
ＣＲＴ表示用の画像データが入力される入力手段と、上
記ＣＲＴ表示用画像データの垂直同期信号及び水平同期
信号に基づいて該ＣＲＴ表示用画像データの少なくとも
垂直帰線期間を除く有効データのみを上記記憶手段に記
憶させる有効画像データ取出し手段と、この有効画像デ
ータ取出し手段により上記記憶手段に記憶された有効画
像データを上記液晶表示装置の表示タイミングに応じて
読出す表示制御手段と、を具備したことを特徴とする液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147291A JPH04331981A (ja) | 1991-05-07 | 1991-05-07 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10147291A JPH04331981A (ja) | 1991-05-07 | 1991-05-07 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04331981A true JPH04331981A (ja) | 1992-11-19 |
Family
ID=14301675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10147291A Pending JPH04331981A (ja) | 1991-05-07 | 1991-05-07 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04331981A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049322A (en) * | 1995-07-20 | 2000-04-11 | International Business Machines Corporation | Memory controller for liquid crystal display panel |
| US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
| JP2013168097A (ja) * | 2012-02-17 | 2013-08-29 | Japan Display West Co Ltd | 表示装置、および表示方法 |
-
1991
- 1991-05-07 JP JP10147291A patent/JPH04331981A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049322A (en) * | 1995-07-20 | 2000-04-11 | International Business Machines Corporation | Memory controller for liquid crystal display panel |
| US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
| US7202848B2 (en) | 1995-11-30 | 2007-04-10 | Hitachi, Ltd. | Liquid crystal display control device |
| US7808469B2 (en) | 1995-11-30 | 2010-10-05 | Hitachi, Ltd. | Liquid crystal display control device |
| US8184084B2 (en) | 1995-11-30 | 2012-05-22 | Hitachi, Ltd. | Liquid crystal display control device |
| JP2013168097A (ja) * | 2012-02-17 | 2013-08-29 | Japan Display West Co Ltd | 表示装置、および表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
| JPS61198293A (ja) | 表示信号変換回路 | |
| JPH0229691A (ja) | 液晶表示装置 | |
| JP2687986B2 (ja) | 表示装置 | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| SU1462407A1 (ru) | Устройство дл формировани адреса видеопам ти растрового графического диспле | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JP3075425B2 (ja) | デジタルオシロスコープ | |
| JPS60198588A (ja) | 入出力装置 | |
| KR950004217B1 (ko) | 브이지에이의 커서 처리 시스템 | |
| JPS639271A (ja) | 画像データ記録装置 | |
| JPS6021086A (ja) | キヤラクタ発生装置 | |
| JPS63163644A (ja) | メモリアクセス回路 | |
| JPS59119387A (ja) | デイスプレイ表示制御方式 | |
| JPH0711747B2 (ja) | ビデオ信号の記憶方法 | |
| JPS58224382A (ja) | Ｃｒｔ表示用イメ−ジメモリのアクセス回路 | |
| JPH0343792A (ja) | 文字表示装置 | |
| JPS60218131A (ja) | 表示装置 | |
| JPH02173789A (ja) | 画像信号表示装置 | |
| JPS5958471A (ja) | キヤラクタ表示装置 | |
| JPS62133481A (ja) | 表示装置の制御装置 | |
| JPS62243043A (ja) | メモリ駆動回路 | |
| JPH0389482U (ja) | ||
| JPH01241678A (ja) | 画像処理装置 |