JPH0343792A - 文字表示装置 - Google Patents
文字表示装置Info
- Publication number
- JPH0343792A JPH0343792A JP1179234A JP17923489A JPH0343792A JP H0343792 A JPH0343792 A JP H0343792A JP 1179234 A JP1179234 A JP 1179234A JP 17923489 A JP17923489 A JP 17923489A JP H0343792 A JPH0343792 A JP H0343792A
- Authority
- JP
- Japan
- Prior art keywords
- display
- ram
- output
- rom
- characters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字表示装置に関し、特に表示記憶用として、
随時書込み読出しメモリ（ＲＡＭ）と文字用ＲＡＭとを
備えた文字表示装置に関する。
随時書込み読出しメモリ（ＲＡＭ）と文字用ＲＡＭとを
備えた文字表示装置に関する。
従来、この種の文字表示装置は、第４図に示すように、
１のマイコン出力の信号はシステム制御回路４に入り、
書込制御回路６で表示用ＲＡＭ１２の番地が指定され書
込モードの場合に読出・書込切換回路１０によって選択
されたデータが表示用ＲＡＭ１２に書込まれる。また、
データが読出されデイスプレィ制御出力３を出すＦこは
、水平および垂直同期信号２に同期したシステムクロッ
クを発振回路５で発生させ水平系読出制御回路７や垂直
系続出制御回路８へ入ると共にタイミング発生回路９に
入り、作られたタイミング信号は水平系読出制御回路７
および垂直系読出制御回路８、それに出力回路１１へ供
給される。水平系読出制御回路７からの出力および垂直
系読出制御回路８からの出力は読出し書込制御回路ｌＯ
に入り表示用ＲＡＭ１２０番地信号となり表示用ＲＡＭ
１２の出力が得られる。
１のマイコン出力の信号はシステム制御回路４に入り、
書込制御回路６で表示用ＲＡＭ１２の番地が指定され書
込モードの場合に読出・書込切換回路１０によって選択
されたデータが表示用ＲＡＭ１２に書込まれる。また、
データが読出されデイスプレィ制御出力３を出すＦこは
、水平および垂直同期信号２に同期したシステムクロッ
クを発振回路５で発生させ水平系読出制御回路７や垂直
系続出制御回路８へ入ると共にタイミング発生回路９に
入り、作られたタイミング信号は水平系読出制御回路７
および垂直系読出制御回路８、それに出力回路１１へ供
給される。水平系読出制御回路７からの出力および垂直
系読出制御回路８からの出力は読出し書込制御回路ｌＯ
に入り表示用ＲＡＭ１２０番地信号となり表示用ＲＡＭ
１２の出力が得られる。
表示用ＲＡＭ１２の出力によって文字用ＲＯＭ１３が読
出され、出力回路１１に入りデイスプレィ制御出力３と
なってＣＲＴ等のデイスプレィを制御しその画面上に文
字を表示する構成となっていた。
出され、出力回路１１に入りデイスプレィ制御出力３と
なってＣＲＴ等のデイスプレィを制御しその画面上に文
字を表示する構成となっていた。
上述した従来の文字表示装置は、表示する文字の数だけ
の語長の随時読出し、書込みができる表示用ＲＡＭ１２
を使用し、この出力で文字用ＲＯＭ１３を駆動し所要の
文字出力を得る構成と々っ′Ｃいるので、同一文字や文
字群または空白の表示が多い場合でもＲＡＭの語長は変
らないと云う欠点がある。
の語長の随時読出し、書込みができる表示用ＲＡＭ１２
を使用し、この出力で文字用ＲＯＭ１３を駆動し所要の
文字出力を得る構成と々っ′Ｃいるので、同一文字や文
字群または空白の表示が多い場合でもＲＡＭの語長は変
らないと云う欠点がある。
本発明の文字表示装置は、表示される文字・記号の列の
うちの所定の文字・記号を所定の番地に記憶する表示用
ＲＯＭと、前記表示される文字・記号の列のうちの前記
表示用ＲＯＭに記憶されている文字・記号以外の文字・
記号を記憶する文字用ＲＡＭと、前記表示用ＲＯＭ及び
文字用ＲＡＭに記憶されている文字・記号を前記表示さ
れる名字・記号の列の表示順に読出す切換え読出し手段
とを有している。
うちの所定の文字・記号を所定の番地に記憶する表示用
ＲＯＭと、前記表示される文字・記号の列のうちの前記
表示用ＲＯＭに記憶されている文字・記号以外の文字・
記号を記憶する文字用ＲＡＭと、前記表示用ＲＯＭ及び
文字用ＲＡＭに記憶されている文字・記号を前記表示さ
れる名字・記号の列の表示順に読出す切換え読出し手段
とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例のブロック図である。
データの書込はｌのマイコン出力がシステム制御回路４
へ入りこの出力がデータ書込回路６で表示用ＲＡＭ１２
又は表示用ＲＡＭ−ＲＯＭを切換える切換用ＲＡＭ１４
の番地を設定すると共にそれぞれにデータが書込まれる
。
へ入りこの出力がデータ書込回路６で表示用ＲＡＭ１２
又は表示用ＲＡＭ−ＲＯＭを切換える切換用ＲＡＭ１４
の番地を設定すると共にそれぞれにデータが書込まれる
。
読出しの場合は水平および垂直同期信号２に同期発振す
る発振回路５からの出力によって水平系続出制御回路７
、垂直系読出制御回路８およびタイミング発生回路９が
駆動される。
る発振回路５からの出力によって水平系続出制御回路７
、垂直系読出制御回路８およびタイミング発生回路９が
駆動される。
水平系続出制御回路７の出力および垂直系続出制御回路
８の出力は続出・書込切換回路１０を通って表示用ＲＡ
Ｍ−ＲＯＭの切換用ＲＡＭ１４に入り、ここで振り分け
られた出力は表示用ＲＯＭ１５を駆動して出力回路１１
を駆動する。又表示用ＲＡＭ１２に振り分けられた出力
は文字用Ｒ○Ｍ１３を駆動し、この出力は出力回路１１
に入りデイスプレィ用制御出力３となる。
８の出力は続出・書込切換回路１０を通って表示用ＲＡ
Ｍ−ＲＯＭの切換用ＲＡＭ１４に入り、ここで振り分け
られた出力は表示用ＲＯＭ１５を駆動して出力回路１１
を駆動する。又表示用ＲＡＭ１２に振り分けられた出力
は文字用Ｒ○Ｍ１３を駆動し、この出力は出力回路１１
に入りデイスプレィ用制御出力３となる。
この状況を示したのが第２図（ａ）〜（Ｃ）である。
第２図（ａ）はデイスプレィの出力例である。英字２コ
ロン、空白が表示用ＲＯＭ１５の出力であり、斜線部が
表示用ＲＡＭ１２経由の文字用ＲＡＭ１３の出力である
。
ロン、空白が表示用ＲＯＭ１５の出力であり、斜線部が
表示用ＲＡＭ１２経由の文字用ＲＡＭ１３の出力である
。
第２図（ｂ）は表示用ＲＯＭ１５の内容で空白。
“ＣＨ”はくり返し使用されるので、これらを（００）
。
。
（１０）の番地に、その他の文字は（１０）の番地に記
憶されている。
憶されている。
第２図（ｃ）は表示用ＲＡＭ−ＲＯＭを切換える切換用
ＲＡＭ１４の内容で第２図（ａ）の上２行の内容を示し
ており、第２図（ａ）と照らし合せると（００）であれ
ば空白（ｌＯ）で“ＣＨ″の表示用ＲＯＭ１５の内容が
選択され、読出・書込回路１０からの出力アドレスが進
む。
ＲＡＭ１４の内容で第２図（ａ）の上２行の内容を示し
ており、第２図（ａ）と照らし合せると（００）であれ
ば空白（ｌＯ）で“ＣＨ″の表示用ＲＯＭ１５の内容が
選択され、読出・書込回路１０からの出力アドレスが進
む。
（１０）ではやはり表示用ＲＯＭＩ、５が選゛択され（
１０）が１回入力される毎に番地が１つ進む。（１１）
では表示用ＲＡＭ１２が選択され任意の文字出力が出さ
れる。
１０）が１回入力される毎に番地が１つ進む。（１１）
では表示用ＲＡＭ１２が選択され任意の文字出力が出さ
れる。
このように、第２図（ａ）の表示例では、表示用ＲＡＭ
１２の語長は４０語分で済むが、従来例では１２０語分
必要である。
１２の語長は４０語分で済むが、従来例では１２０語分
必要である。
第３図は本発明の第２の実施例のプルワク図である。
この実施例は、第１の実施例に表示用ＲＯＭ・ＲＡＭ切
換用として切換用ＰＬＡ１６（又はＲＯＭでもよい）を
追加したものである。
換用として切換用ＰＬＡ１６（又はＲＯＭでもよい）を
追加したものである。
表示用のパターンの固定度が大きい場合、極端な例で切
換用ＲＡＭ１４が無い場合すべて固定パターンとなる。
換用ＲＡＭ１４が無い場合すべて固定パターンとなる。
このような場合、マイコン側での負担も少く又客先対応
で固定出来ると云う利点がある。
で固定出来ると云う利点がある。
以上説明したように本発明は、表示用のＲＯＭおよび切
換用ＲＡＭ等を追加することにより、表不用のＲＡＭの
語長を大幅に縮小出来る効果がある。
換用ＲＡＭ等を追加することにより、表不用のＲＡＭの
語長を大幅に縮小出来る効果がある。
このことは外付マイコンの負担を軽減する効果があると
共に、集積回路化した場合ＲＯＭに比してＲＡＭの面積
比が極めて大きいことを考えると、チップ面積縮小に効
果がある。
共に、集積回路化した場合ＲＯＭに比してＲＡＭの面積
比が極めて大きいことを考えると、チップ面積縮小に効
果がある。
第１図は本発明の第１の実施例のブロック図、第２図（
ａ）〜（ｃ）はそれぞれ第１の実施例の動作を説明する
ための表示例、表示用ＲＯＭの記憶例及び切換用ＲＡＭ
の記憶例を示す模式図、第３図は本発明の第２の実施例
のブ譚ツク図、第４図は従来の文字表示装置の一例を示
すブロック図である。 １・・・・・・マイコン出力、２・・・・・・水平およ
び垂直同期信号、３・・・・・・デイスプレィ制御出力
、４・・・・・・システム制御回路、５・・・・・・発
振回路、６・・・・・・データ書込回路、７・・・・・
・水平系続出制御回路、８・・・・・・垂直系続出制御
回路、９・・・・・・タイミング発生回路、ＪＯ・・・
・・・読出・書込切換回路、１１・・・・・・出力回路
、１２・・・・・・表示用ＲＡＭ、１３・・・・・・文
字用ＲＯＭ、１４・・・・・・切換用ＲＡＭ、１５・・
・・・・表示用ＲＯＭ。 １６・・・・・・切換用ＰＬＡ。
ａ）〜（ｃ）はそれぞれ第１の実施例の動作を説明する
ための表示例、表示用ＲＯＭの記憶例及び切換用ＲＡＭ
の記憶例を示す模式図、第３図は本発明の第２の実施例
のブ譚ツク図、第４図は従来の文字表示装置の一例を示
すブロック図である。 １・・・・・・マイコン出力、２・・・・・・水平およ
び垂直同期信号、３・・・・・・デイスプレィ制御出力
、４・・・・・・システム制御回路、５・・・・・・発
振回路、６・・・・・・データ書込回路、７・・・・・
・水平系続出制御回路、８・・・・・・垂直系続出制御
回路、９・・・・・・タイミング発生回路、ＪＯ・・・
・・・読出・書込切換回路、１１・・・・・・出力回路
、１２・・・・・・表示用ＲＡＭ、１３・・・・・・文
字用ＲＯＭ、１４・・・・・・切換用ＲＡＭ、１５・・
・・・・表示用ＲＯＭ。 １６・・・・・・切換用ＰＬＡ。
Claims (1)
- 表示される文字・記号の列のうちの所定の文字・記号を
所定の番地に記憶する表示用ＲＯＭと、前記表示される
文字・記号の列のうちの前記表示用ＲＯＭに記憶されて
いる文字・記号以外の文字・記号を記憶する文字用ＲＡ
Ｍと、前記表示用ＲＯＭ及び文字用ＲＡＭに記憶されて
いる文字・記号を前記表示される文字・記号の列の表示
順に読出す切換え読出し手段とを有することを特徴とす
る文字表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179234A JPH0343792A (ja) | 1989-07-11 | 1989-07-11 | 文字表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1179234A JPH0343792A (ja) | 1989-07-11 | 1989-07-11 | 文字表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0343792A true JPH0343792A (ja) | 1991-02-25 |
Family
ID=16062289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1179234A Pending JPH0343792A (ja) | 1989-07-11 | 1989-07-11 | 文字表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0343792A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219072B1 (en) | 1997-09-29 | 2001-04-17 | Matsushita Electric Industrial Co., Ltd. | Microcomputer with a built in character display circuit and visual display unit using such a microcomputer |
-
1989
- 1989-07-11 JP JP1179234A patent/JPH0343792A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219072B1 (en) | 1997-09-29 | 2001-04-17 | Matsushita Electric Industrial Co., Ltd. | Microcomputer with a built in character display circuit and visual display unit using such a microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4388621A (en) | Drive circuit for character and graphic display device | |
| JPS61249086A (ja) | 隣接表示区域の画像表示装置 | |
| JPS5848105B2 (ja) | 表示装置 | |
| JPH0343792A (ja) | 文字表示装置 | |
| KR940000603B1 (ko) | 디스플레이제어장치 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPS59114655A (ja) | デ−タ転送装置 | |
| JP2642350B2 (ja) | 表示制御装置 | |
| JP2932627B2 (ja) | 表示装置 | |
| JPH0262591A (ja) | 表示データ記憶装置 | |
| JPS6078481A (ja) | キヤラクタ表示装置 | |
| JPS58224382A (ja) | Ｃｒｔ表示用イメ−ジメモリのアクセス回路 | |
| JPH04207673A (ja) | 画面表示装置 | |
| JPS6021086A (ja) | キヤラクタ発生装置 | |
| JPS61179489A (ja) | デイスプレイ装置 | |
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPS60177391A (ja) | Ｃｒｔ表示用大規模集積回路 | |
| JPS58187987A (ja) | 文字図形表示装置 | |
| JPS6373292A (ja) | 文字表示装置 | |
| JPS59220790A (ja) | Ｃｒｔデイスプレイ制御装置 | |
| JPS62243043A (ja) | メモリ駆動回路 | |
| JPS6258297A (ja) | 表示装置のフレ−ムメモリ制御回路 | |
| JPS59160187A (ja) | 液晶表示装置 | |
| JPS6049388A (ja) | 表示制御装置 | |
| JPS63139392A (ja) | 文字表示装置 |