JPH04332064A - コンパクトディスクのデータ転送装置 - Google Patents
コンパクトディスクのデータ転送装置Info
- Publication number
- JPH04332064A JPH04332064A JP3101686A JP10168691A JPH04332064A JP H04332064 A JPH04332064 A JP H04332064A JP 3101686 A JP3101686 A JP 3101686A JP 10168691 A JP10168691 A JP 10168691A JP H04332064 A JPH04332064 A JP H04332064A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- data transfer
- processor
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＤに記録されたＣＤ
−ＲＯＭデータをデコードするプロセッサと、ＣＤ−Ｒ
ＯＭ規格の適応差分パルス符号変調（アダプティブディ
ファレンシャル・パルスコードモジュレーション、以下
ＡＤＰＣＭという）で録音されたデータを再生可能なプ
ロセッサとの間に定期的にＡＤＰＣＭデータ転送が生じ
るシステムなどに用いるＣＤのデータ転送装置に関する
ものである。
−ＲＯＭデータをデコードするプロセッサと、ＣＤ−Ｒ
ＯＭ規格の適応差分パルス符号変調（アダプティブディ
ファレンシャル・パルスコードモジュレーション、以下
ＡＤＰＣＭという）で録音されたデータを再生可能なプ
ロセッサとの間に定期的にＡＤＰＣＭデータ転送が生じ
るシステムなどに用いるＣＤのデータ転送装置に関する
ものである。
【０００２】
【従来の技術】図２は従来のＣＤのデータ転送装置の構
成を示すブロック図である。図２において、ＣＤに記録
されたＣＤ−ＲＯＭデータをデコードするＣＤ−ＲＯＭ
デコードＬＳＩよりなるプロセッサ１と、ＣＤ−ＲＯＭ
規格のＡＤＰＣＭ録音された音声／音楽データを再生可
能なＡＤＰＣＭ再生ＬＳＩよりなるプロッセサ２との間
にデータ転送が必要な場合、プロセッサ１は中央演算処
理装置（以下ＣＰＵという）３に対してデータ転送の準
備ができた旨を伝えるために割り込みライン４を介して
割り込みをかける。ＣＰＵ３はこの割り込みを認識する
と転送高速化の目的でＤＭＡコントローラ５にメインバ
ス６の使用権利を与えてプロセッサ１からプロセッサ２
へデータを転送させる。このときのデータの流れは、プ
ロセッサ１からＣＤ−ＲＯＭデコードＬＳＩメインバス
インターフェース７、メインバス６、さらにＡＤＰＣＭ
再生ＬＳＩメインバスインターフェース８を介してプロ
セッサ２に流れて転送される。このようなデータ転送を
Ｉ／Ｏ間のＤＭＡ転送と呼んでいる。このとき、プロセ
ッサ１が高速のデータ転送機能を有していればＤＭＡコ
ントローラ５を使用する必要はない。なお、９はアドレ
ス・データバスであり、１０はＩＯＷＲ／ＩＯＲＤコン
トロールラインである。
成を示すブロック図である。図２において、ＣＤに記録
されたＣＤ−ＲＯＭデータをデコードするＣＤ−ＲＯＭ
デコードＬＳＩよりなるプロセッサ１と、ＣＤ−ＲＯＭ
規格のＡＤＰＣＭ録音された音声／音楽データを再生可
能なＡＤＰＣＭ再生ＬＳＩよりなるプロッセサ２との間
にデータ転送が必要な場合、プロセッサ１は中央演算処
理装置（以下ＣＰＵという）３に対してデータ転送の準
備ができた旨を伝えるために割り込みライン４を介して
割り込みをかける。ＣＰＵ３はこの割り込みを認識する
と転送高速化の目的でＤＭＡコントローラ５にメインバ
ス６の使用権利を与えてプロセッサ１からプロセッサ２
へデータを転送させる。このときのデータの流れは、プ
ロセッサ１からＣＤ−ＲＯＭデコードＬＳＩメインバス
インターフェース７、メインバス６、さらにＡＤＰＣＭ
再生ＬＳＩメインバスインターフェース８を介してプロ
セッサ２に流れて転送される。このようなデータ転送を
Ｉ／Ｏ間のＤＭＡ転送と呼んでいる。このとき、プロセ
ッサ１が高速のデータ転送機能を有していればＤＭＡコ
ントローラ５を使用する必要はない。なお、９はアドレ
ス・データバスであり、１０はＩＯＷＲ／ＩＯＲＤコン
トロールラインである。
【０００３】
【発明が解決しようとする課題】上記従来の構成では、
ＣＤ−ＲＯＭ規格のＡＤＰＣＭ録音レベルＢのステレオ
モードで録音されたＣＤを再生する場合、時間５３ｍｓ
ｅｃ毎に（４セクタに１回ＡＤＰＣＭデータ有り）１セ
クタの音楽データ２３０４バイトのデータをプロセッサ
１からプロセッサ２へデータ転送させる必要があり、１
バイトのデータの転送に時間４００ ｎｓｅｃ必要な場
合、このデータ転送に時間５３ｍｓｅｃ中、約１ｍｓｅ
ｃの時間ＣＰＵ３のメインバス６を占有してしまう。し
たがって、プロセッサ１からプロセッサ２へのデータ転
送期間中、メインバス６がこのデータ転送のために占有
されてしまいＣＰＵ３とＩ／Ｏのアクセスができなくな
ってしまうという問題を有していた。
ＣＤ−ＲＯＭ規格のＡＤＰＣＭ録音レベルＢのステレオ
モードで録音されたＣＤを再生する場合、時間５３ｍｓ
ｅｃ毎に（４セクタに１回ＡＤＰＣＭデータ有り）１セ
クタの音楽データ２３０４バイトのデータをプロセッサ
１からプロセッサ２へデータ転送させる必要があり、１
バイトのデータの転送に時間４００ ｎｓｅｃ必要な場
合、このデータ転送に時間５３ｍｓｅｃ中、約１ｍｓｅ
ｃの時間ＣＰＵ３のメインバス６を占有してしまう。し
たがって、プロセッサ１からプロセッサ２へのデータ転
送期間中、メインバス６がこのデータ転送のために占有
されてしまいＣＰＵ３とＩ／Ｏのアクセスができなくな
ってしまうという問題を有していた。
【０００４】本発明は上記従来の問題を解決するもので
、定期的に発生するメインバスの占有状態を回避してデ
ータ処理効率を向上させることができるＣＤのデータ転
送装置を提供することを目的とするものである。
、定期的に発生するメインバスの占有状態を回避してデ
ータ処理効率を向上させることができるＣＤのデータ転
送装置を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明のＣＤのデータ転送装置は、コンパクトディス
クであるＣＤに記録されたＣＤ−ＲＯＭ（リードオンリ
ーメモリ）データをデコードする第１のプロセッサと、
ＣＤ−ＲＯＭ規格のＡＤＰＣＭ録音されたデータを再生
可能な第２のプロセッサとの間に専用バスラインを設け
、前記第１および第２のプロセッサとメインバスの接続
をそれぞれ開閉制御するとともに、前記専用バスライン
を開閉制御して前記ＡＤＰＣＭ録音されたデータ転送時
に前記専用バスラインを介して前記第１および第２のプ
ロセッサ間でデータ転送を行うように制御する制御手段
を設けたものである。
に本発明のＣＤのデータ転送装置は、コンパクトディス
クであるＣＤに記録されたＣＤ−ＲＯＭ（リードオンリ
ーメモリ）データをデコードする第１のプロセッサと、
ＣＤ−ＲＯＭ規格のＡＤＰＣＭ録音されたデータを再生
可能な第２のプロセッサとの間に専用バスラインを設け
、前記第１および第２のプロセッサとメインバスの接続
をそれぞれ開閉制御するとともに、前記専用バスライン
を開閉制御して前記ＡＤＰＣＭ録音されたデータ転送時
に前記専用バスラインを介して前記第１および第２のプ
ロセッサ間でデータ転送を行うように制御する制御手段
を設けたものである。
【０００６】
【作用】上記構成により、ＣＤに記録されたＣＤ−ＲＯ
Ｍデータをデコードするプロセッサと、ＣＤ−ＲＯＭ規
格のＡＤＰＣＭ録音されたデータを再生可能な第２のプ
ロセッサとの間に定期的に生じるＡＤＰＣデータ転送時
に、制御手段により、専用バスラインを介して第１およ
び第２のプロセッサ間でデータ転送を行うように制御す
るので、メインバスの占有状態が回避されてメインバス
のスループットが向上する。
Ｍデータをデコードするプロセッサと、ＣＤ−ＲＯＭ規
格のＡＤＰＣＭ録音されたデータを再生可能な第２のプ
ロセッサとの間に定期的に生じるＡＤＰＣデータ転送時
に、制御手段により、専用バスラインを介して第１およ
び第２のプロセッサ間でデータ転送を行うように制御す
るので、メインバスの占有状態が回避されてメインバス
のスループットが向上する。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。なお、従来例と同一の作用効果を奏
するものには同一の符号を付してその説明を省略する。
しながら説明する。なお、従来例と同一の作用効果を奏
するものには同一の符号を付してその説明を省略する。
【０００８】図１は本発明の一実施例におけるＣＤのデ
ータ転送装置の構成を示すブロック図である。図１にお
いて、プロセッサ１、２の間に専用バスラインとしての
サブバス１１、１２を設け、このサブバス１１、１２の
間にサブバス１１、１２間を開閉する開閉手段としての
バススイッチ１３を介装している。また、プロセッサ１
、２とメインバス６の間にそれぞれプロセッサ１、２と
メインバス６の接続をそれぞれ開閉する開閉手段として
のバススイッチ１４、１５を介装している。一方、ＣＰ
Ｕ１６はアドレス・データバス９、さらにメインバス６
を介してバススイッチ制御回路１７に接続され、さらに
、バススイッチ制御回路１７はバススイッチ１３、１４
、１５にそれぞれ接続されて、ＣＰＵ１６からの指令に
よりバススイッチ制御回路１７を介してバススイッチ１
３、１４、１５の開閉を制御し、これにより、ＡＤＰＣ
Ｍ録音データ転送時にサブバス１１、１２を介してプロ
セッサ１、２間でデータ転送を行うように構成している
。これらバススイッチ１３、１４、１５およびＣＰＵ１
６、バススイッチ制御回路１７により制御手段を構成し
ている。
ータ転送装置の構成を示すブロック図である。図１にお
いて、プロセッサ１、２の間に専用バスラインとしての
サブバス１１、１２を設け、このサブバス１１、１２の
間にサブバス１１、１２間を開閉する開閉手段としての
バススイッチ１３を介装している。また、プロセッサ１
、２とメインバス６の間にそれぞれプロセッサ１、２と
メインバス６の接続をそれぞれ開閉する開閉手段として
のバススイッチ１４、１５を介装している。一方、ＣＰ
Ｕ１６はアドレス・データバス９、さらにメインバス６
を介してバススイッチ制御回路１７に接続され、さらに
、バススイッチ制御回路１７はバススイッチ１３、１４
、１５にそれぞれ接続されて、ＣＰＵ１６からの指令に
よりバススイッチ制御回路１７を介してバススイッチ１
３、１４、１５の開閉を制御し、これにより、ＡＤＰＣ
Ｍ録音データ転送時にサブバス１１、１２を介してプロ
セッサ１、２間でデータ転送を行うように構成している
。これらバススイッチ１３、１４、１５およびＣＰＵ１
６、バススイッチ制御回路１７により制御手段を構成し
ている。
【０００９】上記構成により、以下、その動作を説明す
る。まず、プロセッサ１においてＡＤＰＣＭデータの転
送可能状態が発生すると、ＣＰＵ１６に対して割り込み
ライン４を介して割り込みを発生させる。ＣＰＵ１６が
割り込みを認識すると、バススイッチ制御回路１７に対
して指示を出し、バススイッチ制御回路１７はバススイ
ッチ１４、１５を非接続状態とし、バススイッチ１３を
接続状態とするように制御信号をそれぞれ出力する。こ
れにより、バススイッチ１３、１４、１５が動作して、
サブバス１１、１２はメインバス６よりそれぞれ切り放
され、かつ、サブバス１１、１２間は接続される。そし
て、プロセッサ１からプロセッサ２へのデータ転送がサ
ブバス１１、１２を介してなされる。
る。まず、プロセッサ１においてＡＤＰＣＭデータの転
送可能状態が発生すると、ＣＰＵ１６に対して割り込み
ライン４を介して割り込みを発生させる。ＣＰＵ１６が
割り込みを認識すると、バススイッチ制御回路１７に対
して指示を出し、バススイッチ制御回路１７はバススイ
ッチ１４、１５を非接続状態とし、バススイッチ１３を
接続状態とするように制御信号をそれぞれ出力する。こ
れにより、バススイッチ１３、１４、１５が動作して、
サブバス１１、１２はメインバス６よりそれぞれ切り放
され、かつ、サブバス１１、１２間は接続される。そし
て、プロセッサ１からプロセッサ２へのデータ転送がサ
ブバス１１、１２を介してなされる。
【００１０】また、ＡＤＰＣＭデータ転送が終了すると
、プロセッサ１は再びＣＰＵ１６に転送終了割り込みを
発生させる。ＣＰＵ１６が転送終了割り込みを認識する
と、バススイッチ制御回路１７に対して指示を出し、バ
ススイッチ制御回路１７はバススイッチ１４、１５を接
続状態とし、バススイッチ１３を非接続状態とするよう
に制御信号を出力する。これにより、バススイッチ１３
、１４、１５が動作して、プロセッサ１、２はメインバ
ス６とそれぞれ直結され、かつ、サブバス１１、１２間
は切り放される。この再結合によりＣＰＵ１６はプロセ
ッサ１、２に対しアドレス・データバス９、メインバス
６さらにインターフェース７、８を介して指示を出すこ
とが可能となる。
、プロセッサ１は再びＣＰＵ１６に転送終了割り込みを
発生させる。ＣＰＵ１６が転送終了割り込みを認識する
と、バススイッチ制御回路１７に対して指示を出し、バ
ススイッチ制御回路１７はバススイッチ１４、１５を接
続状態とし、バススイッチ１３を非接続状態とするよう
に制御信号を出力する。これにより、バススイッチ１３
、１４、１５が動作して、プロセッサ１、２はメインバ
ス６とそれぞれ直結され、かつ、サブバス１１、１２間
は切り放される。この再結合によりＣＰＵ１６はプロセ
ッサ１、２に対しアドレス・データバス９、メインバス
６さらにインターフェース７、８を介して指示を出すこ
とが可能となる。
【００１１】このように、プロセッサ１、２間に専用の
サブバス１１、１２を設けるとともに、このサブバス１
１、１２はＡＤＰＣＭデータ転送モード時のみ接続状態
とするように制御回路を付加しているため、ＡＤＰＣＭ
データ転送モード時はこのサブバス１１、１２を使用す
ることでメインバス６の占有状態を回避できる。すなわ
ち、ＡＤＰＣＭデータ転送にともなうメインバス６の占
有が、時間５３ｍｓｅｃ中１ｍｓｅｃなのでこの占有時
間を無くすことで、ＡＤＰＣＭ録音されたＣＤのデータ
転送においてＣＰＵ１６のメインバス６のスループット
は約２（１ ／５３）％向上することになる。
サブバス１１、１２を設けるとともに、このサブバス１
１、１２はＡＤＰＣＭデータ転送モード時のみ接続状態
とするように制御回路を付加しているため、ＡＤＰＣＭ
データ転送モード時はこのサブバス１１、１２を使用す
ることでメインバス６の占有状態を回避できる。すなわ
ち、ＡＤＰＣＭデータ転送にともなうメインバス６の占
有が、時間５３ｍｓｅｃ中１ｍｓｅｃなのでこの占有時
間を無くすことで、ＡＤＰＣＭ録音されたＣＤのデータ
転送においてＣＰＵ１６のメインバス６のスループット
は約２（１ ／５３）％向上することになる。
【００１２】
【発明の効果】以上のように本発明によれば、第１およ
び第２のプロセッサの間に専用バスラインを設け、ＡＤ
ＰＣＭ録音されたデータ転送時にこの専用バスラインを
介して第１および第２のプロセッサ間でデータ転送させ
るように制御する制御手段を設けたことにより、定期的
に発生するメインバスの占有状態を回避することができ
てメインバスのスループットを向上させ、データ処理効
率を向上させることができるものである。
び第２のプロセッサの間に専用バスラインを設け、ＡＤ
ＰＣＭ録音されたデータ転送時にこの専用バスラインを
介して第１および第２のプロセッサ間でデータ転送させ
るように制御する制御手段を設けたことにより、定期的
に発生するメインバスの占有状態を回避することができ
てメインバスのスループットを向上させ、データ処理効
率を向上させることができるものである。
【図１】本発明の一実施例におけるＣＤのデータ転送装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】従来のＣＤのデータ転送装置の構成を示すブロ
ック図である。
ック図である。
１、２ プロセッサ
６ メインバス
１１、１２ サブバス
１３、１４、１５ バススイッチ１６ Ｃ
ＰＵ １７ バススイッチ制御回路
ＰＵ １７ バススイッチ制御回路
Claims (1)
- 【請求項１】コンパクトディスクであるＣＤに記録され
たＣＤ−ＲＯＭ（リードオンリーメモリ）データをデコ
ードする第１のプロセッサと、ＣＤ−ＲＯＭ規格の適応
差分パルス符号変調で録音されたデータを再生可能な第
２のプロセッサとの間に専用バスラインを設け、前記第
１および第２のプロセッサとメインバスの接続をそれぞ
れ開閉制御するとともに、前記専用バスラインを開閉制
御して前記適応差分パルス符号変調で録音されたデータ
転送時に前記専用バスラインを介して前記第１および第
２のプロセッサ間でデータ転送を行うように制御する制
御手段を設けたコンパクトディスクのデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101686A JPH04332064A (ja) | 1991-05-08 | 1991-05-08 | コンパクトディスクのデータ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101686A JPH04332064A (ja) | 1991-05-08 | 1991-05-08 | コンパクトディスクのデータ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04332064A true JPH04332064A (ja) | 1992-11-19 |
Family
ID=14307224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101686A Pending JPH04332064A (ja) | 1991-05-08 | 1991-05-08 | コンパクトディスクのデータ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04332064A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005092884A (ja) * | 2003-09-19 | 2005-04-07 | Harman Becker Automotive Systems Gmbh | データ転送インターフェース |
-
1991
- 1991-05-08 JP JP3101686A patent/JPH04332064A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005092884A (ja) * | 2003-09-19 | 2005-04-07 | Harman Becker Automotive Systems Gmbh | データ転送インターフェース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6633933B1 (en) | Controller for ATAPI mode operation and ATAPI driven universal serial bus mode operation and methods for making the same | |
| US20030233499A1 (en) | Interface device for peripherals and priority control method thereof | |
| JP4233719B2 (ja) | 位相調整方法、音声再生装置及び記録媒体 | |
| JP2001160026A (ja) | 変換ユニットおよびそれを備えたｕｓｂ対応機器 | |
| EP1366421B1 (en) | Digital signal processor interrupt accelerator | |
| JP2002312081A (ja) | インタフェース回路およびディスクドライブ装置 | |
| JPH04332064A (ja) | コンパクトディスクのデータ転送装置 | |
| WO2002059895A1 (en) | Method for transferring data, storage device, its controlling method and controller for data transfer | |
| US5708815A (en) | DMA emulation via interrupt muxing | |
| JPH0140366B2 (ja) | ||
| JP2006512674A (ja) | 光学ストレージの転送性能の向上 | |
| JPH0330521A (ja) | ディジタル信号デコード装置 | |
| JP3272394B2 (ja) | 通信装置 | |
| JP2575966Y2 (ja) | データ記憶装置 | |
| KR200151049Y1 (ko) | 멀티미디어 드라이브 | |
| JP3366202B2 (ja) | バスコントローラ及びデータ処理システム | |
| KR100493044B1 (ko) | 핀의 개수가 감소된 집적회로를 가지는 광 디스크 재생시스템 | |
| KR100498408B1 (ko) | 아타피 디코더를 이용하여 cav 방식을 지원하는 씨디롬 드라이버 | |
| TW407232B (en) | Data transferring/separating controller | |
| JP2002323958A (ja) | 記録再生装置及び記録再生制御方法 | |
| JPH1049968A (ja) | 書込み専用光ディスクドライブ装置 | |
| JPH11288357A (ja) | コンピュータ用光ディスク再生装置 | |
| JPH0259812A (ja) | Ｃｄ−ｒｏｍホストコンピュータインターフェイス装置 | |
| JPH05334234A (ja) | 高速ｄｍａ転送装置 | |
| CN1081525A (zh) | 硬式磁盘防写接口装置 |