JPH04332120A - 半導体結晶層の製造方法 - Google Patents

半導体結晶層の製造方法

Info

Publication number
JPH04332120A
JPH04332120A JP13181391A JP13181391A JPH04332120A JP H04332120 A JPH04332120 A JP H04332120A JP 13181391 A JP13181391 A JP 13181391A JP 13181391 A JP13181391 A JP 13181391A JP H04332120 A JPH04332120 A JP H04332120A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
melting point
film
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13181391A
Other languages
English (en)
Inventor
Masamune Kusunoki
雅統 楠
Koji Mori
孝二 森
Nobuaki Kondo
信昭 近藤
Toru Miyabori
透 宮堀
Hideto Kitakado
英人 北角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP13181391A priority Critical patent/JPH04332120A/ja
Publication of JPH04332120A publication Critical patent/JPH04332120A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板上の半導体層をエ
ネルギービームによりアニールすることによって、この
半導体層を半導体結晶層として結晶化させる半導体結晶
層の製造方法に関する。
【0002】
【従来の技術】高集積化,高速化半導体装置の1つとし
て考えられている積層半導体装置(3次元IC)を実現
するためには、絶縁膜上に半導体薄膜を形成し、この半
導体薄膜をエネルギービームにより照射アニールするこ
とで、これを結晶粒径が増大した多結晶半導体層もしく
は単結晶半導体層,すなわち半導体結晶層にし、その層
上に素子を形成する方法がある。
【0003】ところで、半導体薄膜,例えばシリコン薄
膜をアニールするのに、エネルギービームとしては、レ
ーザビームに比べて制御性が良く、高出力の得られる電
子ビームを使用するのが良いが、半導体薄膜を電子ビー
ムによりアニールする場合には、照射による損傷が問題
となる。
【0004】電子ビームによる半導体薄膜の損傷を防ぐ
ため、従来では特開昭60−54426号公報に開示さ
れているような技術が知られている。図4は上記公報に
開示されている半導体結晶層の製造方法を説明するため
の図であり、この製造方法では、先づ単結晶シリコン基
板51上にSiO2層52を形成する。しかる後、Si
O2層52上にアニールされるべき半導体薄膜,例えば
シリコン薄膜53を被着し、その上にタングステン,モ
リブデン,タンタル,ニオブ,チタンあるいはバナジウ
ムの高融点金属膜54を形成する。
【0005】このようにして、半導体薄膜53上に高融
点金属膜54を形成した後、電子ビームBMを照射走査
する。これにより、半導体薄膜53を加熱しアニールし
てこれを粗大粒化もしくは単結晶化させる。この際に、
電子ビームエネルギーは、半導体薄膜53上の高融点金
属膜54に良く吸収されるので、電子ビームによる半導
体薄膜53の損傷を実用上問題とならない程度まで減少
させることができ、また高融点金属膜54の良好な熱伝
導により、アニール中に熱がすばやく全面に拡散して均
一な面内温度分布が得られ、アニールの均一性を向上さ
せることができて、良質の半導体結晶層を容易に作成す
ることができる。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た方法では、半導体薄膜53として例えばシリコン薄膜
を用いる場合、アニール時に、シリコン薄膜53と高融
点金属膜54(例えばタングステン膜)との界面付近に
、シリコン化合物(シリサイド)が形成され、後の素子
形成時に高融点金属膜54および界面のシリサイドを除
去したとしても、結晶化されたシリコン薄膜53,すな
わち半導体結晶層中に高融点金属が残り、素子の閾値が
不安定になるなど、素子の特性に悪影響を及ぼすという
欠点があった。
【0007】本発明は、エネルギービームの照射によっ
て良質の半導体結晶層を容易にかつ高融点金属等を混入
させずに作成することの可能な半導体結晶層の製造方法
を提供することを目的としている。
【0008】
【課題を解決するための手段】本発明は、基板上の半導
体層をエネルギービームの照射により加熱してアニール
するに際して、半導体層上に高融点金属膜を形成するが
、高融点金属膜を半導体層上には直接形成せず、半導体
化合物の形成を防止するための中間層を介して形成する
ことを特徴としている。すなわち、図1に示すように、
基板1(概念的にこの上にSiO2層2が設けられてい
ても良い)上にアニールされるべき半導体層3を形成し
、この半導体層3上に中間層4を形成した後、中間層4
上に高融点金属膜5を形成する。このような状態にして
、エネルギービーム(例えば電子ビーム)BMを照射し
、半導体層3をアニールし結晶化する。
【0009】半導体層3には、例えばシリコン等の半導
体材料が用いられ、また高融点金属膜5には、例えばタ
ングステン,モリブデン等の高融点金属が用いられる。
【0010】また、中間層4には、アニール時において
、半導体層3に用いられる半導体材料と高融点金属膜5
に用いられる高融点金属との間にこれらの半導体化合物
が形成されるのを阻止する金属や半導体化合物等の材料
が用いられる。このような材料としては、具体的には、
半導体材料中での拡散係数が相対的に小さいか、または
融点の高い材料が好ましい。
【0011】表1は各種単体金属のシリコン中での拡散
係数を示したものであり、また、表2は融点の高い化合
物の例を示したものである。
【0012】
【表1】
【0013】
【表2】
【0014】表1からわかるように、半導体層3をシリ
コンで形成する場合には、半導体層3中の拡散係数が比
較的小さい材料としては、Co,Zn,Tiなどの金属
があり、これらの金属を用いる場合には、EB蒸着法に
より中間層4を形成することができる。また、表2から
わかるように、融点の高い材料としては、SiO2,S
i3N4などのシリコン化合物や、TaN,TiNなど
のナイトライド等がある。
【0015】図1に示したように、半導体層3と高融点
金属膜5との間に上記のような中間層4を介在させた状
態でエネルギービームBMとして例えば電子ビームを照
射する場合にも、従来と同様に、半導体層3を加熱しア
ニールしてこれを良質に結晶化させることができる。す
なわち、この場合にも、電子ビームエネルギーの約半分
程度は、高融点金属膜5に吸収されるので、電子ビーム
による半導体層3の損傷を実用上問題とならない程度ま
で減少させることができ、また高融点金属膜5の良好な
熱伝導により、アニール中に熱がすばやく全面に拡散し
てアニールの均一性を向上させることができる。
【0016】さらに本発明では、半導体層3と高融点金
属膜5とは直接接触しておらず、これらの間には、半導
体層3を形成するシリコンなどの半導体材料と高融点金
属膜5を形成するタングステンなどの高融点金属との化
合物,例えばシリサイドの形成を防止する中間層4が設
けられているので、アニール時に半導体層3中へ高融点
金属が浸入するのを有効に防止することができる。
【0017】このようにして、半導体層3をアニールし
これを結晶化した後、高融点金属膜5および中間層4を
取り除き、半導体層3上に素子を形成することができる
。この場合、半導体層3は、良好に結晶化(多結晶化あ
るいは単結晶化)されており、さらに半導体層3中への
高融点金属の混入は非常に少ないので、高移動度,安定
した閾値等の良好な特性を持つ高集積化,高速化に適し
た素子をこの半導体層3上に形成することが可能となる
【0018】
【実施例】以下、本発明を実施例を用いてより詳細に説
明する。
【0019】実施例1   図2(a)乃至(c)は実施例1の製造工程を示す
図である。実施例1では、単結晶シリコン基板11上に
、SiO2層12と、アニールされるべき多結晶シリコ
ン薄膜13と、中間層としてのSiO2層14と、タン
グステン膜15とを順次に形成した後、電子ビームの照
射により多結晶シリコン薄膜13をアニールした。
【0020】すなわち、単結晶シリコン基板11を40
0℃に加熱し、SiH4ガス:10SCCM,O2ガス
:10SCCM,圧力0.13Torrの条件で、LP
CVD法により単結晶シリコン基板11上に約1.0μ
mのSiO2層12を形成した(図2(a)参照)。
【0021】次いで、単結晶基板11を630℃に加熱
し、SiH4ガス:20SCCM,圧力0.13Tor
rの条件でLPCVD法によりSiO2層12上に約5
000Åの多結晶シリコン薄膜13を被着させ、その上
に上記の条件で約500ÅのSiO2層14を形成し、
さらにSiO2層14の上に約0.2μmのタングステ
ン膜15を堆積させた。しかる後、上部より電子ビーム
BMを照射走査して、多結晶シリコン薄膜13をアニー
ルし、これを再結晶化(例えば単結晶化)させた(図2
(b)参照)。この際、単結晶シリコン基板11を温度
500℃まで加熱し、電子ビームの加速電圧を10Ke
V,ビーム電流を2mAとした。
【0022】このようにして多結晶シリコン薄膜13を
電子ビームにより再結晶化させた後、結晶化シリコン薄
膜13上のタングステン膜15,SiO2膜14を除去
し、結晶化シリコン薄膜13上にMOSトランジスタ素
子を形成した(図2(c)参照)。すなわち、結晶化シ
リコン薄膜13上にゲート絶縁膜19,ゲート電極18
を形成し、さらに絶縁膜16の所定部分を選択エッチン
グして結晶化シリコン薄膜13の所定部分13a,13
bにn型不純物をドープし、その上にソース電極17a
,ドレイン電極17bを形成して、MOSトランジスタ
素子を形成した。
【0023】このように作成されたMOSトランジスタ
素子は、チャネル領域13cが良質の結晶化半導体で構
成されているので、高移動度の特性を有し、高速に動作
させることができ、また高融点金属の混入量が少ないの
で、閾値のばらつきが少なく、安定した特性を有し、極
めて良好な特性のものとなった。
【0024】実施例2   図3は実施例2の製造工程を説明するための図であ
る。実施例2では、石英ガラス基板20上に実施例1と
同じ条件で約5000Åの多結晶シリコン薄膜13を被
着させ、この多結晶シリコン薄膜13上に、SiH2C
l2ガス:15SCCM,NH3ガス:150SCCM
,圧力0.45Torrの条件でLPCVD法により約
500ÅのSi3N4膜21を形成し、さらにSi3N
4膜21上に約0.2μmのタングステン膜15を堆積
させた。その後、上部より電子ビームBMを照射走査す
ることにより、多結晶シリコン薄膜13を再結晶化させ
た。
【0025】このようにして多結晶シリコン薄膜13を
電子ビームにより再結晶化させた後、タングステン膜1
5,Si3N4膜21を除去し、結晶化シリコン薄膜1
3上に図2(c)に示したと同様のMOSトランジスタ
素子を形成した場合、実施例1と同様に優れた特性のM
OSトランジスタ素子を得ることができた。
【0026】
【発明の効果】以上に説明したように本発明によれば、
半導体層と高融点金属膜との間に中間層を形成するよう
にしているので、エネルギービームの照射によって良質
の半導体結晶層を容易にかつ高融点金属等を混入させず
に作成することができて、この半導体結晶層上に素子を
作成することにより、高移動度,安定した閾値等の優れ
た特性をもつ素子を得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体結晶層の製造方法を説明するた
めの図である。
【図2】(a)乃至(c)はシリコン基板上に半導体結
晶層を作成する工程を示す図である。
【図3】石英ガラス基板上に半導体結晶層を作成する工
程を説明するための図である。
【図4】従来の半導体結晶層の製造方法を説明するため
の図である。
【符号の説明】
1        基板 2        絶縁層 3        半導体層 4        中間層 5        高融点金属膜 BM      エネルギービーム(電子ビーム)11
      単結晶シリコン基板 12      SiO2膜 13      多結晶シリコン薄膜 13a    ソース不純物層 13b    ドレイン不純物層 13c    チャネル領域 14      中間層としてのSiO2膜15   
   タングステン膜 16      絶縁膜 17a    ソース電極 17b    ドレイン電極 18      ゲート電極 19      ゲート絶縁膜 20      石英ガラス基板 21      Si3N4膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  基板上にアニールされるべき半導体層
    を形成し、該半導体層上に高融点金属膜を形成するに際
    して、半導体層と高融点金属膜との間に中間層を形成し
    ておき、半導体層上に中間層,高融点金属膜を形成後、
    半導体層をアニールするためのエネルギービームを高融
    点金属膜側から照射するようになっていることを特徴と
    する半導体結晶層の製造方法。
JP13181391A 1991-05-07 1991-05-07 半導体結晶層の製造方法 Pending JPH04332120A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13181391A JPH04332120A (ja) 1991-05-07 1991-05-07 半導体結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13181391A JPH04332120A (ja) 1991-05-07 1991-05-07 半導体結晶層の製造方法

Publications (1)

Publication Number Publication Date
JPH04332120A true JPH04332120A (ja) 1992-11-19

Family

ID=15066711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13181391A Pending JPH04332120A (ja) 1991-05-07 1991-05-07 半導体結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPH04332120A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004509472A (ja) * 2000-09-11 2004-03-25 ウルトラテック インク レーザ熱加工用の熱誘導位相切替
JP2004509466A (ja) * 2000-09-11 2004-03-25 ウルトラテック インク 放射エネルギーに曝された部分吸収層を用いてアニーリングする方法、および部分吸収層を用いた物品
US7629208B2 (en) 2006-05-10 2009-12-08 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004509472A (ja) * 2000-09-11 2004-03-25 ウルトラテック インク レーザ熱加工用の熱誘導位相切替
JP2004509466A (ja) * 2000-09-11 2004-03-25 ウルトラテック インク 放射エネルギーに曝された部分吸収層を用いてアニーリングする方法、および部分吸収層を用いた物品
US7629208B2 (en) 2006-05-10 2009-12-08 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit
US8222643B2 (en) 2006-05-10 2012-07-17 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit
US8482008B2 (en) 2006-05-10 2013-07-09 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit

Similar Documents

Publication Publication Date Title
JPS59195871A (ja) Mos電界効果トランジスタの製造方法
JPH07235490A (ja) 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法
JPWO2007116917A1 (ja) 3次元半導体デバイスの製造方法
JPH02148831A (ja) レーザアニール方法及び薄膜半導体装置
JPH02228042A (ja) 薄膜半導体装置の製造方法
JPH04332120A (ja) 半導体結晶層の製造方法
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
JPH0738113A (ja) 薄膜トランジスタの製造方法
JPH034564A (ja) 半導体装置の製造方法
JP3515132B2 (ja) 薄膜トランジスタの製造方法
JPS63119576A (ja) 薄膜トランジスターの活性領域の形成方法
JPH0574704A (ja) 半導体層の形成方法
JP2811763B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH0555142A (ja) 非晶質半導体層の結晶化方法
JPH11145484A (ja) 薄膜トランジスタの製造方法
JPH0864828A (ja) 薄膜トランジスタの製造方法
JPH02140916A (ja) 薄膜トランジスタの製造方法
JPH0567782A (ja) 薄膜トランジスタとその製造方法
JPH01276616A (ja) 半導体装置の製造方法
JPH0272669A (ja) 薄膜半導体装置及びその製造方法
JP2706770B2 (ja) 半導体基板の製造方法
JP3378260B2 (ja) 薄膜トランジスタの製造方法
JPS63196075A (ja) Mis半導体装置の製造方法
JP2853143B2 (ja) 半導体装置の製造方法
JPH04139727A (ja) 薄膜トランジスタの製造方法