JPH0555142A - 非晶質半導体層の結晶化方法 - Google Patents
非晶質半導体層の結晶化方法Info
- Publication number
- JPH0555142A JPH0555142A JP3237212A JP23721291A JPH0555142A JP H0555142 A JPH0555142 A JP H0555142A JP 3237212 A JP3237212 A JP 3237212A JP 23721291 A JP23721291 A JP 23721291A JP H0555142 A JPH0555142 A JP H0555142A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous semiconductor
- semiconductor layer
- layer
- insulating film
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、非晶質半導体層の所定の領域を結
晶化して、膜質の均一性に優れ、低リークで高キャリア
移動度を有する結晶層を形成することを目的とする。 【構成】 第１の工程では、基板１１の上面に絶縁膜１
２を形成後、絶縁膜１２の上面に非晶質半導体層１３を
形成する。次いで第２の工程で、非晶質半導体層１３に
選択的に結晶成長させる不純物１５を導入する。続いて
第３の工程で、非晶質半導体層１３を熱処理することに
よって、不純物１５を核にして非晶質半導体層１３を結
晶化させ、結晶層１６を形成する。
晶化して、膜質の均一性に優れ、低リークで高キャリア
移動度を有する結晶層を形成することを目的とする。 【構成】 第１の工程では、基板１１の上面に絶縁膜１
２を形成後、絶縁膜１２の上面に非晶質半導体層１３を
形成する。次いで第２の工程で、非晶質半導体層１３に
選択的に結晶成長させる不純物１５を導入する。続いて
第３の工程で、非晶質半導体層１３を熱処理することに
よって、不純物１５を核にして非晶質半導体層１３を結
晶化させ、結晶層１６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ基板やＳＯＳ基
板等の非晶質シリコン層を結晶化する非晶質半導体層の
結晶化方法に関する。
板等の非晶質シリコン層を結晶化する非晶質半導体層の
結晶化方法に関する。
【０００２】
【従来の技術】高抵抗負荷型のスタティックＲＡＭ（以
下ＳＲＡＭと記す）では、多結晶シリコンで形成した負
荷型メモリセルが用いられている。しかしながら高抵抗
負荷型のＳＲＡＭは、動作マージン，信頼性，スタンバ
イ電流等を十分に確保することが困難である。そこで上
記問題点を解決するために、膜質の均一性に優れた多結
晶シリコンで形成した薄膜トランジスタを負荷素子に用
いた積層型ＳＲＡＭが提案されている。そして薄膜トラ
ンジスタを形成するシリコン層は、非晶質シリコン層に
アルゴンイオンレーザ光を照射する改質処理によって、
非晶質シリコン層を単結晶化して生成される。この方法
では、高品質の単結晶シリコンを得ることが可能であ
る。またはランダム固相成長法によって、結晶粒の粒径
が１μｍ以上に大粒径化させた多結晶シリコン層を形成
する方法が提案されている。
下ＳＲＡＭと記す）では、多結晶シリコンで形成した負
荷型メモリセルが用いられている。しかしながら高抵抗
負荷型のＳＲＡＭは、動作マージン，信頼性，スタンバ
イ電流等を十分に確保することが困難である。そこで上
記問題点を解決するために、膜質の均一性に優れた多結
晶シリコンで形成した薄膜トランジスタを負荷素子に用
いた積層型ＳＲＡＭが提案されている。そして薄膜トラ
ンジスタを形成するシリコン層は、非晶質シリコン層に
アルゴンイオンレーザ光を照射する改質処理によって、
非晶質シリコン層を単結晶化して生成される。この方法
では、高品質の単結晶シリコンを得ることが可能であ
る。またはランダム固相成長法によって、結晶粒の粒径
が１μｍ以上に大粒径化させた多結晶シリコン層を形成
する方法が提案されている。
【０００３】
【発明が解決しようとする課題】しかしながら、通常の
多結晶シリコン膜の形成方法では、膜質の均一性に優れ
かつ低リークで高移動度を有する多結晶シリコン膜を形
成することが困難である。またアルゴンイオンレーザ照
射による単結晶化では、スループットが低く、また単結
晶化の再現性が低い。さらにランダム固相成長法では、
結晶粒界がトランジスタのチャネルにかかることがあ
る。この場合には、リークやしきい電圧のばらつきが生
じて、トランジスタの信頼性が低下する。
多結晶シリコン膜の形成方法では、膜質の均一性に優れ
かつ低リークで高移動度を有する多結晶シリコン膜を形
成することが困難である。またアルゴンイオンレーザ照
射による単結晶化では、スループットが低く、また単結
晶化の再現性が低い。さらにランダム固相成長法では、
結晶粒界がトランジスタのチャネルにかかることがあ
る。この場合には、リークやしきい電圧のばらつきが生
じて、トランジスタの信頼性が低下する。
【０００４】本発明は、品質に優れた結晶層を形成する
非晶質半導体層の結晶化方法を提供することを目的とす
る。
非晶質半導体層の結晶化方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた非晶質半導体層の結晶化方法であ
る。すなわち、第１の工程では、基板の上面に絶縁膜を
形成した後、この絶縁膜の上面に非晶質半導体層を形成
する。次いで第２の工程で、選択的に結晶成長させる核
になる不純物を非晶質半導体層に導入する。続いて第３
の工程で、非晶質半導体層を熱処理することで、導入し
た不純物を核にして非晶質半導体層を結晶化し、結晶層
を生成する。
成するためになされた非晶質半導体層の結晶化方法であ
る。すなわち、第１の工程では、基板の上面に絶縁膜を
形成した後、この絶縁膜の上面に非晶質半導体層を形成
する。次いで第２の工程で、選択的に結晶成長させる核
になる不純物を非晶質半導体層に導入する。続いて第３
の工程で、非晶質半導体層を熱処理することで、導入し
た不純物を核にして非晶質半導体層を結晶化し、結晶層
を生成する。
【０００６】
【作用】上記非晶質半導体層の結晶化方法では、結晶層
を生成しようとする非晶質半導体層の部分に結晶成長さ
せる不純物を導入し、その後熱処理することによって、
非晶質半導体層が不純物を核にして結晶化される。この
ため、非晶質半導体層の所望の領域に結晶層が生成され
る。
を生成しようとする非晶質半導体層の部分に結晶成長さ
せる不純物を導入し、その後熱処理することによって、
非晶質半導体層が不純物を核にして結晶化される。この
ため、非晶質半導体層の所望の領域に結晶層が生成され
る。
【０００７】
【実施例】本発明の実施例を図１に示す製造工程図によ
り説明する。図に示すように、第１の工程では、例えば
低圧の化学的気相成長法によって、シリコンよりなる基
板１１の上面に酸化シリコン（ＳｉＯ2 ）の絶縁膜１２
を成膜する。続いてモノシラン（ＳｉＨ4 ）もしくはジ
シラン（Ｓｉ2Ｈ6 ）を反応ガスに用いた低圧の化学的
気相成長法またはプラズマによる化学的気相成長法等に
よって、絶縁膜１２の上面にアモルファスシリコンの非
晶質半導体層１３を例えば４０ｎｍの厚さに成膜する。
このときの成膜温度は５００℃以下に設定する。
り説明する。図に示すように、第１の工程では、例えば
低圧の化学的気相成長法によって、シリコンよりなる基
板１１の上面に酸化シリコン（ＳｉＯ2 ）の絶縁膜１２
を成膜する。続いてモノシラン（ＳｉＨ4 ）もしくはジ
シラン（Ｓｉ2Ｈ6 ）を反応ガスに用いた低圧の化学的
気相成長法またはプラズマによる化学的気相成長法等に
よって、絶縁膜１２の上面にアモルファスシリコンの非
晶質半導体層１３を例えば４０ｎｍの厚さに成膜する。
このときの成膜温度は５００℃以下に設定する。
【０００８】次いで第２の工程で、通常のホトリソグラ
フィーによって、非晶質半導体層１３の上面にレジスト
でイオン注入マスク１４を形成する。続いて例えばイオ
ン注入法によって、結晶層を形成する部分の非晶質半導
体層１３に結晶成長させる不純物１５を導入する。不純
物１５にはシリコン（Ｓｉ+ ）を用い、このときのドー
ズ量を１０14／ｃｍ2 以下に設定する。また上記不純物
１５には、リン（Ｐ+ ）またはホウ素（Ｂ+ ）等を用い
ることも可能である。この場合も、ドーズ量は上記同様
に１０14／ｃｍ2 以下に設定する。
フィーによって、非晶質半導体層１３の上面にレジスト
でイオン注入マスク１４を形成する。続いて例えばイオ
ン注入法によって、結晶層を形成する部分の非晶質半導
体層１３に結晶成長させる不純物１５を導入する。不純
物１５にはシリコン（Ｓｉ+ ）を用い、このときのドー
ズ量を１０14／ｃｍ2 以下に設定する。また上記不純物
１５には、リン（Ｐ+ ）またはホウ素（Ｂ+ ）等を用い
ることも可能である。この場合も、ドーズ量は上記同様
に１０14／ｃｍ2 以下に設定する。
【０００９】その後イオン注入マスク１４を、例えばア
ッシャー処理により除去する。続いて第３の工程で、不
純物１５（第２の工程参照）を導入した非晶質半導体層
１３を例えば電気炉で熱処理する。熱処理は、炉中を窒
素（Ｎ2 ）雰囲気にして６００℃の温度で４０時間行
う。そして、導入した不純物１５を核にして非晶質半導
体層１３を結晶化し、非晶質半導体層１３の不純物を導
入した領域に結晶層１６を形成する。結晶層１６は、幅
および長さがおよそ数μｍの結晶粒で形成される。
ッシャー処理により除去する。続いて第３の工程で、不
純物１５（第２の工程参照）を導入した非晶質半導体層
１３を例えば電気炉で熱処理する。熱処理は、炉中を窒
素（Ｎ2 ）雰囲気にして６００℃の温度で４０時間行
う。そして、導入した不純物１５を核にして非晶質半導
体層１３を結晶化し、非晶質半導体層１３の不純物を導
入した領域に結晶層１６を形成する。結晶層１６は、幅
および長さがおよそ数μｍの結晶粒で形成される。
【００１０】上記のようにして形成された結晶層１６
は、膜質の均一性に優れていてかつ低リークで高キャリ
ア移動度を有する。また非晶質半導体層１３の所望の位
置に結晶層１６を形成することができるので、非晶質半
導体層１３にトランジスタを形成する場合には、形成す
るトランジスタのチャネル層になる非晶質半導体層１３
の領域を結晶化することが可能になる。
は、膜質の均一性に優れていてかつ低リークで高キャリ
ア移動度を有する。また非晶質半導体層１３の所望の位
置に結晶層１６を形成することができるので、非晶質半
導体層１３にトランジスタを形成する場合には、形成す
るトランジスタのチャネル層になる非晶質半導体層１３
の領域を結晶化することが可能になる。
【００１１】結晶層１６をトランジスタのチャネル層と
して用いた場合には、キャリア移動度μが高くなる。因
みに薄膜トランジスタの場合にはμが１００程度または
それ以上になる。このため、トランスコンダクタンスｇ
ｍが大きくなる。またリーク電流が小さくなる。その上
チャネル層には結晶粒界が存在しないので、リークやし
きい電圧Ｖｔｈのばらつきが小さくなる。さらに結晶化
する際の熱処理温度が６００℃以下なので、低温化プロ
セスが可能になる。
して用いた場合には、キャリア移動度μが高くなる。因
みに薄膜トランジスタの場合にはμが１００程度または
それ以上になる。このため、トランスコンダクタンスｇ
ｍが大きくなる。またリーク電流が小さくなる。その上
チャネル層には結晶粒界が存在しないので、リークやし
きい電圧Ｖｔｈのばらつきが小さくなる。さらに結晶化
する際の熱処理温度が６００℃以下なので、低温化プロ
セスが可能になる。
【００１２】また図２に示すように、通常の方法により
基板１１上にトランジスタ２１を形成し、このトランジ
スタ２１を覆う状態にかつ当該基板１１上に絶縁膜１２
を成膜する。そして上記の如くに絶縁膜１２の上面に非
晶質半導体層１３を成膜し、上記実施例で説明した方法
により非晶質半導体層１３の所定に領域を結晶化して結
晶層１６を形成する。その後結晶層１６上にゲート絶縁
膜２２とゲート２３とを積層状態に形成し、ゲート２３
の両側の非晶質半導体層１３（結晶化した部分も一部含
む）にソース領域２４とドレイン領域２５とを形成す
る。したがってゲート２３の下の結晶層１６の上層がチ
ャネル層２６（図中の網目部分）になる。上記の如くに
してトランジスタ２７を形成する。このようにして、ト
ランジスタ２１，２７を積層した構造の半導体装置を容
易に製造することが可能になる。
基板１１上にトランジスタ２１を形成し、このトランジ
スタ２１を覆う状態にかつ当該基板１１上に絶縁膜１２
を成膜する。そして上記の如くに絶縁膜１２の上面に非
晶質半導体層１３を成膜し、上記実施例で説明した方法
により非晶質半導体層１３の所定に領域を結晶化して結
晶層１６を形成する。その後結晶層１６上にゲート絶縁
膜２２とゲート２３とを積層状態に形成し、ゲート２３
の両側の非晶質半導体層１３（結晶化した部分も一部含
む）にソース領域２４とドレイン領域２５とを形成す
る。したがってゲート２３の下の結晶層１６の上層がチ
ャネル層２６（図中の網目部分）になる。上記の如くに
してトランジスタ２７を形成する。このようにして、ト
ランジスタ２１，２７を積層した構造の半導体装置を容
易に製造することが可能になる。
【００１３】
【発明の効果】以上、説明したように本発明によれば、
結晶化したい非晶質半導体層の部分に、膜質の均一性に
優れていてかつ低リークで高キャリア移動度を有する結
晶層を形成することができる。このため、トランジスタ
のチャネル層を形成する領域に結晶層を形成することが
可能になる。この結果、チャネル層には結晶粒界が存在
しなくなるのでリークが大幅に低減され、移動度が高く
なり、しきい電圧のばらつきが大幅に小さくなる。よっ
て、トランジスタの信頼性の向上が図れる。
結晶化したい非晶質半導体層の部分に、膜質の均一性に
優れていてかつ低リークで高キャリア移動度を有する結
晶層を形成することができる。このため、トランジスタ
のチャネル層を形成する領域に結晶層を形成することが
可能になる。この結果、チャネル層には結晶粒界が存在
しなくなるのでリークが大幅に低減され、移動度が高く
なり、しきい電圧のばらつきが大幅に小さくなる。よっ
て、トランジスタの信頼性の向上が図れる。
【図１】実施例の製造工程図である。
【図２】積層構造の半導体装置の説明図である。
１１ 基板 １２ 絶縁膜 １３ 非晶質半導体層 １５ 不純物 １６ 結晶層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784
Claims (1)
- 【請求項１】 基板の上面に絶縁膜を形成した後、前記
絶縁膜の上面に非晶質半導体層を形成する第１の工程
と、 前記非晶質半導体層を選択的に結晶成長させる核になる
不純物を、当該非晶質半導体層中に導入する第２の工程
と、 前記非晶質半導体層を熱処理することにより、前記不純
物を核にして前記非晶質半導体層を結晶化し、当該非晶
質半導体層に結晶層を生成する第３の工程とによりなる
ことを特徴とする非晶質半導体層の結晶化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237212A JPH0555142A (ja) | 1991-08-22 | 1991-08-22 | 非晶質半導体層の結晶化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237212A JPH0555142A (ja) | 1991-08-22 | 1991-08-22 | 非晶質半導体層の結晶化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555142A true JPH0555142A (ja) | 1993-03-05 |
Family
ID=17012049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3237212A Pending JPH0555142A (ja) | 1991-08-22 | 1991-08-22 | 非晶質半導体層の結晶化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555142A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550070A (en) * | 1993-12-27 | 1996-08-27 | Sharp Kabushiki Kaisha | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same |
| US5696003A (en) * | 1993-12-20 | 1997-12-09 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device using a catalyst introduction region |
| US5744824A (en) * | 1994-06-15 | 1998-04-28 | Sharp Kabushiki Kaisha | Semiconductor device method for producing the same and liquid crystal display including the same |
| US5811327A (en) * | 1994-03-28 | 1998-09-22 | Sharp Kabushiki Kaisha | Method and an apparatus for fabricating a semiconductor device |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
-
1991
- 1991-08-22 JP JP3237212A patent/JPH0555142A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696003A (en) * | 1993-12-20 | 1997-12-09 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device using a catalyst introduction region |
| US5821562A (en) * | 1993-12-20 | 1998-10-13 | Sharp Kabushiki Kaisha | Semiconductor device formed within asymetrically-shaped seed crystal region |
| US5550070A (en) * | 1993-12-27 | 1996-08-27 | Sharp Kabushiki Kaisha | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same |
| US5811327A (en) * | 1994-03-28 | 1998-09-22 | Sharp Kabushiki Kaisha | Method and an apparatus for fabricating a semiconductor device |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| US5744824A (en) * | 1994-06-15 | 1998-04-28 | Sharp Kabushiki Kaisha | Semiconductor device method for producing the same and liquid crystal display including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0383230B1 (en) | Manufacturing Method of a Semiconductor Device | |
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP3137797B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH05198507A (ja) | 半導体作製方法 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JPH05102035A (ja) | 半導体結晶の成長方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JP2864623B2 (ja) | 半導体装置の製造方法 | |
| JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH07288228A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH0571193B2 (ja) | ||
| KR100293263B1 (ko) | 박막트랜지스터의제조방법 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0637112A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JPH06177035A (ja) | 薄膜半導体装置の製造方法 | |
| JPH06177155A (ja) | 半導体薄膜の形成方法及びｍｏｓ型トランジスタの作製方法 | |
| JP2000260707A (ja) | 多結晶シリコン膜の形成方法 |