JPH04332157A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置の
冷却技術に関し、特に発熱量の大きな半導体チップ（以
下、単にチップという）の半導体集積回路装置において
、冷却効率の向上と温度分布の均一化が可能とされる半
導体集積回路装置に適用して有効な技術に関する。

【０００２】

【従来の技術】従来、半導体集積回路装置の冷却方法と
しては、たとえばセラミックパッケージまたはプラスチ
ックパッケージに金属製の放熱フィンを接着し、この放
熱フィンに冷却気体または液体を流し、半導体集積回路
装置の発生する熱を吸収することによって冷却効率を高
める方法が採られている。

【０００３】なお、これに類似する技術としては、株式
会社工業調査会、１９８０年１月１５日発行、「ＩＣ化
実装技術」Ｐ２１１〜Ｐ２４０に記載される熱設計技術
が挙げられる。

【０００４】

【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、半導体集積回路装置のパッケー
ジに放熱フィンを取り付けて冷却しているが、半導体集
積回路装置の高集積化に伴い、発熱量の増大からより高
効率な冷却技術が必要となっている。

【０００５】一方、従来の放熱フィンによる冷却技術で
は、以下のような問題点が生じている。

【０００６】（１）．半導体集積回路装置で発生した熱
の伝達が、パッケージの熱抵抗に阻害されて冷却効率が
低下する。

【０００７】（２）．放熱フィンを取り付けるためにパ
ッケージ寸法が増大し、半導体集積回路装置の実装密度
が低下する。

【０００８】（３）．液体による冷却を行う場合でも、
上記（１）（２）の問題点が同様に生じる。

【０００９】（４）．発熱量の高い素子と発熱量の低い
素子を組み合わせた回路、たとえばバイポーラとＣ−Ｍ
ＯＳとの組み合せ回路では、素子内部の温度差によって
、半導体集積回路装置の電気特性にばらつきを生じ、さ
らに素子内部の高温部では、Ａｌ配線のマイグレーショ
ンが起こり易くなるために信頼性が低下する。

【００１０】従って、従来の半導体集積回路装置におい
ては、充分な冷却効率が得られず、また温度分布がばら
つくために、特に発熱量の大きな半導体集積回路装置へ
の良好な適用ができないという問題がある。

【００１１】そこで、本発明の目的は、冷却面積の増大
によって冷却効率を高めることができる半導体集積回路
装置を提供することにある。

【００１２】また、本発明の他の目的は、冷却面積の調
整によって温度分布を均一化することができる半導体集
積回路装置を提供することにある。

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１４】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１５】すなわち、本発明の半導体集積回路装置は
、表面に複数の回路素子による所定の半導体集積回路が
形成されたチップを備えた半導体集積回路装置であって
、このチップの裏面に冷却用の凹凸を、たとえば表面と
同時にパターニングにより加工して形成するものである
。

【００１６】また、前記チップの凹凸を、このチップに
形成される回路素子の発熱量に応じて深さおよび幅を変
更するようにしたものである。

【００１７】

【作用】前記した半導体集積回路装置によれば、チップ
の裏面に凹凸パターンを形成する場合に半導体集積回路
装置の加工技術をそのまま使用することができ、かつ従
来の放熱フィンに比べて微細なパターンの形成が可能と
なる。これにより、従来の放熱フィンでは、大型のフィ
ンを用いてその表面積を増して冷却効率を高めていたが
、この凹凸パターンにおいては、微細な凹凸を高密度に
形成することができるので、表面積の増大によってより
一層の冷却効率の向上が可能である。

【００１８】また、チップ裏面の凹凸パターンが、パッ
ケージの外部に露出した構造に形成されるので、直接液
体または気体で冷却することによってパッケージ内部の
熱抵抗の影響を受けることなく、冷却効率の改善が可能
となる。これにより、薄型で冷却特性に優れたパッケー
ジングが可能である。

【００１９】さらに、表面に形成される回路素子の発熱
量に応じて凹凸パターンを変更することができるので、
たとえば高発熱量素子の領域で表面積を大きくし、逆に
低発熱量素子の領域で小さくすることによって各部の冷
却効率の調整を行うことができる。これにより、パッケ
ージ内部の温度の均一化、さらにはパッケージ間の温度
分布の均一化が可能となるので、電気特性のばらつきを
小さくすることができる。

【００２０】

【実施例１】図１は本発明の一実施例である半導体集積
回路装置の要部を示す断面図、図２は本実施例の半導体
集積回路装置におけるチップの形成方法を示すための説
明図である。

【００２１】まず、図１により本実施例の半導体集積回
路装置の構成を説明する。

【００２２】本実施例の半導体集積回路装置は、たとえ
ば発熱量の大きなマイクロチップキャリアパッケージ１
とされ、回路素子部２の裏面に冷却用の凹凸パターン３
が形成されたチップ４と、このチップ４をＣＣＢバンプ
５を用いて接続するパッケージ６と、接着材７で気密封
止するキャップ８とから構成され、組み立てられたマイ
クロチップキャリアパッケージ１が、実装基板９にはん
だ１０で接続されている。

【００２３】チップ４は、たとえばＳｉ（１００）１１
とＳｉ（１１０）１２との張り合わせ基板とされ、その
Ｓｉ（１００）１１側の表面に半導体集積回路などを構
成する回路素子部２が形成され、Ｓｉ（１１０）１２側
の裏面に回路素子部２と同時加工によって冷却用の凹凸
パターン３が形成されている。

【００２４】パッケージ６は、チップ４の回路素子部２
とＣＣＢバンプ５を通じて実装基板９に接続されるよう
になっている。

【００２５】キャップ８は、たとえば中央部が開口され
た形状に形成され、はんだなどの接着材７を介してパッ
ケージ６およびチップ４の裏面に接着され、マイクロチ
ップキャリアパッケージ１が気密封止される構造となっ
ている。

【００２６】次に、本実施例の作用について説明する。

【００２７】始めに、チップ４の裏面に冷却用の凹凸パ
ターン３を形成する場合について説明する。

【００２８】たとえば、凹凸パターン３の形成は、異方
性ドライエッチングまたは異方性ウェットエッチングに
より行われる。本実施例では、ＫＯＨ液の異方性ウェッ
トエッチングによりＳｉＯ２　をマスクして行う場合に
ついて説明する。

【００２９】まず、図２（ａ）　のようにＳｉ（１００
）１１とＳｉ（１１０）１２の張り合わせ基板を使用し
、そのＳｉ（１００）１１の表面に酸化雰囲気による酸
化、フォトレジストをマスクとしてのエッチングによる
パターニング、および熱拡散またはイオン注入などを繰
り返して所定の半導体集積回路を構成する回路素子部２
を形成する。

【００３０】さらに、Ｓｉ（１１０）１２の裏面に、表
面と同様に酸化からパターニングまでを行い、所定の凹
凸パターン３を形成する。すなわち、（ｂ）　のように
ＳｉＯ２　１３を形成した後に、（ｃ）　のようにフォ
トレジスト１４によってパターニングし、さらに（ｄ）
　のようにフォトレジスト１４をマスクとしてＫＯＨ液
による選択エッチングを行い、フォトレジスト１４を除
去することによって所定の凹凸パターン３が形成される
。

【００３１】この場合に、フォトレジスト１４のパター
ニングによって所定の形状および幅に、またエッチング
速度などによって所定の深さに凹凸パターン３を形成す
ることができる。

【００３２】続いて、凹凸パターン３が形成されたチッ
プ４を、ＣＣＢバンプ５を用いてパッケージ６に接続す
る。そして、キャップ８を、接着材７によってパッケー
ジ６とチップ４の裏面に接着して気密封止する。

【００３３】さらに、組み立てられたマイクロチップキ
ャリアパッケージ１を、実装基板９にはんだ１０で接続
する。これによって、チップ４の凹凸パターン３が露出
した構造の半導体集積回路装置の組立が完了する。

【００３４】以上のように形成されたマイクロチップキ
ャリアパッケージ１は、たとえば凹凸パターン３に直接
冷却液体を流して接触させたり、または冷却気体を吹き
付けることによってチップ４の放熱効果を高めることが
できる。

【００３５】従って、本実施例のマイクロチップキャリ
アパッケージ１によれば、チップ４の裏面に凹凸パター
ン３が形成され、中央部が開口されたキャップ８によっ
て気密封止されることにより、凹凸パターン３が外部に
露出した構造に形成されるので、回路素子部２で発生さ
れる熱を気体または液体などの冷却剤によって放熱させ
、チップ４を効率よく冷却することができる。

【００３６】この場合に、従来のようにパッケージ６の
熱抵抗の影響を受けることなく、冷却効率の向上が可能
となる。

【００３７】さらに、本構造では、従来のように大型フ
ィンを用いることがないので、薄型パッケージが実現で
き、小型化が可能となるので実装密度が向上する。

【００３８】

【実施例２】図３は本発明の他の実施例である半導体集
積回路装置におけるチップを示す断面図である。

【００３９】本実施例の半導体集積回路装置は、実施例
１と同様に、回路素子部２ａの裏面に凹凸パターン３ａ
が形成されたチップ４ａなどから構成されるマイクロチ
ップキャリアパッケージ１ａとされ、実施例１との相違
点は、チップ４ａの内部の温度分布が均一化される点で
ある。

【００４０】すなわち、本実施例のチップ４ａは、たと
えば図３に示すようにバイポーラ素子などの高発熱量素
子１５と、Ｃ−ＭＯＳ素子などの低発熱量素子１６とを
組み合わせた回路素子部２ａが形成されている。

【００４１】そして、高発熱量素子１５の裏面領域では
、凹凸パターン３ａが密集されるとともに凹凸が大きな
段差に形成され、逆に低発熱量素子１６の裏面領域では
凹凸パターン３ａが少なく段差も小さく形成されている
。

【００４２】従って、本実施例によれば、高発熱量素子
１５の領域で冷却面積の増大によって冷却効率を高め、
逆に低発熱量素子１６の領域で冷却効率を小さくするこ
とにより、チップ４ａの内部の温度差を低減することが
できる。すなわち、形成される回路素子の発熱量に応じ
て凹凸パターン３ａの変更が可能となるので、内部の温
度を均一化して電気特性のばらつきを小さくすることが
できる。

【００４３】

【実施例３】図４は本発明のさらに他の実施例である半
導体集積回路装置の要部を示す断面図である。

【００４４】本実施例の半導体集積回路装置は、実施例
１および２と同様に、回路素子部２ｂおよび凹凸パター
ン３ｂが形成されたチップ４ｂが内蔵されたマイクロチ
ップキャリアパッケージ１ｂの半導体集積回路装置とさ
れ、実施例１および２との相違点は、パッケージ間の温
度分布が均一化される点である。

【００４５】すなわち、本実施例の半導体集積回路装置
は、図４に示すように気体または液体の流れの上流側で
凹凸パターン３ｂの小さな冷却効率の低いマイクロチッ
プキャリアパッケージ１７が用いられ、また下流方向で
は凹凸パターン３ｂの大きな冷却効率の高いマイクロチ
ップキャリアパッケージ１８が用いられている。

【００４６】従って、本実施例によれば、冷却剤の温度
が回路素子部２ｂから発生する熱を吸収して徐々に上昇
することに適用して、冷却剤の流れ方向に従って冷却用
の凹凸パターン３ｂを変更することができるので、マイ
クロチップキャリアパッケージ１７，１８間の温度を均
一化し、パッケージ相互間の電気特性のばらつきを小さ
くすることができる。

【００４７】以上、本発明者によってなされた発明を実
施例１〜３に基づき具体的に説明したが、本発明は前記
各実施例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【００４８】たとえば、本実施例の半導体集積回路装置
については、マイクロチップキャリアパッケージ１，１
ａ，１ｂである場合について説明したが、本発明は前記
実施例に限定されるものではなく、チップの裏面が露出
される構造のパッケージに広く適用可能である。

【００４９】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野である特に発熱量の大き
な半導体集積回路装置に適用した場合について説明した
が、これに限定されるものではなく、たとえば電気特性
の均一化などが要求される他の半導体集積回路装置につ
いても広く適用可能である。

【００５０】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００５１】（１）．半導体集積回路装置のチップ裏面
に冷却用の凹凸を形成することにより、チップ裏面の凹
凸がパッケージの外部に露出した構造に形成され、直接
液体または気体で冷却することによってパッケージの熱
抵抗の影響を無視することができるので、冷却効率の改
善が可能となる。

【００５２】（２）．チップ裏面の凹凸を、表面と同時
にパターニングによって形成することにより、半導体集
積回路装置の加工技術がそのまま使え、サブミクロンオ
ーダーの微細パターンが形成できるので、冷却面積の増
大によってより一層の冷却効率の向上が可能となる。

【００５３】（３）．チップ裏面の凹凸を、このチップ
に形成される回路素子の発熱量に応じて深さおよび幅を
変更し、半導体集積回路装置の各部の冷却効率を調整す
ることができるので、パッケージ内部の温度の均一化、
さらにはパッケージ間の温度分布を均一化し、電気特性
のばらつきの低減を図り信頼性の向上が可能となる。

【００５４】（４）．前記（１）　〜（３）　により、
薄型で冷却効率の優れた信頼性の高いパッケージ構造を
得ることができるので、半導体集積回路装置における実
装密度の向上が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例１である半導体集積回路装置の
要部を示す断面図である。

【図２】本実施例の半導体集積回路装置におけるチップ
の形成方法を示すための説明図である。

【図３】本発明の実施例２である半導体集積回路装置に
おけるチップを示す断面図である。

【図４】本発明の実施例３である半導体集積回路装置の
要部を示す断面図である。

【符号の説明】

１　　マイクロチップキャリアパッケージ（半導体集積
回路装置） １ａ　　マイクロチップキャリアパッケージ（半導体集
積回路装置） １ｂ　　マイクロチップキャリアパッケージ（半導体集
積回路装置） ２　　回路素子部 ２ａ　　回路素子部 ２ｂ　　回路素子部 ３　　凹凸パターン ３ａ　　凹凸パターン ３ｂ　　凹凸パターン ４　　チップ（半導体チップ） ４ａ　　チップ（半導体チップ） ４ｂ　　チップ（半導体チップ） ５　　ＣＣＢバンプ ６　　パッケージ ７　　接着材 ８　　キャップ ９　　実装基板 １０　　はんだ １１　　Ｓｉ（１００） １２　　Ｓｉ（１１０） １３　　ＳｉＯ２　 １４　　フォトレジスト １５　　高発熱量素子 １６　　低発熱量素子 １７　　冷却効率の低いマイクロチップキャリアパッケ
ージ １８　　冷却効率の高いマイクロチップキャリアパッケ
ージ

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　表面に複数の回路素子による所定の半
   導体集積回路が形成された半導体チップを備えた半導体
   集積回路装置であって、前記半導体チップの裏面に冷却
   用の凹凸を形成することを特徴とする半導体集積回路装
   置。
2. 【請求項２】　　前記半導体チップの凹凸を、表面と同
   時にパターニングにより加工することを特徴とする請求
   項１記載の半導体集積回路装置。
3. 【請求項３】　　前記半導体チップの凹凸を、該チップ
   に形成される回路素子の発熱量に応じて深さおよび幅を
   変更することを特徴とする請求項１記載の半導体集積回
   路装置。