JPH04332194A - 光送受信装置 - Google Patents
光送受信装置Info
- Publication number
- JPH04332194A JPH04332194A JP3101486A JP10148691A JPH04332194A JP H04332194 A JPH04332194 A JP H04332194A JP 3101486 A JP3101486 A JP 3101486A JP 10148691 A JP10148691 A JP 10148691A JP H04332194 A JPH04332194 A JP H04332194A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- terminal
- terminals
- pin terminal
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 abstract 6
- 230000004308 accommodation Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 3
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は光送受信装置に関し、特
に、収納ケース内の光送受信回路基板と外部回路とを接
続する端子群の配置構造に特徴を有する光送受信装置に
関するものである。
に、収納ケース内の光送受信回路基板と外部回路とを接
続する端子群の配置構造に特徴を有する光送受信装置に
関するものである。
【０００２】
【従来の技術】従来、この種の光送受信装置としては、
例えば、図２に示される構造のものがある。
例えば、図２に示される構造のものがある。
【０００３】ケース２１内には受信回路基板２２および
送信回路基板２３が収納されている。受信回路基板２２
の手前に位置するケース２１の一側面には、この受信回
路基板２２に接続される複数のピン端子群２４が縦２列
になって設けられている。また、送信回路基板２３の手
前に位置するケース２１の一側面には、この送信回路基
板２３に接続される複数のピン端子群２５が縦２列にな
って設けられている。ピン端子群２４における図の右側
の１列は、下側から順に、接地ピン端子（ＧＮＤ），受
信データの反転信号ピン端子（／ＲＤ；Ｎｅｇａｔｉｖ
ｅＲｅｃｅｉｖｅｄ Ｄａｔａ），受信データピン端子
（ＲＤ；Ｐｏｓｉｔｉｖｅ Ｒｅｃｅｉｖｅｄ Ｄａｔ
ａ），２つの電源ピン端子（ＶＣＣ２ ）および不接続
ピン端子（ＮＣ；Ｎｏｎ−Ｃｏｎｎｅｃｔｉｏｎ）に設
定されている。また、図の左側の１列は、下側から順に
、ＧＮＤピン端子，ＮＣピン端子，信号検出ピン端子（
ＳＤ；Ｓｉｇｎａｌ Ｄｅｔｅｃｔ ）および３つのＧ
ＮＤピン端子に設定されている。一方、ピン端子群２５
における図の右側の１列は、下側から順に、ＧＮＤピン
端子，電源ピン端子（ＶＢＢ）および４つのＧＮＤピン
端子に設定されている。また、図の左側の１列は、下側
から順に、ＧＮＤピン端子，送信データの反転信号ピン
端子（／ＴＤ；Ｎｅｇａｔｉｖｅ Ｔｒａｎｓｍｉｔｔ
ｅｄ Ｄａｔａ ），送信データピン端子（ＴＤ；Ｐｏ
ｓｉｔｉｖｅ Ｔｒａｎｓｍｉｔｔｅｄ Ｄａｔａ ）
，ＧＮＤピン端子および２つの電源ピン端子（ＶＣＣ１
）に設定されている。
送信回路基板２３が収納されている。受信回路基板２２
の手前に位置するケース２１の一側面には、この受信回
路基板２２に接続される複数のピン端子群２４が縦２列
になって設けられている。また、送信回路基板２３の手
前に位置するケース２１の一側面には、この送信回路基
板２３に接続される複数のピン端子群２５が縦２列にな
って設けられている。ピン端子群２４における図の右側
の１列は、下側から順に、接地ピン端子（ＧＮＤ），受
信データの反転信号ピン端子（／ＲＤ；Ｎｅｇａｔｉｖ
ｅＲｅｃｅｉｖｅｄ Ｄａｔａ），受信データピン端子
（ＲＤ；Ｐｏｓｉｔｉｖｅ Ｒｅｃｅｉｖｅｄ Ｄａｔ
ａ），２つの電源ピン端子（ＶＣＣ２ ）および不接続
ピン端子（ＮＣ；Ｎｏｎ−Ｃｏｎｎｅｃｔｉｏｎ）に設
定されている。また、図の左側の１列は、下側から順に
、ＧＮＤピン端子，ＮＣピン端子，信号検出ピン端子（
ＳＤ；Ｓｉｇｎａｌ Ｄｅｔｅｃｔ ）および３つのＧ
ＮＤピン端子に設定されている。一方、ピン端子群２５
における図の右側の１列は、下側から順に、ＧＮＤピン
端子，電源ピン端子（ＶＢＢ）および４つのＧＮＤピン
端子に設定されている。また、図の左側の１列は、下側
から順に、ＧＮＤピン端子，送信データの反転信号ピン
端子（／ＴＤ；Ｎｅｇａｔｉｖｅ Ｔｒａｎｓｍｉｔｔ
ｅｄ Ｄａｔａ ），送信データピン端子（ＴＤ；Ｐｏ
ｓｉｔｉｖｅ Ｔｒａｎｓｍｉｔｔｅｄ Ｄａｔａ ）
，ＧＮＤピン端子および２つの電源ピン端子（ＶＣＣ１
）に設定されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の光送受信装置においてはピン端子配列が縦４列に構
成され、この列方向と直交する方向に各回路基板２２，
２３が配置されている。このため、各回路基板２２，２
３のエッジに形成される信号端子と各ピン端子との間の
配線接続長を最短のものにしようとすると、各回路基板
２２，２３上の各信号端子列に対応させる入力信号の種
類が入り乱れることになる。この結果、各回路基板２２
，２３上の配線パターン形状は、入力信号列の乱れによ
って複雑なものになってしまう。
来の光送受信装置においてはピン端子配列が縦４列に構
成され、この列方向と直交する方向に各回路基板２２，
２３が配置されている。このため、各回路基板２２，２
３のエッジに形成される信号端子と各ピン端子との間の
配線接続長を最短のものにしようとすると、各回路基板
２２，２３上の各信号端子列に対応させる入力信号の種
類が入り乱れることになる。この結果、各回路基板２２
，２３上の配線パターン形状は、入力信号列の乱れによ
って複雑なものになってしまう。
【０００５】また、受信データピン端子（ＲＤ，／ＲＤ
）と送信データピン端子（ＴＤ，／ＴＤ）とが上記のよ
うに隣合う位置に配置されているため、受信回路基板２
２上において受信データを伝達する配線パターンと、送
信回路基板２３上において送信データを伝達する配線パ
ターンとが近接して形成される場合がある。このように
各配線パターンが近接して形成されると、各配線パター
ン相互間で干渉が生じてクロストークの問題が生じる。 また、各ピン端子と各回路基板２２，２３とを接続する
配線が交差することによっても、同様な問題が生じる。
）と送信データピン端子（ＴＤ，／ＴＤ）とが上記のよ
うに隣合う位置に配置されているため、受信回路基板２
２上において受信データを伝達する配線パターンと、送
信回路基板２３上において送信データを伝達する配線パ
ターンとが近接して形成される場合がある。このように
各配線パターンが近接して形成されると、各配線パター
ン相互間で干渉が生じてクロストークの問題が生じる。 また、各ピン端子と各回路基板２２，２３とを接続する
配線が交差することによっても、同様な問題が生じる。
【０００６】
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、受信回路基板および
送信回路基板を同一平面上に配置し、収納ケースの一側
面上に複数の端子をこの平面方向に沿って一列に配置し
、これら複数の端子を受信回路基板に対向する端子列と
送信回路基板に対向する端子列とに区分し、これら各区
分ごとに複数の端子と各回路基板とを接続するものであ
る。
を解消するためになされたもので、受信回路基板および
送信回路基板を同一平面上に配置し、収納ケースの一側
面上に複数の端子をこの平面方向に沿って一列に配置し
、これら複数の端子を受信回路基板に対向する端子列と
送信回路基板に対向する端子列とに区分し、これら各区
分ごとに複数の端子と各回路基板とを接続するものであ
る。
【０００７】また、区分された各端子列の間に電源端子
または接地端子を設けて各端子列の間に一定の間隔を設
けたものである。
または接地端子を設けて各端子列の間に一定の間隔を設
けたものである。
【０００８】
【作用】収納ケースの一側面上における各端子列の配置
方向と各回路基板のエッジ方向とが一致し、各端子列を
構成する複数の端子と各回路基板のエッジ端子とが隣接
して並ぶため、複数の各端子と回路基板の各エッジ端子
との対応づけが容易になる。
方向と各回路基板のエッジ方向とが一致し、各端子列を
構成する複数の端子と各回路基板のエッジ端子とが隣接
して並ぶため、複数の各端子と回路基板の各エッジ端子
との対応づけが容易になる。
【０００９】また、各端子列の間に電源端子または接地
端子が設けられるため、受信回路基板上の信号配線パタ
ーンと送信回路基板上の信号配線パターンとの間隔が大
きくなる。
端子が設けられるため、受信回路基板上の信号配線パタ
ーンと送信回路基板上の信号配線パターンとの間隔が大
きくなる。
【００１０】
【実施例】図１は本発明の一実施例による光送受信装置
の構成の概略を示す斜視図である。
の構成の概略を示す斜視図である。
【００１１】受信回路基板１４には光電変換された信号
を受信する回路が実装されている。また、送信回路基板
１５には伝送路に送出する信号を生成する回路が実装さ
れている。これら受信回路基板１４および送信回路基板
１５は収納ケース１６内に収納され、同一平面上に配置
されている。収納ケース１６の一側面１６ａには複数の
ピン端子１〜１３が設けられており、各回路基板１４，
１５が配置された平面の方向に沿って一列に配置されて
いる。これら複数のピン端子１〜１３は、受信回路基板
１４に対向するピン端子列１〜５と、送信回路基板１５
に対向するピン端子列１０〜１３に区分される。また、
区分された各ピン端子列の間には電源（ＶＣＣＲＸ）ピ
ン端子６，接地（Ｃａｓｅ）ピン端子７，不接続（ＮＣ
）ピン端子８および電源（ＶＣＣＴＸ）ピン端子９が設
けられており、各ピン端子列の間に一定の間隔が設けら
れている。ピン端子列１〜５，ＶＣＣＲＸピン端子６お
よびＣａｓｅピン端子７は受信回路基板１４に電気的に
接続され、ピン端子列１０〜１３，ＶＣＣＴＸピン端子
９およびＣａｓｅピン端子７は送信回路基板１５に電気
的に接続されている。ＮＣピン端子８はどこにも接続さ
れていない。
を受信する回路が実装されている。また、送信回路基板
１５には伝送路に送出する信号を生成する回路が実装さ
れている。これら受信回路基板１４および送信回路基板
１５は収納ケース１６内に収納され、同一平面上に配置
されている。収納ケース１６の一側面１６ａには複数の
ピン端子１〜１３が設けられており、各回路基板１４，
１５が配置された平面の方向に沿って一列に配置されて
いる。これら複数のピン端子１〜１３は、受信回路基板
１４に対向するピン端子列１〜５と、送信回路基板１５
に対向するピン端子列１０〜１３に区分される。また、
区分された各ピン端子列の間には電源（ＶＣＣＲＸ）ピ
ン端子６，接地（Ｃａｓｅ）ピン端子７，不接続（ＮＣ
）ピン端子８および電源（ＶＣＣＴＸ）ピン端子９が設
けられており、各ピン端子列の間に一定の間隔が設けら
れている。ピン端子列１〜５，ＶＣＣＲＸピン端子６お
よびＣａｓｅピン端子７は受信回路基板１４に電気的に
接続され、ピン端子列１０〜１３，ＶＣＣＴＸピン端子
９およびＣａｓｅピン端子７は送信回路基板１５に電気
的に接続されている。ＮＣピン端子８はどこにも接続さ
れていない。
【００１２】受信回路基板１４に接続されるピン端子列
１〜５は、電源（ＶＥＥＲＸ）ピン端子１，受信データ
の反転信号（／ＲＤ）ピン端子２，受信データ（ＲＤ）
ピン端子３，信号検出（ＳＤ）ピン端子４および検出信
号の反転信号（／ＲＤ）ピン端子５である。送信回路基
板１５に接続されるピン端子列１０〜１３は、送信デー
タ（Ｓｅｎｄｉｎｇ Ｄａｔａ；ＳＤ）ピン端子１０，
送信データの反転信号（／ＳＤ）ピン端子１１，電源（
ＶＢＢ）ピン端子１２および電源（ＶＥＥＴＸ）ピン端
子１３である。
１〜５は、電源（ＶＥＥＲＸ）ピン端子１，受信データ
の反転信号（／ＲＤ）ピン端子２，受信データ（ＲＤ）
ピン端子３，信号検出（ＳＤ）ピン端子４および検出信
号の反転信号（／ＲＤ）ピン端子５である。送信回路基
板１５に接続されるピン端子列１０〜１３は、送信デー
タ（Ｓｅｎｄｉｎｇ Ｄａｔａ；ＳＤ）ピン端子１０，
送信データの反転信号（／ＳＤ）ピン端子１１，電源（
ＶＢＢ）ピン端子１２および電源（ＶＥＥＴＸ）ピン端
子１３である。
【００１３】本実施例によるピン配置構造によれば、収
納ケース１６の一側面１６ａ上における各ピン端子列１
〜１３の配置方向と各回路基板１４，１５のエッジ方向
とが一致し、各ピン端子１〜１３と各回路基板１４，１
５のエッジ端子とが隣接して並ぶことになる。このため
、各ピン端子１〜１３と回路基板１４，１５の各エッジ
端子との対応づけが容易になる。すなわち、各回路基板
１４，１５の配線パターンの設計に際し、パターン設計
上都合の良いエッジ位置に各ピン端子を対応させること
が可能になる。この結果、各回路基板１４，１５の配線
設計が単純化されて設計作業が容易になり、かつ、実現
される各回路基板１４，１５の信頼性は向上する。
納ケース１６の一側面１６ａ上における各ピン端子列１
〜１３の配置方向と各回路基板１４，１５のエッジ方向
とが一致し、各ピン端子１〜１３と各回路基板１４，１
５のエッジ端子とが隣接して並ぶことになる。このため
、各ピン端子１〜１３と回路基板１４，１５の各エッジ
端子との対応づけが容易になる。すなわち、各回路基板
１４，１５の配線パターンの設計に際し、パターン設計
上都合の良いエッジ位置に各ピン端子を対応させること
が可能になる。この結果、各回路基板１４，１５の配線
設計が単純化されて設計作業が容易になり、かつ、実現
される各回路基板１４，１５の信頼性は向上する。
【００１４】また、ピン端子列１〜５およびピン端子列
１０〜１３の間にＶＣＣＲＸピン端子６，Ｃａｓｅピン
端子７，ＮＣピン端子８およびＶＣＣＴＸピン端子９を
設けたため、受信回路基板１４上の信号配線パターンと
送信回路基板１５上の信号配線パターンとの間隔が大き
くなる。このため、ピン端子２，３に伝達される受信信
号とピン端子１０，１１に伝達される送信信号との間に
干渉といった相互作用が生じなくなり、従来のクロスト
ークの問題はほとんど生じなくなる。
１０〜１３の間にＶＣＣＲＸピン端子６，Ｃａｓｅピン
端子７，ＮＣピン端子８およびＶＣＣＴＸピン端子９を
設けたため、受信回路基板１４上の信号配線パターンと
送信回路基板１５上の信号配線パターンとの間隔が大き
くなる。このため、ピン端子２，３に伝達される受信信
号とピン端子１０，１１に伝達される送信信号との間に
干渉といった相互作用が生じなくなり、従来のクロスト
ークの問題はほとんど生じなくなる。
【００１５】また、各回路基板１４，１５と各ピン端子
１〜１３とを接続する配線接続長を最も短くすることが
可能になり、雑音に強い回路が得られる。また、これら
各配線どうしが交わらないため、配線作業が容易になり
、しかも、これら配線間におけるクロストークも生じな
い。
１〜１３とを接続する配線接続長を最も短くすることが
可能になり、雑音に強い回路が得られる。また、これら
各配線どうしが交わらないため、配線作業が容易になり
、しかも、これら配線間におけるクロストークも生じな
い。
【００１６】
【発明の効果】以上説明したように本発明によれば、収
納ケースの一側面上における各端子列の配置方向と各回
路基板のエッジ方向とが一致し、各端子列を構成する複
数の端子と各回路基板のエッジ端子とが隣接して並ぶた
め、複数の各端子と回路基板の各エッジ端子との対応づ
けが容易になる。このため、各配線を相互に交差させず
に短くすることが可能になり、クロストークの影響が低
減される。また、各回路基板の配線パターン形状は単純
になり、パターン設計が容易になる。
納ケースの一側面上における各端子列の配置方向と各回
路基板のエッジ方向とが一致し、各端子列を構成する複
数の端子と各回路基板のエッジ端子とが隣接して並ぶた
め、複数の各端子と回路基板の各エッジ端子との対応づ
けが容易になる。このため、各配線を相互に交差させず
に短くすることが可能になり、クロストークの影響が低
減される。また、各回路基板の配線パターン形状は単純
になり、パターン設計が容易になる。
【００１７】また、各端子列の間に電源端子または接地
端子が設けられるため、受信回路基板上の信号配線パタ
ーンと送信回路基板上の信号配線パターンとの間隔は大
きくなる。このため、入出力信号にクロストークがほと
んど生じなくなる。
端子が設けられるため、受信回路基板上の信号配線パタ
ーンと送信回路基板上の信号配線パターンとの間隔は大
きくなる。このため、入出力信号にクロストークがほと
んど生じなくなる。
【図１】本発明の一実施例による光送受信装置の概略構
成を示す斜視図である。
成を示す斜視図である。
【図２】従来の光送受信装置の概略構成を示す斜視図で
ある。
ある。
１〜１３…入出力信号ピン端子
１４…受信回路基板
１５…送信回路基板
１６…収納ケース
１６ａ…収納ケースの一側面
Claims (2)
- 【請求項１】 受信回路基板および送信回路基板を収
納する収納ケースと、この収納ケースの一側面に設けら
れた前記受信回路基板および送信回路基板に接続される
複数の端子とを備えて構成された光送受信装置において
、前記受信回路基板および送信回路基板を同一平面上に
配置し、前記収納ケースの一側面上に前記複数の端子を
この平面方向に沿って一列に配置し、これら複数の端子
を前記受信回路基板に対向する端子列と前記送信回路基
板に対向する端子列とに区分し、これら各区分ごとに前
記複数の端子と前記各回路基板とを接続することを特徴
とする光送受信装置。 - 【請求項２】 区分された各端子列の間に電源端子ま
たは接地端子を設けて各端子列の間に一定の間隔を設け
たことを特徴とする請求項１記載の光送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101486A JPH04332194A (ja) | 1991-05-07 | 1991-05-07 | 光送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101486A JPH04332194A (ja) | 1991-05-07 | 1991-05-07 | 光送受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04332194A true JPH04332194A (ja) | 1992-11-19 |
Family
ID=14302035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101486A Pending JPH04332194A (ja) | 1991-05-07 | 1991-05-07 | 光送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04332194A (ja) |
-
1991
- 1991-05-07 JP JP3101486A patent/JPH04332194A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663739A (en) | Method and arrangement for establishing networks of electro-optical display-field modules | |
| US4912521A (en) | Electro-optical transducer assembly | |
| JP4454926B2 (ja) | グランド又は電源回路より伝送線をシールドするための装置 | |
| US5714718A (en) | Laminate wiring board | |
| JPH0334711Y2 (ja) | ||
| KR100315844B1 (ko) | 고주파 메모리 모듈 | |
| US20060279371A1 (en) | Flexible print cable and connector for the same | |
| JPH03165473A (ja) | コネクタ | |
| US4737659A (en) | Controlled switching array | |
| US5291072A (en) | Crosstalk-reduced transmission device | |
| JPS6264141A (ja) | 架内実装方式 | |
| JPS5935010Y2 (ja) | プリント基板収納装置 | |
| JP2004320320A (ja) | 光送受信モジュール | |
| JP2001015793A (ja) | 光送受信モジュール | |
| JPH0420019A (ja) | パターン配線のクロストークキャンセル方式 | |
| JPS581446B2 (ja) | インタ−フエ−スカイロブジツソウホウ | |
| JPH0387959A (ja) | バススロット構造 | |
| JPS5855812Y2 (ja) | 配線板装着用筐体 | |
| JPS59788Y2 (ja) | プリント基板実装用筐体 | |
| JPS5935006Y2 (ja) | プリント配線基板 | |
| JPS5844673A (ja) | 信号接続器 | |
| JPH03205897A (ja) | バックボードプリント板 | |
| JPH03260715A (ja) | 回路ユニット間の信号伝送方式 | |
| JPS58200644A (ja) | 光バス方式 | |
| JP2502994Y2 (ja) | 半導体集積回路装置 |