JPH04333828A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置、特にア
クティブマトリクス表示方式における液晶表示装置の液
晶用駆動スイッチとして使用されるＴＦＴ（薄膜トラン
ジスタ）の付加容量の形成に関する。

【０００２】

【従来の技術】一般に、テレビなど精細な画像を表示す
る場合には、解像度の高い映像が求められるので、キャ
ラクタディスプレイ等に比べてより精細なマトリクスの
構成が必要になる。従来の単純マトリクス表示方式の場
合、マトリクスの構成を精細にするほど、走査電極や表
示電極の数が多くなり、それに伴って、液晶の応答速度
が遅くなり、クロストークによる弊害が生じる。

【０００３】そこで、最近では、スイッチング素子をマ
トリクス状に配列したアレイを用いて、液晶を直接スイ
ッチ駆動する、所謂アクティブマトリクス表示方式が注
目され、実用化に至っている。この表示方式では、クロ
ストークの問題がなく、しかも、最近めざましく進歩し
たＬＳＩ製造技術を駆使することによって、非常に精細
な画像が表示できる液晶テレビなどを容易に実現させる
ことができる。

【０００４】従来のアクティブマトリクス表示方式の液
晶表示装置を、図２１の平面図及び図２２の断面図に基
いて説明する。ここで、図２２の左半分は図２１の領域
■におけるＡ−Ａ線上の断面図、右半分は領域■におけ
るＢ−Ｂ線上の断面図である。

【０００５】即ち、石英基板４１上に各絵素に対応して
透明電極膜（例えばＩＴＯ膜）による絵素電極４２が形
成され、これら絵素電極４２間の配線形成用スペースに
ＴＦＴの活性層４３である１層目の多結晶シリコン層が
形成され、この活性層４３のドレイン領域Ｄに絵素電極
４２が接続されると共に、上記活性層４３のソース領域
Ｓに信号線Ｌを構成するＡｌ・Ｓｉ電極４４が接続され
ている。また、ＴＦＴのゲート電極４５は、一方の２層
目の多結晶シリコン層にて形成され、選択線Ｗを構成す
る。尚、図２２において、４６は層間絶縁膜、４７はゲ
ート絶縁膜、４８はＳｉＮ膜等のパッシベーション膜を
示す。

【０００６】また、図２１の領域■及び図２２の右半分
において、１層目の多結晶シリコン層（活性層４３）、
ゲート絶縁膜４７及び他方の２層目の多結晶シリコン層
によるキャパシタ電極４９にて付加容量Ｃが構成され、
この場合、キャパシタ電極４９に接地電位が印加されて
、所謂液晶用の信号蓄積キャパシタ（付加容量）Ｃを構
成する（図２１において、斜線で示す領域参照）。

【０００７】

【発明が解決しようとする課題】ところで、最近の絵素
の高解像度化に伴い、１絵素の占有面積を小さくする必
要が出てきている。このような状況の中で、現状の０．
７インチの７．７万絵素の液晶表示装置においては、各
付加容量の占有面積は２３０μｍ２　であり、これは、
液晶表示を良好に行なわしめるために、是非とも必要な
面積である。

【０００８】しかしながら、従来の液晶表示装置におい
ては、１層目の多結晶シリコン層（活性層４３）の上部
に酸化膜（ゲート絶縁膜４７）を形成し、該ゲート絶縁
膜４７上に２層目の多結晶シリコン層（キャパシタ電極
４９）を成膜して、これら活性層４３、ゲート絶縁膜４
７及びキャパシタ電極４９にて付加容量Ｃを構成するよ
うにしているため、付加容量値の増大化や付加容量の占
有面積の縮小化に対してその対応が困難であり、上記高
解像度化を進める上でどうしても絵素電極の占有面積を
縮小するしか方法がなかった。しかし、絵素電極４２の
占有面積を縮小することは、液晶表示の感度の劣化につ
ながり、上記高解像度化には自ずから限界があるという
不都合がある。

【０００９】本発明は、このような課題に鑑み成された
もので、その目的とするところは、付加容量の増大化を
図ることができ、液晶表示の高解像度化及び感度の向上
を実現させることができる液晶表示装置を提供すること
にある。

【００１０】

【課題を解決するための手段】本発明は、各絵素毎に分
離された絵素電極２と、各絵素電極２間に配線領域を有
する液晶表示装置において、上記配線領域上に、１層目
の半導体層３と２層目の配線層１１による第１の付加容
量Ｃ１　と、絵素電極２の形成に供する透明電極膜１３
と２層目の配線層１１による第２の付加容量Ｃ２　を形
成すると共に、第１及び第２の付加容量Ｃ１及びＣ２　
を並列に接続して構成する。

【００１１】

【作用】上述の本発明の構成によれば、１層目の半導体
層３と２層目の配線層１１による第１の付加容量Ｃ１　
と、絵素電極２の形成に供する透明電極膜１３と２層目
の配線層１１による第２の付加容量Ｃ２　を形成すると
共に、第１及び第２の付加容量Ｃ１　及びＣ２　を並列
に接続するようにしたので、単位占有面積当りの付加容
量（信号蓄積キャパシタとして機能する）を２倍以上に
増大化させることができる。

【００１２】従って、高解像度化に伴って、１絵素の占
有面積が縮小化されても、絵素電極２の縮小化を行う必
要がなくなり、液晶表示に関し、その高解像度及び感度
の向上を実現させることができる。また、付加容量が増
大することから、液晶の画像保持能力が向上し、高品質
な液晶表示画像を得ることができる。

【００１３】

【実施例】以下、図１〜図２０を参照しながら本発明の
実施例を説明する。図１は、本実施例に係るアクティブ
マトリクス表示方式の液晶表示装置を示す要部（絵素）
の平面図、図２はその断面図である。ここで、図２の左
半分は図１の領域■におけるＡ−Ａ線上の断面図、右半
分は領域■におけるＢ−Ｂ線上の断面図である。

【００１４】この液晶表示装置は、石英基板１上に各絵
素に対応して透明電極膜（例えばＩＴＯ膜）による絵素
電極２が形成され、これら絵素電極２間の配線形成用ス
ペースにＴＦＴの活性層３である１層目の多結晶シリコ
ン層が形成され、この活性層３のドレイン領域Ｄに絵素
電極２がコンタクトホール４を介して接続されると共に
、上記活性層３のソース領域Ｓに信号線Ｌを構成するＡ
ｌ・Ｓｉ電極５がコンタクトホール６を介して接続され
ている。また、ＴＦＴのゲート電極７は、一方の２層目
の多結晶シリコン層にて形成され、選択線Ｗを構成する
。尚、図２において、８は層間絶縁膜、９はゲート絶縁
膜を示す。また、１０はＳｉＮ膜等からなるパッシベー
ション膜を示す。

【００１５】また、図１の領域■及び図２の右半分にお
いて、活性層３、ゲート絶縁膜９及び他方の２層目の多
結晶シリコン層で形成されたキャパシタ電極１１にて付
加容量が構成され、この場合、キャパシタ電極に接地電
位が印加されて、所謂液晶用の信号蓄積キャパシタ（第
１の付加容量）Ｃ１　を構成する。

【００１６】しかして、本例においては、キャパシタ電
極１１上に付加容量用の絶縁膜１２が形成され、更に該
絶縁膜１２上に絵素電極２と分離された透明電極膜によ
るキャパシタ電極１３が形成されて構成される。このと
き、キャパシタ電極１１、付加容量用絶縁膜１２及びキ
ャパシタ電極１３にて第２の付加容量Ｃ２　が構成され
る。そして、上記キャパシタ電極１３をコンタクトホー
ル１４を介して活性層３に接続することによって、第１
の付加容量Ｃ１　と第２の付加容量Ｃ２　とを並列に接
続させる（図１０の等価回路図参照）。従って、本例に
係る全体の付加容量は、上記第１の付加容量Ｃ１　より
も２倍以上増大化する。

【００１７】上述のように、本例によれば、活性層３と
キャパシタ電極１１による第１の付加容量Ｃ１　と、絵
素電極２の形成に供する透明電極膜（キャパシタ電極）
１３とキャパシタ電極１１による第２の付加容量Ｃ２　
を形成し、更に、第１及び第２の付加容量Ｃ１　及びＣ
２　を開口１４を介して並列に接続するようにしたので
、単位占有面積当りの付加容量（信号蓄積キャパシタと
して機能する）を増大化させることができる。現在、１
絵素用の容量は１２０ｆＦであり、占有面積で換算する
と、図３に示すように、２３０μｍ２　となる（ポイン
トＡ参照）。ところが、本例の場合、同等の容量を得る
のに、その半分以下の占有面積、即ち１１０μｍ２　で
済む（ポイントＢ参照）。

【００１８】従って、高解像度化に伴って、１絵素の占
有面積が縮小化されても、絵素電極２の縮小化を行う必
要がなくなり、液晶表示に関し、その高解像度及び感度
の向上を実現させることができる。このことは、付加容
量の低下及び開口率の低下を防止しつつ高解像度の例え
ば１０．７万絵素を達成できることにつながる。また、
付加容量が増大することから、液晶の画像保持能力が向
上し、高品質な液晶表示画像を得ることができる。

【００１９】次に、上記本例に係る液晶表示装置の製造
方法を図４〜図９に基いて説明する。尚、図１及び図２
と対応するものについては同符号を記す。

【００２０】まず、図４Ａに示すように、石英基板１上
に、厚み約８００Åの多結晶シリコン層２１を減圧ＣＶ
Ｄ法により形成する。その後、シリコン（Ｓｉ）を注入
エネルギ約３０ＫｅＶ，注入量約１×１０１５ｃｍ−２
及び注入エネルギ約５０ＫｅＶ，注入量約１×１０１５
ｃｍ−２にて上記多結晶シリコン層２１に打ち込んだ後
、温度約６２０℃にて固相成長させることによって、結
晶性の良好な１層目の多結晶シリコン層２１を得る。

【００２１】次に、図４Ｂに示すように、上記１層目の
多結晶シリコン層２１をパターニングして活性層３を形
成した後、熱酸化を施して、活性層３表面に厚み約８０
０Åの熱酸化膜、即ちゲート絶縁膜９を形成する。

【００２２】次に、図４Ｃに示すように、上記活性層３
中、キャパシタとなる部分と対応する箇所に開口を有す
るレジストマスク２２を形成した後、該レジストマスク
２２の開口を通じて活性層３内にＮ型の不純物、例えば
砒素（Ａｓ）を注入エネルギ約３０ｋｅＶ，注入量約５
×１０１４ｃｍ−２にてイオン注入する。

【００２３】次に、図５Ａに示すように、上記レジスト
マスク２２を剥離した後、全面に厚み約３５００Åの２
層目の多結晶シリコン層２３を減圧ＣＶＤ法にて形成す
る。その後、２層目の多結晶シリコン層上にＰＳＧ（リ
ン・シリケート・ガラス）２４を形成した後（二点鎖線
で示す）、ＰＳＧ２４からのリン（Ｐ）の拡散により、
下層の多結晶シリコン層２３を低抵抗化（導電化）させ
る。

【００２４】次に、図５Ｂに示すように、２層目の多結
晶シリコン層２３をＣＦ４　ガスとＯ２　ガスとの混合
ガス（混合比ＣＦ４　：Ｏ２　＝９５：５）によるプラ
ズマエッチング処理にてパターニングすることにより、
２層目の多結晶シリコン層２３によるゲート電極７（選
択線Ｗ）及びキャパシタ電極１１を形成する。

【００２５】次に、図５Ｃに示すように、上記ゲート電
極７をマスクとして活性層３内にＬＤＤ（ｌｉｇｈｔｌ
ｙ　　ｄｏｐｅｄ　　ｄｒａｉｎ）形成用の不純物、例
えば砒素（Ａｓ）を注入エネルギ約１６０ｋｅＶ，注入
量約１×１０１３ｃｍ−２にてイオン注入することによ
り、活性層３内にＬＤＤ領域２５を形成する。尚、上記
活性層３中、ゲート電極７下の領域はチャンネル領域Ｃ
を構成する。

【００２６】次に、図６Ａに示すように、ゲート電極７
を所定の厚みで被覆するレジストマスク２６を形成した
後、該レジストマスク２６をマスクとして活性層３内に
Ｎチャンネル形成用の不純物、例えば砒素（Ａｓ）を注
入エネルギ約１４０ｋｅＶ，注入量２×１０１５ｃｍ−
２にてイオン注入することにより、活性層３内にＮチャ
ンネルのドレイン領域Ｄ及びソース領域Ｓを形成する。

【００２７】次に、図６Ｂに示すように、Ｎチャンネル
に関する部分にレジストマスク２７を形成した後、図示
しないが、周辺回路のＮチャンネル以外の部分にＰチャ
ンネル形成用の不純物、例えばボロン（Ｂ）を注入エネ
ルギ約３０ｋｅＶ，注入量２×１０１５ｃｍ−２にてイ
オン注入することにより、上記Ｎチャンネル以外の部分
にＰチャンネルの不純物拡散領域を形成する。

【００２８】次に、図６Ｃに示すように、上記レジスト
マスク２７を剥離した後、ＰＳＧからなる層間絶縁膜８
を減圧ＣＶＤ法にて形成する。

【００２９】次に、図７Ａに示すように、上記層間絶縁
膜８のキャパシタ電極１１と対応する部分にコンタクト
ホール２８を形成する。

【００３０】次に、図７Ｂに示すように、熱酸化を施し
て、コンタクトホール２８から露出するキャパシタ電極
１１の表面に厚み約８００Åの熱酸化膜、即ち付加容量
用絶縁膜１２を形成する。

【００３１】次に、図７Ｃに示すように、活性層３のド
レイン領域Ｄ及びキャパシタの蓄積ノードとなる部分に
対し、夫々コンタクトホール４及び１４を形成する。こ
の場合、ＨＦ液とＮＨ４　Ｆ液の混合液によるウェット
エッチングにて形成する。

【００３２】次に、図８Ａに示すように、全面に厚み約
１４００Åの透明電極膜（ＩＴＯ膜）２９を温度約４０
０℃にて成膜する。

【００３３】次に、図８Ｂに示すように、上記透明電極
膜２９をＨＣｌガスとＨ２　Ｏ（水蒸気）とＨＮＯ３　
ガスとの混合ガス（混合比ＨＣｌ：Ｈ２　Ｏ：ＨＮＯ３
　＝３００：３００：５０）によるプラズマエッチング
処理にてパターンニングすることにより、透明電極膜２
９による絵素電極２及びキャパシタ電極１３を形成する
。このとき、絵素電極２は、コンタクトホール４を通じ
て活性層３のドレイン領域Ｄに接続され、キャパシタ電
極１３は、コンタクトホール１４を通じて活性層３の蓄
積ノードに接続される。

【００３４】次に、図８Ｃに示すように、活性層３のソ
ース領域Ｓに対し、コンタクトホール６を形成する。こ
の場合、ＨＦ液とＮＨ４　Ｆ液の混合液によるウェット
エッチングにて形成する。

【００３５】次に、図９Ａに示すように、全面に厚み約
６０００ÅのＡｌ・Ｓｉ膜３０をスパッタ法にて成膜す
る。

【００３６】次に、図９Ｂに示すように、上記Ａｌ・Ｓ
ｉ膜３０をＨ３　ＰＯ４　ガスとＨ２　Ｏ（水蒸気）と
の混合ガス（混合比Ｈ３　ＰＯ４　：Ｈ２　Ｏ＝２：１
０）によるプラズマエッチング処理にてパターンニング
することにより、Ａｌ・Ｓｉ膜３０によるＡｌ・Ｓｉ電
極５（信号線Ｌ）を形成する。このとき、Ａｌ・Ｓｉ電
極５は、コンタクトホール６を通じて活性層３のソース
領域Ｓに接続される。

【００３７】次に、図９Ｃに示すように、全面に厚み約
４０００Åのパッシベーション膜（ＳｉＮ膜）１０をプ
ラズマＣＶＤ法にて形成して本例に係る液晶表示装置を
得る。この後、パッシベーション膜１０のパターニング
及びパッドの形成工程が続くがここではその説明を省略
する。

【００３８】この製造方法によれば、１層目の多結晶シ
リコン層（活性層３）と２層目の多結晶シリコン層（キ
ャパシタ電極１１）による第１の付加容量Ｃ１　と、絵
素電極２の形成に供する透明電極膜（キャパシタ電極１
３）と２層目の多結晶シリコン層（キャパシタ電極１１
）による第２の付加容量Ｃ２を容易に形成することがで
きる。また、第２の付加容量Ｃ２　を形成する上で必要
な条件であるキャパシタ電極１１上の付加容量用絶縁膜
１２の薄膜化、即ち活性層３上のゲート絶縁膜９の厚み
と等価（７００〜８００Å）なものにすることを容易に
実現させることができる。

【００３９】上記実施例では、付加容量用絶縁膜１２を
形成する際、図１１（図２の右半分におけるＣ−Ｃ線上
の断面図）に示すように、層間絶縁膜８にコンタクトホ
ール２８を形成した後、熱酸化によりキャパシタ電極１
１の表面に上記付加容量用絶縁膜１２を形成するように
したが、その他、図１２に示すように、上記層間絶縁膜
８をエッチバック処理等で薄膜化した後、付加容量用絶
縁膜１２をＣＶＤ法等で形成するようにしてもよい。こ
の場合、コンタクトホール２８の段差を低くすることが
できるため、該段差部分でのリーク及び段切れ等を防止
することができる。

【００４０】また、その他図１３に示すように、キャパ
シタ電極１１上に付加容量用絶縁膜１２をＣＶＤ法等で
形成した後、全面に層間絶縁膜８を形成し、その後、キ
ャパシタ電極１１と対応する部分に該層間絶縁膜８を貫
通するコンタクトホール２８を形成した後に透明電極膜
によるキャパシタ電極１３を形成するようにしてもよい
。しかし、この場合、コンタクトホール２８の形成時、
下層の付加容量用絶縁膜１２もエッチング除去され、そ
の下層のキャパシタ電極１１及びゲート電極（この図１
３では図示せず）もエッチング除去される虞があるため
、できれば図１４の他の実施例に示すように、ゲート絶
縁膜９及び付加容量用絶縁膜１２にエッチング・ストッ
パとして働く例えばＳｉＮ膜３１を介在させることが好
ましい。

【００４１】次に、図１４で示す他の実施例に係る液晶
表示装置の製造方法を図１５〜図２０に基いて説明する
。尚、図４〜図９と対応するものについては同符号を記
す。また、この製造方法は、図４Ａ〜図４Ｃまで同じ工
程を踏むため、図４Ｃで示す工程の次の工程から順次説
明する。

【００４２】まず、図１５Ａに示すように、活性層３上
に形成された熱酸化膜３２上に、厚み約３００ÅのＳｉ
Ｎ膜３１を減圧ＣＶＤ法にて形成した後、熱酸化を施し
て該ＳｉＮ膜３１上に熱酸化膜（ＳｉＯ２　膜）３３を
形成する。この場合、上記熱酸化膜３２とＳｉＮ膜３１
と熱酸化膜３３とでゲート絶縁膜９が構成される。

【００４３】次に、図１５Ｂに示すように、全面に厚み
約３５００Åの２層目の多結晶シリコン層２３を減圧Ｃ
ＶＤ法にて形成する。その後、２層目の多結晶シリコン
層２３上にＰＳＧ２４を形成した後（二点鎖線で示す）
、ＰＳＧ２４からのリン（Ｐ）の拡散により、下層の多
結晶シリコン層２３を低抵抗化（導電化）させる。

【００４４】次に、図１５Ｃに示すように、２層目の多
結晶シリコン層２３をＣＦ４　ガスとＯ２　ガスとの混
合ガス（混合比ＣＦ４　：Ｏ２　＝９５：５）によるプ
ラズマエッチング処理にてパターニングすることにより
、２層目の多結晶シリコン層２３によるゲート電極７（
選択線Ｗ）及びキャパシタ電極１１を形成する。このと
き、下層の熱酸化膜３３及びＳｉＮ膜３１が上層の多結
晶シリコン層２３と同様にパターニングされるが、この
場合、上層のゲート電極７及びキャパシタ電極１１より
も幾分幅広にパターニングされる。

【００４５】その後、ゲート電極７をマスクとして活性
層３内にＬＤＤ形成用の不純物、例えば砒素（Ａｓ）を
注入エネルギ約１６０ｋｅＶ，注入量約１×１０１３ｃ
ｍ−２にてイオン注入することにより、活性層３内にＬ
ＤＤ領域２５を形成する。尚、上記活性層３中、ゲート
電極７下の領域はチャンネル領域Ｃを構成する。

【００４６】次に、図１６Ａに示すように、熱酸化を施
して、ゲート電極７及びキャパシタ電極１１の各表面に
厚み約５００Åの熱酸化膜３４を形成する。

【００４７】次に、図１６Ｂに示すように、全面に厚み
約３００ÅのＳｉＮ膜３１を減圧ＣＶＤ法にて形成した
後、熱酸化を施して、ＳｉＮ膜３１上に熱酸化膜３５を
形成する。

【００４８】次に、図１６Ｃに示すように、上記ＳｉＮ
膜３１をＣＦ４　ガスのプラズマエッチング処理にてパ
ターニングすることにより、各熱酸化膜３４上にＳｉＮ
膜３１及び熱酸化膜３５を残す。

【００４９】次に、図１７Ａに示すように、ゲート電極
７上を被覆するようにレジストマスク３６を形成した後
、該レジストマスク３６を介して活性層３内にＮチャン
ネル形成用の不純物、例えば砒素（Ａｓ）を注入エネル
ギ約１４０ｋｅＶ，注入量２×１０１５ｃｍ−２にてイ
オン注入することにより、活性層３内にＮチャンネルの
ドレイン領域Ｄ及びソース領域Ｓを形成する。

【００５０】次に、図１７Ｂに示すように、Ｎチャンネ
ルに関する部分にレジストマスク３７を形成した後、図
示しないが、周辺回路のＮチャンネル以外の部分にＰチ
ャンネル形成用の不純物、例えばボロン（Ｂ）を注入エ
ネルギ約３０ｋｅＶ，注入量２×１０１５ｃｍ−２にて
イオン注入することにより、上記Ｎチャンネル以外の部
分にＰチャンネルの不純物拡散領域を形成する。

【００５１】次に、図１７Ｃに示すように、上記レジス
トマスク３７を剥離した後、ＰＳＧからなる層間絶縁膜
８を減圧ＣＶＤ法にて形成する。

【００５２】次に、図１８Ａに示すように、上記層間絶
縁膜８のキャパシタ電極１１と対応する部分並びに活性
層３のドレイン領域Ｄ及びキャパシタの蓄積ノードとな
る部分に対し、夫々コンタクトホール２８，４及び１４
を形成する。この場合、ＨＦ液とＮＨ４　Ｆ液の混合液
によるウェットエッチングにて形成する。このとき、コ
ンタクトホール２８におけるＳｉＮ膜３１上の熱酸化膜
３５もエッチング除去される。しかし、ＳｉＮ膜３１を
図１５Ａの工程にてその表面を酸化するようにしている
ため、ＳｉＮ膜３１が緻密化し、また、表面が酸素（Ｏ
２　）でターミネイトすることからＳｉＮ膜３１の膜質
が向上する。そして、このＳｉＮ膜及びその下層の熱酸
化膜３４にて付加容量用絶縁膜１２が構成される。

【００５３】次に、図１８Ｂに示すように、全面に厚み
約１４００Åの透明電極膜（ＩＴＯ膜）２９を温度約４
００℃にて成膜する。

【００５４】次に、図１８Ｃに示すように、上記透明電
極膜２９をＨＣｌガスとＨ２　Ｏ（水蒸気）とＨＮＯ３
　ガスとの混合ガス（混合比ＨＣｌ：Ｈ２　Ｏ：ＨＮＯ
３　＝３００：３００：５０）によるプラズマエッチン
グ処理にてパターンニングすることにより、透明電極膜
２９による絵素電極２及びキャパシタ電極１３を形成す
る。このとき、絵素電極２は、コンタクトホール４を通
じて活性層３のドレイン領域Ｄに接続され、キャパシタ
電極１３は、コンタクトホール１４を通じて活性層３の
蓄積ノードに接続される。

【００５５】次に、図１９Ａに示すように、活性層３の
ソース領域Ｓに対し、コンタクトホール６を形成する。 この場合、ＨＦ液とＮＨ４　Ｆ液の混合液によるウェッ
トエッチングにて形成する。

【００５６】次に、図１９Ｂに示すように、全面に厚み
約６０００ÅのＡｌ・Ｓｉ膜３０をスパッタ法にて成膜
する。

【００５７】次に、図１９Ｃに示すように、上記Ａｌ・
Ｓｉ膜３０をＨ３　ＰＯ４　ガスとＨ２　Ｏ（水蒸気）
との混合ガス（混合比Ｈ３　ＰＯ４　：Ｈ２　Ｏ＝２：
１０）によるプラズマエッチング処理にてパターニング
することにより、Ａｌ・Ｓｉ膜３０によるＡｌ・Ｓｉ電
極５（信号線Ｌ）を形成する。このとき、Ａｌ・Ｓｉ電
極５は、コンタクトホール６を通じて活性層３のソース
領域Ｓに接続される。

【００５８】次に、図２０に示すように、全面に厚み約
４０００Åのパッシベーション膜（ＳｉＮ膜）１０をプ
ラズマＣＶＤ法にて形成して本例に係る液晶表示装置を
得る。この後、パッシベーション膜１０のパターニング
及びパッドの形成工程が続くがここではその説明を省略
する。

【００５９】この製造方法によれば、上記第１実施例に
係る製造方法と同様に、１層目の多結晶シリコン層（活
性層３）と２層目の多結晶シリコン層（キャパシタ電極
１１）による第１の付加容量Ｃ１　と、絵素電極２の形
成に供する透明電極膜（キャパシタ電極１３）と２層目
の多結晶シリコン層（キャパシタ電極１１）による第２
の付加容量Ｃ２　を容易に形成することができる。特に
、この場合、ゲート絶縁膜９及び付加容量用絶縁膜１２
に高誘電率を有するＳｉＮ膜３１を介在させるようにし
ているため、付加容量の容量値が向上し、付加容量の占
有面積を縮小化しても所望の容量値を得ることができる
。このことは、開口率の低下を招くことなく液晶表示装
置を高解像度化できることにつながる。また、ゲート絶
縁膜９及び付加容量用絶縁膜１２を厚くしても所望の容
量値が得られるため、耐圧の向上を図ることができる。

【００６０】

【発明の効果】本発明に係る液晶表示装置によれば、付
加容量の増大化を図ることができ、液晶表示の高解像度
化及び感度の向上を実現させることができる。

【図面の簡単な説明】

【図１】本実施例に係る液晶表示装置の要部（絵素）を
示す平面図。

【図２】本実施例に係る液晶表示装置の要部（絵素）を
示す断面図。左半分は図１におけるＡ−Ａ線上の断面図
。右半分は図１におけるＢ−Ｂ線上の断面図。

【図３】本実施例の付加容量占有面積の軽減を示す特性
図。

【図４】本実施例に係る液晶表示装置の製法を示す工程
図（その１）。

【図５】本実施例に係る液晶表示装置の製法を示す工程
図（その２）。

【図６】本実施例に係る液晶表示装置の製法を示す工程
図（その３）。

【図７】本実施例に係る液晶表示装置の製法を示す工程
図（その４）。

【図８】本実施例に係る液晶表示装置の製法を示す工程
図（その５）。

【図９】本実施例に係る液晶表示装置の製法を示す工程
図（その６）。

【図１０】本実施例の絵素の構成を示す等価回路図。

【図１１】図２におけるＣ−Ｃ線上の断面図。

【図１２】本実施例の第１の変形例を示す断面図。

【図１３】本実施例の第２の変形例を示す断面図。

【図１４】他の実施例に係る液晶表示装置を示す断面図
。

【図１５】他の実施例に係る液晶表示装置の製法を示す
工程図（その１）。

【図１６】他の実施例に係る液晶表示装置の製法を示す
工程図（その２）。

【図１７】他の実施例に係る液晶表示装置の製法を示す
工程図（その３）。

【図１８】他の実施例に係る液晶表示装置の製法を示す
工程図（その４）。

【図１９】他の実施例に係る液晶表示装置の製法を示す
工程図（その５）。

【図２０】他の実施例に係る液晶表示装置の製法を示す
工程図（その６）。

【図２１】従来例に係る液晶表示装置の要部（絵素）を
示す平面図。

【図２２】従来例に係る液晶表示装置の要部（絵素）を
示す断面図。左半分は図２１におけるＡ−Ａ線上の断面
図。右半分は図２１におけるＢ−Ｂ線上の断面図。

【符号の説明】

１　　石英基板 ２　　絵素電極 ３　　活性層（１層目の多結晶シリコン層）４，６，１
４　　コンタクトホール ５　　Ａｌ・Ｓｉ電極（信号線Ｌ） ７　　ゲート電極（２層目の多結晶シリコン層）８　　
層間絶縁膜 ９　　ゲート絶縁膜 １０　　パッシベーション膜 １１　　キャパシタ電極（２層目の多結晶シリコン層）
１２　　付加容量用絶縁膜 １３　　キャパシタ電極（透明電極膜）Ｃ１　　　第１
の付加容量 Ｃ２　　　第２の付加容量

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　各絵素毎に分離された絵素電極と、各
   絵素電極間に配線領域を有する液晶表示装置において、
   上記配線領域上に、１層目の半導体層と２層目の配線層
   による第１の付加容量と、上記絵素電極の形成に供する
   透明電極膜と上記２層目の配線層による第２の付加容量
   とを有し、上記第１及び第２の付加容量が並列に接続さ
   れていることを特徴とする液晶表示装置。