JPH0433573A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH0433573A JPH0433573A JP2137471A JP13747190A JPH0433573A JP H0433573 A JPH0433573 A JP H0433573A JP 2137471 A JP2137471 A JP 2137471A JP 13747190 A JP13747190 A JP 13747190A JP H0433573 A JPH0433573 A JP H0433573A
- Authority
- JP
- Japan
- Prior art keywords
- current
- pulse width
- unit
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、複数台の単位インバータを並列に接続し電
流バランス制御を施して運転するインバータ装置に関す
るものである。
流バランス制御を施して運転するインバータ装置に関す
るものである。
第４ 図は例、ｔば安用電１ＮＯ１２１９８７、Ｐ１０
５〜１１２「システム用高性能インバータドライブシリ
ーズの機種拡充」に示された従来の電流バランス制御の
１相分の構成を示す具体的な回路図であり、図において
１５０，２５０はベースドライブ回路、３００． ３０
１． ３０５． ３０６は減算器、３０２，３０７は電
流コントローラ、３０３．３０８はコンパレータ、３０
４はキャリア波（変調波）を発生ずる三角波発生器、３
１０は外部から入力される電流基準指令である。 また第５図は、２台の単位インバータを並列接続した従
来の電圧型インバータの構成図であり、図において１は
直流の電圧源、１０は第１の単位インバータでトランジ
スタ１０１〜１０６とダイオード１０７〜１１２からな
っている。また２０は、第２の単位インバータでトラン
ジスタ２０１〜２０６とダイオード２０７〜２１２から
なっている。１２１〜１２３及び２２１〜２２３は夫々
単位インバータの出力側に設けた変流器（ＣＴ）、１３
１〜１３３は相間リアクトルである。 次に動作について説明する。まず、第１及び第２の単位
インバータ１０及び２０は夫々共通の電圧源１に接続さ
れている。その単位インバータの出力は相間リアクトル
１３１〜１３３を介して並列に接続されている。第１の
単位インバータ１０と第２の単位インバータ２０の出力
電流のバランスを取るために電流検出用の変流器１２１
〜１２３及び２２１〜２２３が設けられている。 この１相分について電流バランス制御の詳細を第４図を
参照して説明する。まず、外部から入力した電流基準指
令３１０と単位インバータの出力側から変流器１２１で
検出した出力電流との差を減算器３００で取り、その偏
差を電流コントローラ３０２に入力する。電流コントロ
ーラ３０２ば単位インバータ１０，２０の出力電流が電
流基準指令３１０に追従するように出力を変化させる。 この電流コントローラ３０２の出力と三角波発生器３０
４との出力の偏差を減算器３０１を介してて後段のコン
パレータ３０３に入力することによりベースドライブ回
路１５０へのＰＷＭ指令を得る。ベースドライブ回路１
５０ば前記コンパレータ３０３から出力されるＰＷＭ指
令に従ってトランジスタ１０１及び１０２を駆動する。 第２の単位インバータ２０についても第１の単位インバ
ータ１０と同様の制御を行う。このように制御すること
で第１の単位インバータ１０と第２の単位インバータ２
０の出力電流は電流基準指令３１０に追従し、結果とし
て２台の単位インバータの出力電流はバランスが取られ
る。
５〜１１２「システム用高性能インバータドライブシリ
ーズの機種拡充」に示された従来の電流バランス制御の
１相分の構成を示す具体的な回路図であり、図において
１５０，２５０はベースドライブ回路、３００． ３０
１． ３０５． ３０６は減算器、３０２，３０７は電
流コントローラ、３０３．３０８はコンパレータ、３０
４はキャリア波（変調波）を発生ずる三角波発生器、３
１０は外部から入力される電流基準指令である。 また第５図は、２台の単位インバータを並列接続した従
来の電圧型インバータの構成図であり、図において１は
直流の電圧源、１０は第１の単位インバータでトランジ
スタ１０１〜１０６とダイオード１０７〜１１２からな
っている。また２０は、第２の単位インバータでトラン
ジスタ２０１〜２０６とダイオード２０７〜２１２から
なっている。１２１〜１２３及び２２１〜２２３は夫々
単位インバータの出力側に設けた変流器（ＣＴ）、１３
１〜１３３は相間リアクトルである。 次に動作について説明する。まず、第１及び第２の単位
インバータ１０及び２０は夫々共通の電圧源１に接続さ
れている。その単位インバータの出力は相間リアクトル
１３１〜１３３を介して並列に接続されている。第１の
単位インバータ１０と第２の単位インバータ２０の出力
電流のバランスを取るために電流検出用の変流器１２１
〜１２３及び２２１〜２２３が設けられている。 この１相分について電流バランス制御の詳細を第４図を
参照して説明する。まず、外部から入力した電流基準指
令３１０と単位インバータの出力側から変流器１２１で
検出した出力電流との差を減算器３００で取り、その偏
差を電流コントローラ３０２に入力する。電流コントロ
ーラ３０２ば単位インバータ１０，２０の出力電流が電
流基準指令３１０に追従するように出力を変化させる。 この電流コントローラ３０２の出力と三角波発生器３０
４との出力の偏差を減算器３０１を介してて後段のコン
パレータ３０３に入力することによりベースドライブ回
路１５０へのＰＷＭ指令を得る。ベースドライブ回路１
５０ば前記コンパレータ３０３から出力されるＰＷＭ指
令に従ってトランジスタ１０１及び１０２を駆動する。 第２の単位インバータ２０についても第１の単位インバ
ータ１０と同様の制御を行う。このように制御すること
で第１の単位インバータ１０と第２の単位インバータ２
０の出力電流は電流基準指令３１０に追従し、結果とし
て２台の単位インバータの出力電流はバランスが取られ
る。
従来のインバータ装置は以上のように構成されているの
で、各単位インバータ毎に夫々電流コントローラを設け
る必要があるため部品点数が多くなって回路構成が複雑
化し、また比較的容量の大きなインダクタンスが出力側
に必要なために相間リアクトル方式としなければならず
並列接続する単位インバータの数が偶数個でなければな
らないと言う制約があるなどの課題があった。 この発明は上記のような課題を解消するために為された
もので、簡単な回路構成で部品点数も少く電流バランス
制御ができると共に、任意の台数の単位インバータを並
列に接続できるインバータ装置を得ることを目的とする
。
で、各単位インバータ毎に夫々電流コントローラを設け
る必要があるため部品点数が多くなって回路構成が複雑
化し、また比較的容量の大きなインダクタンスが出力側
に必要なために相間リアクトル方式としなければならず
並列接続する単位インバータの数が偶数個でなければな
らないと言う制約があるなどの課題があった。 この発明は上記のような課題を解消するために為された
もので、簡単な回路構成で部品点数も少く電流バランス
制御ができると共に、任意の台数の単位インバータを並
列に接続できるインバータ装置を得ることを目的とする
。
この発明に係るインバータ装置は、各単位インバータの
一方のトランジスタにＰＷＭ制御信号を与えるＰＷＭ信
号発生回路と、前記各単位インバータの他方のトランジ
スタに単位インバータの出力電流をバランスさせるＰＷ
Ｍ制御信号を入力する電流バランス制御回路と、前記各
単位インバーづ− 夕の出力電流を検出する夫々の変流器の検出した各電流
値を加算する加算器と、その加算結果の平均値を出力す
る割算器と、前記平均値と各変流器の出力とを各単位イ
ンバータ毎に減算する減算器と、その減算器の出力が平
均値より大であれば正側トランジスタに印加するＰＷＭ
パルス幅を負側のトランジスタに印加されるパルス幅よ
り短くし、平均値より短かければ正側のトランジスタに
印加されるＰＷＭパルス幅を負側のトランジスタに印加
されるパルス幅より長くするパルス幅制御器とを備えて
構成したものである。
一方のトランジスタにＰＷＭ制御信号を与えるＰＷＭ信
号発生回路と、前記各単位インバータの他方のトランジ
スタに単位インバータの出力電流をバランスさせるＰＷ
Ｍ制御信号を入力する電流バランス制御回路と、前記各
単位インバーづ− 夕の出力電流を検出する夫々の変流器の検出した各電流
値を加算する加算器と、その加算結果の平均値を出力す
る割算器と、前記平均値と各変流器の出力とを各単位イ
ンバータ毎に減算する減算器と、その減算器の出力が平
均値より大であれば正側トランジスタに印加するＰＷＭ
パルス幅を負側のトランジスタに印加されるパルス幅よ
り短くし、平均値より短かければ正側のトランジスタに
印加されるＰＷＭパルス幅を負側のトランジスタに印加
されるパルス幅より長くするパルス幅制御器とを備えて
構成したものである。
【作用】
この発明におけるインバータ装置は、複数台の単位イン
バータに対して１台のＰＷＭ信号発生回路を備え、その
ＰＷＭ信号発生回路の出力信号をパルス幅制御器に入力
すると共に、各単位インバータの出力電流を変流器で検
出し、各単位インバータの出力電流が平均値より大きけ
ればＰＷＭパルス幅を所定の時間だけ短くするように制
御し、また平均値より小さければＰＷＭパルス幅を所定
６一 の時間長くするように電流バランス制御回路のパルス幅
制御器で電流バランス制御を行うので、簡単な回路で電
流バランスができ、かつ任意台数の単位インバータを並
列に接続できるようになる。
バータに対して１台のＰＷＭ信号発生回路を備え、その
ＰＷＭ信号発生回路の出力信号をパルス幅制御器に入力
すると共に、各単位インバータの出力電流を変流器で検
出し、各単位インバータの出力電流が平均値より大きけ
ればＰＷＭパルス幅を所定の時間だけ短くするように制
御し、また平均値より小さければＰＷＭパルス幅を所定
６一 の時間長くするように電流バランス制御回路のパルス幅
制御器で電流バランス制御を行うので、簡単な回路で電
流バランスができ、かつ任意台数の単位インバータを並
列に接続できるようになる。
以下、この発明の一実施例を図について説明する。第１
図は２台の単位インバータを並列接続する場合の一相分
について示したもので、図において、２は第１の単位イ
ンバータ、３は第２の単位インバータ、２１，２２，３
１．３２はベースドライブ回路、２３，２４，３３．３
４はｌ・ランジスタ、４，５は変流器、６．７は出力側
に設けたりアクドル、９はＰＷＭ電圧波形を出力するＰ
ＷＭ信号発生回路、８ばこの発明にかかる電流バランス
制御回路である。 第２図はその電流バランス制御回路８の詳細図である。 図において８１は加算器、８２は割算器、８３〜８５は
減算器、８６〜８８はパルス幅制御器である。 第３図はパルス幅制御器８６〜８８の動作波形図である
。 次に動作について説明する。まずＰＷＭ信号発生回路９
の出力は信号線１８１を経て電流バランス制御回路８に
人力される。また信号線１８２及び１８３は、変流器４
及び５によって検出した単位インバータの出力電流を電
流バランス制御回路８に入力する。電流バランス制御回
路８はその出力電流を加算器８１に入力し加算した信号
を割算器８２によりＮ分の１に除算して出力電流の平均
値を得る。ここでＮは並列接続する単位インバータの台
数である。 次に、前記平均値信号と各単位インバータの出力電流と
を減算器８３．８４に入力し、減算結果の出力が正であ
れば単位インバータの出力電流が平均値よりは小さいの
で、第３図（ａ）の幅広パルスＷＰの如くパルス幅を広
げる。また、減算器の出力が負の場合には平均値よりは
出力電流が大きいので、第３図（ａ）の幅狭小パルスＮ
Ｐのようにパルス幅を狭くする。このパルス幅制御をパ
ルス幅制御器８６．８７で行い、その出力信号１８５及
び１８６を第１及び第２の単位インバータ２，３のベー
スドライブ回路２１．３１に入力しプラス側のトランジ
スタ２３，３３をＰＷＭ制御する。すなわち、プラス側
のトランジスタ２３．３３の出力パルス幅を広くすれば
、当然インバータから流出する電流は増加し、出力パル
ス幅を狭くすれば流出電流は減少するため電流のバラン
ス制御が可能となる。もし、出力電流がアンバランスに
なると環流が生じ損失が大となる。一般に、インバータ
出力電流のアンバランスの原因になるパルス幅の不均衡
は、１〜２μｓｅｃ程度である。従ってパルス幅を長短
制御する時間も数μｓｅｃで充分である。これに対し相
間短絡防止のための余裕時間は３０〜５０μ３ｅｃ取っ
ているので、上記のパルス幅制御を行っても全体的には
何ら影響を与えない。 また、この発明の場合には、パルス幅制御器８６゜８７
でパルス幅を僅かに制御させるだけでよいので、電流バ
ランス用リアクトル６．７はインダクタンスの小さい、
小形のもので良く、各単位インバータに夫々個別に設け
るようにしても電圧降下は無視できる程度である。 また、第３図は上述したパルス幅制御器８６゜８７の動
作例を示した波形図である。（ａ）は基準パルスＳＰに
対して前縁と後縁にパルス幅制御を施している。（ｂ）
は前縁にのみパルス幅制御を施し、（Ｃ）は後縁にのみ
パルス幅の長短制御を施している。 通常の手段では（ａ）が最も優れた特性を示すが場合に
よっては、（ｂ）、 （Ｃ）も効果がある。尚、第２図
の波線は単位インバータを３台（奇数）並列接続した場
合の電流バランス制御回路８の構成を示したもので、図
示のように単に減算器８５とパルス幅制御器８８を追加
するのみで単位インバータの並列回路数を増やすことが
できる。 向上記実施例では１〜ランジスタインバータについて説
明したが自動式のインバータであってもよく使用素子や
回路構成に限定されるものではない。 さらに、上記実施例ではＰ側アームのみ制御するように
したが、Ｎ側アームのみ、またはＰ側とＮ側の両方を制
御するように構成してもよく、上記実施例と同様の効果
を奏する。 また、バランス用のりアクＩ・ルは各単位インバータそ
れぞれに設けたが、単位インバータの並列数が偶数個な
ら相聞リアクトルで構成することももちろん可能である
。
図は２台の単位インバータを並列接続する場合の一相分
について示したもので、図において、２は第１の単位イ
ンバータ、３は第２の単位インバータ、２１，２２，３
１．３２はベースドライブ回路、２３，２４，３３．３
４はｌ・ランジスタ、４，５は変流器、６．７は出力側
に設けたりアクドル、９はＰＷＭ電圧波形を出力するＰ
ＷＭ信号発生回路、８ばこの発明にかかる電流バランス
制御回路である。 第２図はその電流バランス制御回路８の詳細図である。 図において８１は加算器、８２は割算器、８３〜８５は
減算器、８６〜８８はパルス幅制御器である。 第３図はパルス幅制御器８６〜８８の動作波形図である
。 次に動作について説明する。まずＰＷＭ信号発生回路９
の出力は信号線１８１を経て電流バランス制御回路８に
人力される。また信号線１８２及び１８３は、変流器４
及び５によって検出した単位インバータの出力電流を電
流バランス制御回路８に入力する。電流バランス制御回
路８はその出力電流を加算器８１に入力し加算した信号
を割算器８２によりＮ分の１に除算して出力電流の平均
値を得る。ここでＮは並列接続する単位インバータの台
数である。 次に、前記平均値信号と各単位インバータの出力電流と
を減算器８３．８４に入力し、減算結果の出力が正であ
れば単位インバータの出力電流が平均値よりは小さいの
で、第３図（ａ）の幅広パルスＷＰの如くパルス幅を広
げる。また、減算器の出力が負の場合には平均値よりは
出力電流が大きいので、第３図（ａ）の幅狭小パルスＮ
Ｐのようにパルス幅を狭くする。このパルス幅制御をパ
ルス幅制御器８６．８７で行い、その出力信号１８５及
び１８６を第１及び第２の単位インバータ２，３のベー
スドライブ回路２１．３１に入力しプラス側のトランジ
スタ２３，３３をＰＷＭ制御する。すなわち、プラス側
のトランジスタ２３．３３の出力パルス幅を広くすれば
、当然インバータから流出する電流は増加し、出力パル
ス幅を狭くすれば流出電流は減少するため電流のバラン
ス制御が可能となる。もし、出力電流がアンバランスに
なると環流が生じ損失が大となる。一般に、インバータ
出力電流のアンバランスの原因になるパルス幅の不均衡
は、１〜２μｓｅｃ程度である。従ってパルス幅を長短
制御する時間も数μｓｅｃで充分である。これに対し相
間短絡防止のための余裕時間は３０〜５０μ３ｅｃ取っ
ているので、上記のパルス幅制御を行っても全体的には
何ら影響を与えない。 また、この発明の場合には、パルス幅制御器８６゜８７
でパルス幅を僅かに制御させるだけでよいので、電流バ
ランス用リアクトル６．７はインダクタンスの小さい、
小形のもので良く、各単位インバータに夫々個別に設け
るようにしても電圧降下は無視できる程度である。 また、第３図は上述したパルス幅制御器８６゜８７の動
作例を示した波形図である。（ａ）は基準パルスＳＰに
対して前縁と後縁にパルス幅制御を施している。（ｂ）
は前縁にのみパルス幅制御を施し、（Ｃ）は後縁にのみ
パルス幅の長短制御を施している。 通常の手段では（ａ）が最も優れた特性を示すが場合に
よっては、（ｂ）、 （Ｃ）も効果がある。尚、第２図
の波線は単位インバータを３台（奇数）並列接続した場
合の電流バランス制御回路８の構成を示したもので、図
示のように単に減算器８５とパルス幅制御器８８を追加
するのみで単位インバータの並列回路数を増やすことが
できる。 向上記実施例では１〜ランジスタインバータについて説
明したが自動式のインバータであってもよく使用素子や
回路構成に限定されるものではない。 さらに、上記実施例ではＰ側アームのみ制御するように
したが、Ｎ側アームのみ、またはＰ側とＮ側の両方を制
御するように構成してもよく、上記実施例と同様の効果
を奏する。 また、バランス用のりアクＩ・ルは各単位インバータそ
れぞれに設けたが、単位インバータの並列数が偶数個な
ら相聞リアクトルで構成することももちろん可能である
。
以上のようにこの発明によれば、ＰＷＭ信号発生回路と
電流バランス制御回路とを設け、また各単位インバータ
の出力には変流器とりアクドルとを設け、各単位インバ
ータの出力電流の平均値をとると共に、これらの平均値
と該出力電流値とを比較し、その結果、平均値より大き
ければ正側のトランジスタに印加されるＰＷＭパルス幅
を負側のトランジスタに印加されるパルス幅に対して短
くし、平均値より小さければ正側のトランジスタに印加
されるＰＷＭパルス幅を負側のトランジスタに印加され
るパルス幅に対して長くするようにパルス幅制御器で制
御するので、制御回路が大幅に簡単になり、また各イン
バータに個別にバランス用のりアクドルを設けたので、
任意の台数の単位インバータを並列接続できて装置が小
形、安価になる等の効果がある。
電流バランス制御回路とを設け、また各単位インバータ
の出力には変流器とりアクドルとを設け、各単位インバ
ータの出力電流の平均値をとると共に、これらの平均値
と該出力電流値とを比較し、その結果、平均値より大き
ければ正側のトランジスタに印加されるＰＷＭパルス幅
を負側のトランジスタに印加されるパルス幅に対して短
くし、平均値より小さければ正側のトランジスタに印加
されるＰＷＭパルス幅を負側のトランジスタに印加され
るパルス幅に対して長くするようにパルス幅制御器で制
御するので、制御回路が大幅に簡単になり、また各イン
バータに個別にバランス用のりアクドルを設けたので、
任意の台数の単位インバータを並列接続できて装置が小
形、安価になる等の効果がある。
第１図はこの発明の一実施例によるインバータ装置の電
流バランス制御の説明図、第２図は第１図の電流バラン
ス制御回路の構成図、第３図は第２図のパルス幅制御器
の動作波形図、第４図は従来の電流バランス制御回路の
構成図、第５図は２台の単位インバータが並列に接続さ
れた場合の従来の構成図である。 図において、■は電圧源、２．３は単位インバータ、４
．５は変流器、６，７はリアクトル、８は電流バランス
制御回路、９はＰＷＭ信号発生回路、８１は加算器、８
２は割算器、８３．８４は減算器、８６．８７はパルス
幅制御器である。 なお、図中、同一符号は同一、又は相当部分を示す。
流バランス制御の説明図、第２図は第１図の電流バラン
ス制御回路の構成図、第３図は第２図のパルス幅制御器
の動作波形図、第４図は従来の電流バランス制御回路の
構成図、第５図は２台の単位インバータが並列に接続さ
れた場合の従来の構成図である。 図において、■は電圧源、２．３は単位インバータ、４
．５は変流器、６，７はリアクトル、８は電流バランス
制御回路、９はＰＷＭ信号発生回路、８１は加算器、８
２は割算器、８３．８４は減算器、８６．８７はパルス
幅制御器である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 複数の単位インバータを電圧源に並列に接続し、該単位
インバータの出力をリアクトルを介して並列に接続して
運転するインバータ装置において、前記各単位インバー
タの一方のトランジスタにＰＷＭ制御信号を与えるＰＷ
Ｍ信号発生回路と、前記各単位インバータの他方のトラ
ンジスタに単位インバータの出力電流をバランスさせる
ＰＷＭ制御信号を与える電流バランス制御回路とを備え
、前記電流バランス制御回路は、前記各単位インバータ
の出力電流を検出する変流器の各電流値を加算する加算
器と、前記加算結果の平均値を出力する割算器と、前記
平均値と各変流器の出力とを各単位インバータ毎に減算
する減算器と、前記減算器の出力が平均値より大であれ
ば正側トランジスタに印加するＰＷＭパルス幅を負側の
トランジスタに印加されるパルス幅より短くし、平均値
より短かければ正側のトランジスタに印加されるＰＷＭ
パルス幅を負側のトランジスタに印加されるパルス幅よ
り長くするパルス幅制御器とを具備したことを特徴とす
るインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137471A JPH0433573A (ja) | 1990-05-28 | 1990-05-28 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137471A JPH0433573A (ja) | 1990-05-28 | 1990-05-28 | インバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433573A true JPH0433573A (ja) | 1992-02-04 |
Family
ID=15199385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2137471A Pending JPH0433573A (ja) | 1990-05-28 | 1990-05-28 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433573A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177978A (ja) * | 2008-01-25 | 2009-08-06 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| JP2013240252A (ja) * | 2012-05-17 | 2013-11-28 | Fuji Electric Co Ltd | ３レベルユニットインバータ |
| GB2504361A (en) * | 2012-07-27 | 2014-01-29 | Control Tech Ltd | Controlling parallel inverter switching modules |
| JP2018153087A (ja) * | 2017-03-10 | 2018-09-27 | 株式会社東芝 | 電流バランス調整回路および電力変換システム |
| WO2020070421A1 (fr) * | 2018-10-04 | 2020-04-09 | Safran Electrical & Power | Procédé de commande d'un ensemble d'onduleurs dans un système de génération électrique a onduleurs parallelises |
| WO2023249057A1 (ja) * | 2022-06-24 | 2023-12-28 | パナソニックＩｐマネジメント株式会社 | 溶接用電源装置及びその制御方法 |
-
1990
- 1990-05-28 JP JP2137471A patent/JPH0433573A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177978A (ja) * | 2008-01-25 | 2009-08-06 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| JP2013240252A (ja) * | 2012-05-17 | 2013-11-28 | Fuji Electric Co Ltd | ３レベルユニットインバータ |
| GB2504361A (en) * | 2012-07-27 | 2014-01-29 | Control Tech Ltd | Controlling parallel inverter switching modules |
| US9893668B2 (en) | 2012-07-27 | 2018-02-13 | Nidec Control Techniques Limited | Control system and method |
| GB2504361B (en) * | 2012-07-27 | 2020-04-01 | Nidec Control Techniques Ltd | Control system and method |
| JP2018153087A (ja) * | 2017-03-10 | 2018-09-27 | 株式会社東芝 | 電流バランス調整回路および電力変換システム |
| WO2020070421A1 (fr) * | 2018-10-04 | 2020-04-09 | Safran Electrical & Power | Procédé de commande d'un ensemble d'onduleurs dans un système de génération électrique a onduleurs parallelises |
| FR3087060A1 (fr) * | 2018-10-04 | 2020-04-10 | Safran Electrical & Power | Procede de commande d'un ensemble d'onduleurs dans un systeme de generation electrique a onduleurs parallelises |
| US11451162B2 (en) | 2018-10-04 | 2022-09-20 | Safran Electrical & Power | Method for controlling an assembly of inverters in an electricity generation system with parallel inverters |
| WO2023249057A1 (ja) * | 2022-06-24 | 2023-12-28 | パナソニックＩｐマネジメント株式会社 | 溶接用電源装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342662B2 (ja) | パルス幅変調（ｐｗｍ）システム | |
| US4947310A (en) | Parallel operating system for alternate current output converters | |
| CN107093960A (zh) | 用于控制电动机的控制设备的方法和系统 | |
| JP2846203B2 (ja) | 並列多重インバータ装置 | |
| JPH0433573A (ja) | インバータ装置 | |
| CA1311550C (en) | Control apparatus for a power converter | |
| JPH03154911A (ja) | 並列運転電源制御方式 | |
| WO2023123947A1 (zh) | 零序电流抑制方法及装置、变流器和风力发电机组 | |
| JPH0433574A (ja) | インバータ装置 | |
| JP2008048550A (ja) | マトリクスコンバータ | |
| JP2504518B2 (ja) | Ｐｗｍインバ―タの制御装置 | |
| JP2021058045A (ja) | 電力変換装置および電力変換装置の制御方法 | |
| JPH02164201A (ja) | 電力変換装置 | |
| JP2001061283A (ja) | ３相中性点クランプ式ｐｗｍインバータ装置 | |
| JP3252603B2 (ja) | インバータの電流制限時損失増加防止方法 | |
| JP3676629B2 (ja) | モータ制御装置 | |
| JP2778388B2 (ja) | 並列接続インバータにおける電流バランス制御方法およびその方法を使用したインバータ装置 | |
| JPS6277895A (ja) | パルス幅変調形インバ−タ装置 | |
| JP7328352B2 (ja) | Ｐｗｍインバータ制御装置および制御方法 | |
| JP3085743B2 (ja) | サイリスタブリッジのバイパスペア制御方法 | |
| JPH03117369A (ja) | インバータの電圧制御装置 | |
| JPS62181676A (ja) | インバ−タ装置 | |
| JPH04193094A (ja) | ブラシレスモータの位置検出回路 | |
| JPH1094258A (ja) | インバータの並列制御装置 | |
| JPS5846873A (ja) | 高周波トランジスタ・インバ−タ |