JPH04336639A - データ書き込み方法 - Google Patents
データ書き込み方法Info
- Publication number
- JPH04336639A JPH04336639A JP10910791A JP10910791A JPH04336639A JP H04336639 A JPH04336639 A JP H04336639A JP 10910791 A JP10910791 A JP 10910791A JP 10910791 A JP10910791 A JP 10910791A JP H04336639 A JPH04336639 A JP H04336639A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- buffer
- written
- identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、複数のＣＰＵ間で、あ
るＣＰＵが他のＣＰＵ内の、あるいは自分自身のＣＰＵ
内のデータバッファーにデータの書き込みを行うことに
おいて、書き込み先のＣＰＵあるいはバッファーのアド
レスを意識することなく簡単にデータの書き込みを行う
ためのデータ書き込み方法に関する。
るＣＰＵが他のＣＰＵ内の、あるいは自分自身のＣＰＵ
内のデータバッファーにデータの書き込みを行うことに
おいて、書き込み先のＣＰＵあるいはバッファーのアド
レスを意識することなく簡単にデータの書き込みを行う
ためのデータ書き込み方法に関する。
【０００２】
【従来の技術】従来、複数のＣＰＵ間で、あるＣＰＵが
他のＣＰＵ内の、あるいは自分自身のＣＰＵ内のデータ
バッファーにデータの書き込みを行う場合、データ書き
込み先のメモリアドレスを設定し書き込みを行っていた
。
他のＣＰＵ内の、あるいは自分自身のＣＰＵ内のデータ
バッファーにデータの書き込みを行う場合、データ書き
込み先のメモリアドレスを設定し書き込みを行っていた
。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術では、複数のＣＰＵ間で、あるＣＰＵが他のＣＰＵ内
の、あるいは自分自身のＣＰＵ内のデータバッファーに
データの書き込みを行う場合、データ書き込み先のメモ
リアドレスを意識し、設定しなければならないと言う問
題を有する。
術では、複数のＣＰＵ間で、あるＣＰＵが他のＣＰＵ内
の、あるいは自分自身のＣＰＵ内のデータバッファーに
データの書き込みを行う場合、データ書き込み先のメモ
リアドレスを意識し、設定しなければならないと言う問
題を有する。
【０００４】そこで本発明はこのような問題点を解決す
るもので、その目的とするところは、システム中の各Ｃ
ＰＵにはデータ書き込み先のバッファーアドレス管理テ
ーブルを持たせ、かつ書き込みを行うデータに、各ＣＰ
Ｕが持つシステム内で唯一のＣＰＵ識別子と書き込みバ
ッファーのバッファー識別子を付加することで、書き込
み先のＣＰＵ、あるいはＣＰＵ内のメモリアドレスを意
識することなく簡単にデータの書き込みを行うことが可
能であるデータ書き込み方法を提供するところにある。
るもので、その目的とするところは、システム中の各Ｃ
ＰＵにはデータ書き込み先のバッファーアドレス管理テ
ーブルを持たせ、かつ書き込みを行うデータに、各ＣＰ
Ｕが持つシステム内で唯一のＣＰＵ識別子と書き込みバ
ッファーのバッファー識別子を付加することで、書き込
み先のＣＰＵ、あるいはＣＰＵ内のメモリアドレスを意
識することなく簡単にデータの書き込みを行うことが可
能であるデータ書き込み方法を提供するところにある。
【０００５】
【課題を解決するための手段】本発明のデータ書き込み
方法は、複数のＣＰＵ間で、あるＣＰＵが他のＣＰＵ内
の、あるいは自分自身のＣＰＵ内のデータバッファーに
データの書き込みを行うことにおいて、各ＣＰＵにはデ
ータ書き込み先のバッファーアドレス管理テーブルを持
たせ、かつ書き込みを行うデータに、各ＣＰＵが持つシ
ステム内で唯一のＣＰＵ識別子と書き込みバッファーの
バッファー識別子を付加することで、書き込み先のＣＰ
Ｕ、あるいはＣＰＵ内のメモリアドレスを意識すること
なく簡単にデータの書き込みを行うことを特徴とする。
方法は、複数のＣＰＵ間で、あるＣＰＵが他のＣＰＵ内
の、あるいは自分自身のＣＰＵ内のデータバッファーに
データの書き込みを行うことにおいて、各ＣＰＵにはデ
ータ書き込み先のバッファーアドレス管理テーブルを持
たせ、かつ書き込みを行うデータに、各ＣＰＵが持つシ
ステム内で唯一のＣＰＵ識別子と書き込みバッファーの
バッファー識別子を付加することで、書き込み先のＣＰ
Ｕ、あるいはＣＰＵ内のメモリアドレスを意識すること
なく簡単にデータの書き込みを行うことを特徴とする。
【０００６】
【作用】本発明の上記の構成によれば、複数のＣＰＵ間
で、あるＣＰＵが他のＣＰＵ内の、あるいは自分自身の
ＣＰＵ内のデータバッファーにデータの書き込みを行う
ことにおいて、各ＣＰＵにはデータ書き込み先のバッフ
ァーアドレス管理テーブルを持たせ、書き込みを行うデ
ータに、各ＣＰＵが持つシステム内で唯一のＣＰＵ識別
子と書き込みバッファーのバッファー識別子を付加し、
各ＣＰＵは書き込みデータ内の識別子によりバッファー
アドレス管理テーブルを参照することで、書き込み先の
ＣＰＵ、あるいはＣＰＵ内のメモリアドレスを意識する
ことなく簡単にデータの書き込みを行うことが可能とな
る。
で、あるＣＰＵが他のＣＰＵ内の、あるいは自分自身の
ＣＰＵ内のデータバッファーにデータの書き込みを行う
ことにおいて、各ＣＰＵにはデータ書き込み先のバッフ
ァーアドレス管理テーブルを持たせ、書き込みを行うデ
ータに、各ＣＰＵが持つシステム内で唯一のＣＰＵ識別
子と書き込みバッファーのバッファー識別子を付加し、
各ＣＰＵは書き込みデータ内の識別子によりバッファー
アドレス管理テーブルを参照することで、書き込み先の
ＣＰＵ、あるいはＣＰＵ内のメモリアドレスを意識する
ことなく簡単にデータの書き込みを行うことが可能とな
る。
【０００７】
【実施例】図１（ａ）〜（ｂ）は、本発明の一実施例に
おけるバッファーアドレス管理テーブルを表したもので
ある。また、これらのバッファーアドレス管理テーブル
は、例として図２の様な構成をとるシステムの各ＣＰＵ
が持っているバッファーアドレス管理テーブルを表して
いる。これらバッファーアドレス管理テーブルは、図１
（ａ）がＣＰＵ１００の持つバッファーアドレス管理テ
ーブルであり、同図（ｂ）はＣＰＵ１１０の持つバッフ
ァーアドレス管理テーブルである。本実施例での複数の
ＣＰＵには、各ＣＰＵごとシステム内で唯一の識別番号
を割り振るものとする。この識別番号はＣＰＵ識別子と
して各ＣＰＵのバッファーアドレス管理テーブル内に持
つ。本実施例では、データの書き込み先のＣＰＵの決定
は、バッファーアドレス管理テーブル内のＣＰＵ識別子
を参照することによって行われる。また、バッファーア
ドレス管理テーブルには、ＣＰＵ識別子の他にバッファ
ー識別子と、データ書き込み先のメモリアドレスが納め
られている。
おけるバッファーアドレス管理テーブルを表したもので
ある。また、これらのバッファーアドレス管理テーブル
は、例として図２の様な構成をとるシステムの各ＣＰＵ
が持っているバッファーアドレス管理テーブルを表して
いる。これらバッファーアドレス管理テーブルは、図１
（ａ）がＣＰＵ１００の持つバッファーアドレス管理テ
ーブルであり、同図（ｂ）はＣＰＵ１１０の持つバッフ
ァーアドレス管理テーブルである。本実施例での複数の
ＣＰＵには、各ＣＰＵごとシステム内で唯一の識別番号
を割り振るものとする。この識別番号はＣＰＵ識別子と
して各ＣＰＵのバッファーアドレス管理テーブル内に持
つ。本実施例では、データの書き込み先のＣＰＵの決定
は、バッファーアドレス管理テーブル内のＣＰＵ識別子
を参照することによって行われる。また、バッファーア
ドレス管理テーブルには、ＣＰＵ識別子の他にバッファ
ー識別子と、データ書き込み先のメモリアドレスが納め
られている。
【０００８】バッファーアドレス管理テーブルの各要素
の設定を、図２のＣＰＵ１１０を例に行う。バッファー
アドレス管理テーブルの中には、ＣＰＵ識別子、バッフ
ァー識別子、データ書き込み先のメモリアドレスが納め
られている。まず、ＣＰＵ識別子に付いて説明する。Ｃ
ＰＵ識別子は、あるシステム内に於てそれぞれのＣＰＵ
に対して割り振られた唯一の識別番号で、ＣＰＵ１１０
の場合ＣＰＵ識別子は、０１（４０）となっている。次
に、バッファー識別子とデータ書き込み先のメモリアド
レスに付いて説明する。データ書き込み先のメモリアド
レスは、文字通りデータの書き込みを行うためのメモリ
のアドレスを表している。また、バッファー識別子は、
前記データ書き込み先のメモリアドレスに対して割り振
られたバッファーアドレス管理テーブル内で唯一の識別
番号である。つまり、図１（ｂ）のデータ書き込み先の
メモリアドレス３０００（６１）にはバッファー識別子
が１（５１）となる。同様にデータ書き込み先のメモリ
アドレス３１００（６２）にはバッファー識別子が２（
５２）、データ書き込み先のメモリアドレス３２００（
６３）にはバッファー識別子が３（５３）、データ書き
込み先のメモリアドレス３３００（６４）にはバッファ
ー識別子が４（５４）、データ書き込み先のメモリアド
レス３４００（６５）にはバッファー識別子が４（５４
）、データ書き込み先のメモリアドレス３５００（６６
）にはバッファー識別子が６（５６）となる。これと同
様にして各ＣＰＵのバッファーアドレス管理テーブルを
設定するものとする。上記のようにバッファーアドレス
管理テーブルを設定するわけであるが、データ書き込み
メモリアドレスの替わりにデータ書き込みメモリアドレ
スのポインタにすることも可能である。また、データ書
き込み先のバッファー数によりバッファーアドレス管理
テーブルの大きさを変えることも可能である。
の設定を、図２のＣＰＵ１１０を例に行う。バッファー
アドレス管理テーブルの中には、ＣＰＵ識別子、バッフ
ァー識別子、データ書き込み先のメモリアドレスが納め
られている。まず、ＣＰＵ識別子に付いて説明する。Ｃ
ＰＵ識別子は、あるシステム内に於てそれぞれのＣＰＵ
に対して割り振られた唯一の識別番号で、ＣＰＵ１１０
の場合ＣＰＵ識別子は、０１（４０）となっている。次
に、バッファー識別子とデータ書き込み先のメモリアド
レスに付いて説明する。データ書き込み先のメモリアド
レスは、文字通りデータの書き込みを行うためのメモリ
のアドレスを表している。また、バッファー識別子は、
前記データ書き込み先のメモリアドレスに対して割り振
られたバッファーアドレス管理テーブル内で唯一の識別
番号である。つまり、図１（ｂ）のデータ書き込み先の
メモリアドレス３０００（６１）にはバッファー識別子
が１（５１）となる。同様にデータ書き込み先のメモリ
アドレス３１００（６２）にはバッファー識別子が２（
５２）、データ書き込み先のメモリアドレス３２００（
６３）にはバッファー識別子が３（５３）、データ書き
込み先のメモリアドレス３３００（６４）にはバッファ
ー識別子が４（５４）、データ書き込み先のメモリアド
レス３４００（６５）にはバッファー識別子が４（５４
）、データ書き込み先のメモリアドレス３５００（６６
）にはバッファー識別子が６（５６）となる。これと同
様にして各ＣＰＵのバッファーアドレス管理テーブルを
設定するものとする。上記のようにバッファーアドレス
管理テーブルを設定するわけであるが、データ書き込み
メモリアドレスの替わりにデータ書き込みメモリアドレ
スのポインタにすることも可能である。また、データ書
き込み先のバッファー数によりバッファーアドレス管理
テーブルの大きさを変えることも可能である。
【０００９】このバッファーアドレス管理テーブルによ
りデータ書き込みを行うものとする。図２に示すＣＰＵ
１００がＣＰＵ１１０に対してデータの書き込みを行う
場合、ＣＰＵ１００からＣＰＵ１１０に送られるデータ
は、ＣＰＵ１１０のＣＰＵ識別子０１（４０）、ＣＰＵ
１１０のバッファー識別子１（５１）〜６（５６）のい
ずれか１つと、書き込むデータである。ＣＰＵ１１０は
この送られてきたデータと図１（ｂ）の自分自身が持つ
バッファーアドレス管理テーブルとを参照・比較するこ
とによってデータの書き込みを行うわけである。ＣＰＵ
１１０は、まず、ＣＰＵ識別子が０１（４０）であるか
どうかをみて０１（４０）であれば自分自身であると判
断する。次に、ＣＰＵ１００から送られてきたバッファ
ー識別子とＣＰＵ１１０のバッファー識別子１（５１）
〜６（５６）を比較して、１（５１）であればデータ書
き込み先のメモリアドレスは３０００（６１）であると
判断する。同様にしてバッファー識別子が２（５２）で
あればデータ書き込み先のメモリアドレスは３１００（
６２）、バッファー識別子が３（５３）であればデータ
書き込み先のメモリアドレスは３２００（６３）、バッ
ファー識別子が４（５４）であればデータ書き込み先の
メモリアドレスは３３００（６４）、バッファー識別子
が５（５５）であればデータ書き込み先のメモリアドレ
スは３４００（６５）、バッファー識別子が６（５６）
であればデータ書き込み先のメモリアドレスは３５００
（６６）であると判断する。これによって得られたメモ
リアドレスに、ＣＰＵ１１０はＣＰＵ１００から送られ
てきた書き込みデータを実際に書き込み、データ書き込
みは完了する。
りデータ書き込みを行うものとする。図２に示すＣＰＵ
１００がＣＰＵ１１０に対してデータの書き込みを行う
場合、ＣＰＵ１００からＣＰＵ１１０に送られるデータ
は、ＣＰＵ１１０のＣＰＵ識別子０１（４０）、ＣＰＵ
１１０のバッファー識別子１（５１）〜６（５６）のい
ずれか１つと、書き込むデータである。ＣＰＵ１１０は
この送られてきたデータと図１（ｂ）の自分自身が持つ
バッファーアドレス管理テーブルとを参照・比較するこ
とによってデータの書き込みを行うわけである。ＣＰＵ
１１０は、まず、ＣＰＵ識別子が０１（４０）であるか
どうかをみて０１（４０）であれば自分自身であると判
断する。次に、ＣＰＵ１００から送られてきたバッファ
ー識別子とＣＰＵ１１０のバッファー識別子１（５１）
〜６（５６）を比較して、１（５１）であればデータ書
き込み先のメモリアドレスは３０００（６１）であると
判断する。同様にしてバッファー識別子が２（５２）で
あればデータ書き込み先のメモリアドレスは３１００（
６２）、バッファー識別子が３（５３）であればデータ
書き込み先のメモリアドレスは３２００（６３）、バッ
ファー識別子が４（５４）であればデータ書き込み先の
メモリアドレスは３３００（６４）、バッファー識別子
が５（５５）であればデータ書き込み先のメモリアドレ
スは３４００（６５）、バッファー識別子が６（５６）
であればデータ書き込み先のメモリアドレスは３５００
（６６）であると判断する。これによって得られたメモ
リアドレスに、ＣＰＵ１１０はＣＰＵ１００から送られ
てきた書き込みデータを実際に書き込み、データ書き込
みは完了する。
【００１０】また、この様なデータ書き込みを行うため
の指示（命令）として、アプリケーションソフト上では
図３の様に記述する。ｗｒｉｔｅ２００はデータ書き込
みの関数名、ＣＰＵＩＤ２０１はデータ書き込み先のＣ
ＰＵ識別子の値、ＣＰＩＤ２０２はデータ書き込み先Ｃ
ＰＵのバッファー識別子の値で、ｄａｔａ２０３は書き
込みデータである。ここで、書き込みデータを書き込み
データのポインタとすることも可能である。
の指示（命令）として、アプリケーションソフト上では
図３の様に記述する。ｗｒｉｔｅ２００はデータ書き込
みの関数名、ＣＰＵＩＤ２０１はデータ書き込み先のＣ
ＰＵ識別子の値、ＣＰＩＤ２０２はデータ書き込み先Ｃ
ＰＵのバッファー識別子の値で、ｄａｔａ２０３は書き
込みデータである。ここで、書き込みデータを書き込み
データのポインタとすることも可能である。
【００１１】この様にバッファーアドレス管理テーブル
を各ＣＰＵが持ちデータ書き込み先のメモリアドレスを
識別番号で管理することにより、データ書き込み先のメ
モリのアドレスを意識することなくアプリケーションソ
フトを組むことができる様になる。
を各ＣＰＵが持ちデータ書き込み先のメモリアドレスを
識別番号で管理することにより、データ書き込み先のメ
モリのアドレスを意識することなくアプリケーションソ
フトを組むことができる様になる。
【００１２】
【発明の効果】以上述べたように本発明によれば、複数
のＣＰＵ間で、あるＣＰＵが他のＣＰＵ内の、あるいは
自分自身のＣＰＵ内のデータバッファーにデータの書き
込みを行うことにおいて、各ＣＰＵは自分自身のＣＰＵ
識別子とデータ書き込み先のメモリアドレスを識別番号
で管理するためのバッファー識別子をバッファーアドレ
ス管理テーブルとして持たせることにより、データ書き
込みのためのアプリケーションソフトを組むに当たって
、データ書き込み先のメモリアドレスを意識する必要が
無くなると言う効果を有する。
のＣＰＵ間で、あるＣＰＵが他のＣＰＵ内の、あるいは
自分自身のＣＰＵ内のデータバッファーにデータの書き
込みを行うことにおいて、各ＣＰＵは自分自身のＣＰＵ
識別子とデータ書き込み先のメモリアドレスを識別番号
で管理するためのバッファー識別子をバッファーアドレ
ス管理テーブルとして持たせることにより、データ書き
込みのためのアプリケーションソフトを組むに当たって
、データ書き込み先のメモリアドレスを意識する必要が
無くなると言う効果を有する。
【図１】本発明の一実施例の各ＣＰＵが持つバッファー
アドレス管理テーブルを示す図である。 （ａ）ＣＰＵ１００が持つバッファーアドレス管理テー
ブルを示す図である。 （ｂ）ＣＰＵ１１０が持つバッファーアドレス管理テー
ブルを示す図である。
アドレス管理テーブルを示す図である。 （ａ）ＣＰＵ１００が持つバッファーアドレス管理テー
ブルを示す図である。 （ｂ）ＣＰＵ１１０が持つバッファーアドレス管理テー
ブルを示す図である。
【図２】本発明の一実施例のシステム構成を表した図で
ある。
ある。
【図３】アプリケーションソフトの一例を表した図であ
る。
る。
１０ ＣＰＵ識別子
２１ バッファー識別子
２２ バッファー識別子
２３ バッファー識別子
２４ バッファー識別子
２５ バッファー識別子
２６ バッファー識別子
３１ データ書き込み先のメモリアドレス３２
データ書き込み先のメモリアドレス３３
データ書き込み先のメモリアドレス３４ データ
書き込み先のメモリアドレス３５ データ書き込
み先のメモリアドレス３６ データ書き込み先の
メモリアドレス４０ ＣＰＵ識別子 ５１ バッファー識別子 ５２ バッファー識別子 ５３ バッファー識別子 ５４ バッファー識別子 ５５ バッファー識別子 ５６ バッファー識別子 ６１ データ書き込み先のメモリアドレス６２
データ書き込み先のメモリアドレス６３
データ書き込み先のメモリアドレス６４ データ
書き込み先のメモリアドレス６５ データ書き込
み先のメモリアドレス６６ データ書き込み先の
メモリアドレス１００ ＣＰＵ １１０ ＣＰＵ ２００ 関数名 ２１０ データ書き込み先のＣＰＵ識別子２０２
データ書き込み先のＣＰＵのバッファー識別子 ２０３ 書き込みデータ
データ書き込み先のメモリアドレス３３
データ書き込み先のメモリアドレス３４ データ
書き込み先のメモリアドレス３５ データ書き込
み先のメモリアドレス３６ データ書き込み先の
メモリアドレス４０ ＣＰＵ識別子 ５１ バッファー識別子 ５２ バッファー識別子 ５３ バッファー識別子 ５４ バッファー識別子 ５５ バッファー識別子 ５６ バッファー識別子 ６１ データ書き込み先のメモリアドレス６２
データ書き込み先のメモリアドレス６３
データ書き込み先のメモリアドレス６４ データ
書き込み先のメモリアドレス６５ データ書き込
み先のメモリアドレス６６ データ書き込み先の
メモリアドレス１００ ＣＰＵ １１０ ＣＰＵ ２００ 関数名 ２１０ データ書き込み先のＣＰＵ識別子２０２
データ書き込み先のＣＰＵのバッファー識別子 ２０３ 書き込みデータ
Claims (1)
- 【請求項１】 複数のＣＰＵ間で、あるＣＰＵが他の
ＣＰＵ内の、あるいは自分自身のＣＰＵ内のデータバッ
ファーにデータの書き込みを行うことにおいて、各ＣＰ
Ｕにはデータ書き込み先のバッファーアドレス管理テー
ブルを持たせ、かつ書き込みを行うデータに、各ＣＰＵ
が持つシステム内で唯一のＣＰＵ識別子と書き込みバッ
ファーのバッファー識別子を付加することで、書き込み
先のＣＰＵ内のメモリアドレスを意識することなくデー
タの書き込みを行うことを特徴とするデータ書き込み方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10910791A JPH04336639A (ja) | 1991-05-14 | 1991-05-14 | データ書き込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10910791A JPH04336639A (ja) | 1991-05-14 | 1991-05-14 | データ書き込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04336639A true JPH04336639A (ja) | 1992-11-24 |
Family
ID=14501752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10910791A Pending JPH04336639A (ja) | 1991-05-14 | 1991-05-14 | データ書き込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04336639A (ja) |
-
1991
- 1991-05-14 JP JP10910791A patent/JPH04336639A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JPH04284548A (ja) | データベース排他制御方式 | |
| US5483566A (en) | Method and apparatus for modifying the contents of a register via a command bit | |
| JPH04336639A (ja) | データ書き込み方法 | |
| JPH05197619A (ja) | マルチｃｐｕ用メモリ制御回路 | |
| JP2005215943A (ja) | ディスク装置の接続制御方式 | |
| JPS61136134A (ja) | 待ち行列資源管理方式 | |
| JPH03282756A (ja) | 非同期入出力方式 | |
| JPH09204326A (ja) | 画像データ格納制御装置 | |
| JPH04106643A (ja) | フロッピィディスクのファイル領域管理方式 | |
| JPH0667903A (ja) | 擬似的タスクスワッピング方式 | |
| JPS62118464A (ja) | 複数入出力装置のアクセス方式 | |
| JPS6143743B2 (ja) | ||
| JPH03214335A (ja) | 計算機システム | |
| JPS62285150A (ja) | オペレ−テイングシステムのフアイル制御方式 | |
| JPS63296156A (ja) | 入出力ポ−ト制御方式 | |
| JPS6354649A (ja) | 入出力制御装置 | |
| JPH03219339A (ja) | データ処理システム | |
| JPH08123712A (ja) | ファイル管理システム | |
| JPS6074829A (ja) | 接続デ−タ参照方式 | |
| JPH04322331A (ja) | マルチタスク制御装置 | |
| JPS62191982A (ja) | グラフ出力制御方式 | |
| JPH0247748A (ja) | データ処理システム | |
| JP2002163119A (ja) | 情報処理システム、オブジェクトの管理方法、オペレーティングシステム、記録媒体 | |
| GB2240643A (en) | Magnetic disc apparatus with dual control programs |